JPH07311567A - 画像出力方法及び装置 - Google Patents

Abstract

(57)【要約】 【目的】 特別なハードウエアを設けることなく、画像
のスクロール等を行うことができる画像出力装置を提供
する。 【構成】 ＣＰＵ１はＲＯＭ２内のプログラムにより、
ＲＯＭ２内の画像データ或いは演算によって得られた画
像データをフレームメモリ６に書き込む。この場合、画
像データは、表示画面の各画素に対応する画素データ
と、各ラインの１番目の画素を示す上記画素データのア
ドレス（先頭アドレス）が格納されたラインテーブルと
から構成される。メモリコントローラ９は、まず、各ラ
インの先頭アドレスを読み込み、読み込んだ先頭アドレ
スの示すフレームメモリにおけるアドレスから順次画素
データを読み出す。この画素データは、データラッチ回
路１１に取り込まれ、ビデオエンコーダ１５により画像
表示信号が生成されて、ＴＶモニタ１６に出力される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像出力方法及びその
方法を実現するのに適した画像出力方法及び装置に係
り、特に、特別なハードウエアを備えることなく、かつ
少量のメモリで、画面のスクロール及び拡大・縮小等を
行うことを可能とする技術に関する。

【０００２】

【従来の技術】一般に、テレビゲーム機等に使用される
画像出力装置としては、画像データを１フレームずつ蓄
積するフレームメモリと、フレームメモリ上の画像デー
タを水平・垂直同期信号に同期して読み出してＲＧＢ信
号として出力するビデオディスプレイプロセッサ（ＶＤ
Ｐ）とを備えたものが知られている。

【０００３】このような装置では、ＣＰＵが、プログラ
ムの実行に伴って、ディスプレイの表示画面に表示させ
るべき静止画或いは動画の画像データをＲＯＭから読み
出し、フレームメモリに書き込む。このフレームメモリ
に書き込まれた画像データは、ＶＤＰからの水平・垂直
同期信号に同期して読み出された後、ＶＤＰのＤ／Ａコ
ンバータによってアナログ信号に変換され、ディスプレ
イにＲＧＢ信号として入力され画面表示される。

【０００４】

【発明が解決しようとする課題】ところで、この種の従
来の画像出力装置において、ディスプレイに画像を表示
させるための画像データは、ビットマップ方式によって
一画面分ずつフレームメモリ上に書き込まれていた。す
なわち、フレームメモリにおいても、表示画面を構成す
る各画素に一対一に対応させた状態で、各画素毎にその
位置と色とが記録されていた。

【０００５】一方、各画素に一対一ではなく、画面をあ
る単位画素数毎の正方形もしくは長方形などに分割して
データを構成し、そのデータ毎に位置及び色等の情報を
記録するセルマップ方式もまた知られている。

【０００６】このようなビットマップ方式及びセルマッ
プ方式においては、画面を表示する際、画面の左上のア
ドレスを指定し、その指定されたアドレスから全ての画
素データのアドレスを計算しながら表示するようになっ
ている。そのため、画面上の一部分だけをスクロールす
る場合、もしくは、画面の一部分だけを反転表示する場
合等は、それらの機能各々に対応したアドレス計算回路
が必要となる。

【０００７】例えば、図１４（ａ）に示すように、表示
画面の領域Ａのみスクロールする場合、領域Ｂのアドレ
スは通常通り加算され、領域Ａのアドレスはスクロール
に対応した演算が施される。また、図１４（ｂ）に示す
ように、表示画面の領域Ｄのみ上下を反転表示させる場
合は、領域Ｃ及びＥのアドレスは加算され、領域Ｄのア
ドレスは減算される。

【０００８】このように、スクロールもしくは反転表示
される部分の個々の画素データのアドレスを、それらの
各機能に応じて別個に計算する必要があるため、回路が
複雑化するという問題があった。

【０００９】本発明は、このような従来技術の問題点に
鑑みて解決するために提案されたものであり、その第１
の目的は、特別なハードウエアを設けることなく、高品
位な画像を出力することのできる画像出力方法を提供す
ることにある。

【００１０】本発明の第２の目的は、同一のラインを表
示する際に、少ないデータ量で画像を出力することがで
きる画像出力方法を提供することにある。

【００１１】本発明の第３の目的は、画素データの書き
換えを行うことなく、ラインを入れ替えて表示すること
のできる画像出力方法を提供することにある。

【００１２】本発明の第４の目的は、特別なハードウエ
アを設けることなく、画像をスクロールさせることので
きる画像出力方法を提供することにある。

【００１３】本発明の第５の目的は、特別なハードウエ
アを設けることなく、画像を拡大させることのできる画
像出力方法を提供することにある。

【００１４】本発明の第６の目的は、特別なハードウエ
アを設けることなく、画像を縮小させることのできる画
像出力方法を提供することにある。

【００１５】本発明の第７の目的は、上記請求項１記載
の画像出力方法を簡単な構成で実現することのできる画
像出力装置を提供することにある。

【００１６】

【課題を解決するための手段】請求項１記載の発明は、
水平・垂直同期信号によって制御されるラスター走査方
式の画像表示装置を備え、この画像表示装置に一画面単
位で表示するための画像データをフレームメモリ上に書
き込み、このフレームメモリから読み出した画像データ
に基づいて、前記画像表示装置に画像を表示する画像出
力方法において、前記フレームメモリに、画像表示装置
の１画面を構成する各画素に対応した画素データを格納
し、前記１画面における各ラインについて、先頭の画素
の前記画素データが格納されたアドレスを設定してライ
ンテーブルとし、前記水平・垂直同期信号のタイミング
に合わせて、前記ラインテーブルのアドレスを各ライン
のベースアドレスとして読み込み、読み込んだベースア
ドレスの示す前記フレームメモリにおけるアドレスから
順次画素データを読み出して、この画素データに基づい
て前記画像表示装置に画像を表示することを特徴として
いる。

【００１７】請求項２記載の発明は、請求項１記載の発
明において、前記ラインテーブルに設定された複数のア
ドレスを同一のアドレスに書き換えることにより、前記
画像表示装置に同一の画素からなるラインを複数表示す
ることを特徴としている。

【００１８】請求項３記載の発明は、請求項１記載の発
明において、前記ラインテーブルに設定されたアドレス
を入れ替えることにより、前記画像表示装置に表示する
ラインを入れ替えて表示することを特徴としている。

【００１９】請求項４記載の発明は、請求項１記載の発
明において、前記ラインテーブルに設定されたアドレス
を順にシフトさせると共に、前記画像表示装置に新たに
表示される画素の画素データを、前記画像表示装置の画
面から消去される画素の画素データ上に上書きすること
により、前記画像表示装置に表示する画像をスクロール
させることを特徴としている。

【００２０】請求項５記載の発明は、請求項１記載の発
明において、前記ラインテーブルに設定されたアドレス
を、所定の数ずつ同一のアドレスが連続するよう書き換
えることにより、前記画像表示装置に表示する画像を拡
大させることを特徴としている。

【００２１】請求項６記載の発明は、請求項１記載の発
明において、前記ラインテーブルに設定されたアドレス
を入れ替えると共に、前記画像表示装置に新たに表示さ
れる画素の画素データを、前記画像表示装置の画面から
消去される画素の画素データ上に上書きすることによ
り、前記画像表示装置に表示する画像を縮小させること
を特徴としている。

【００２２】請求項７記載の発明は、水平・垂直同期信
号によって制御されるラスター走査方式の画像表示装置
と、前記画像表示装置の１画面を構成する各画素に対応
した画素データが格納されると共に、前記１画面におけ
る各ラインについて、先頭の画素の前記画素データが格
納されたアドレスがラインテーブルとして設定されるフ
レームメモリと、前記画像表示装置の動作タイミングを
制御する水平・垂直同期信号を発生する水平・垂直同期
信号発生部と、この水平・垂直同期信号のタイミングに
合わせて前記ラインテーブルのアドレスを各ラインのベ
ースアドレスとして読み込み、読み込んだベースアドレ
スの示す前記フレームメモリにおけるアドレスから順次
画素データを読み出す読み出し手段と、前記画素データ
に基づいて画像表示信号を前記画像表示装置に出力する
ビデオ信号発生手段とを具備することを特徴としてい
る。

【００２３】

【作用】請求項１記載の発明によれば、画像表示装置の
１画面を走査方向の各ライン毎に分け、１ライン毎に画
素データのベースアドレスを設定し、そのベースアドレ
スによって示されたフレームメモリにおけるアドレスか
ら画素データを順次取り込んで表示するようにしたの
で、画像を操作する際に、主にベースアドレスの書き換
えを行えばよく、特別なハードウエアを設ける必要がな
い。

【００２４】請求項２記載の発明によれば、同一の画素
データからなるラインを連続して表示する際、ベースア
ドレスとして同一のアドレスを設定することにより、同
一の画素データが読み出されるため、格納するデータ量
を少なくすることができる。

【００２５】請求項３記載の発明によれば、ラインを入
れ替えて表示する際、ラインテーブルに設定されるアド
レスを入れ替えるだけで、画素データを書き換える必要
がない。

【００２６】請求項４記載の発明によれば、画像をスク
ロールさせる際、ラインテーブルに設定されたアドレス
をスクロールさせる方向に各々シフトさせ、スクロール
によって新たに表示される画素の画素データのみフレー
ムメモリに書き込めばよい。この時、画像表示装置の画
面から消去される画素の画素データ上に、新たに表示さ
れる画素の画素データを上書きするため、フレームメモ
リは１画面分の容量でよい。

【００２７】請求項５記載の発明によれば、画像を拡大
させる際、ラインテーブルに設定されたアドレスを、そ
の拡大率に応じて各々所定の数ずつ連続するよう書き換
えるだけでよい。

【００２８】請求項６記載の発明によれば、画像を縮小
させる際、ラインテーブルに設定されたアドレスを、そ
の縮小率に応じて入れ替えると共に、新たに表示される
画素の画素データを消去される画素の画素データ上に上
書きするだけでよい。

【００２９】請求項７記載の発明によれば、画像表示装
置の１画面を走査方向のライン毎に分け、１ライン毎に
画素データのベースアドレスを設定するようにしたの
で、個々の画素データのアドレスを計算するためのアド
レス計算回路を設ける必要がなく、回路を複雑化するこ
となく高品位な画像を出力することができる。

【００３０】

【実施例】以下、本発明による画像出力装置の一実施例
について、図面を参照して説明する。

【００３１】（１）実施例の構成 図１は、本発明の一実施例による画像出力装置の構成を
示すブロック図である。同図において、１は装置全体を
制御するＣＰＵ、２はゲームプログラム並びに画像デー
タが格納されているＲＯＭ、３はＩ／Ｏポート４を介し
てＣＰＵ１に接続されたコントロールパッド等のコマン
ド入力手段、５はＣＰＵ１を画像出力装置側に接続する
ためのＣＰＵインタフェースである。

【００３２】また、６，６はフレームメモリであり、画
像データを１画面（フレーム）単位で記憶する。この場
合、画像データは、表示画面上のドットの色を指定する
色データからなる。７は連動スイッチからなるメモリス
ワップスイッチであり、上記フレームメモリ６，６のい
ずれか一方をＣＰＵインタフェース５に接続し、他方を
ＶＤＰ８に接続する。

【００３３】更に、ＶＤＰ８において、９はメモリコン
トローラであり、フレームメモリ６からの画像データの
読み出しを制御する。１０はアドレスポインタであり、
フレームメモリ６から読み込む画像データのアドレスを
指示する。１１はデータラッチ回路であり、フレームメ
モリ６から読み出される画像データをラッチする。１２
はカラーパレットであり、上記画像データをアドレス情
報とするパレットデータが格納されている。また、この
カラーパレット１２は、ＣＰＵインタフェース５と接続
されており、ＣＰＵ１からパレットデータが転送される
ようになっている。

【００３４】１３はスイッチであり、データラッチ回路
１１によってラッチされている画像データ、もしくはカ
ラーパレット１２から出力されるパレットデータのいず
れかを選択する。１４はＤ／Ａコンバータであり、スイ
ッチ１３を介して供給されるデジタルの画像データもし
くはパレットデータを、アナログビデオ信号に変換す
る。

【００３５】また、１５はビデオエンコーダであり、Ｄ
／Ａコンバータ１４から供給されるアナログビデオ信号
に基づいてＴＶ用の信号である画像表示信号信号を生成
し、ＴＶモニタ１６に供給する。１７はＴＶ同期信号発
生回路であり、水平同期信号ＨＳＹＮＣ、垂直同期信号
ＶＳＹＮＣ、及び１画素毎の表示信号であるドットクロ
ックＣＫなどを出力する。

【００３６】（２）実施例の動作 次に、本実施例による画像出力装置の動作について説明
する。

【００３７】なお、一般に、ＴＶモニタ１６の表示画面
１８に画像を表示する場合、図２に示すように、１枚の
画面、すなわちフレームは、表示画面１８の上部コーナ
ーから下部コーナーへ向かって平行に走る多数のライン
１９，１９…から構成される。ここで、枚の画面におけ
るライン１９，１９…の数をＭとし、各ライン１９を構
成する画素の数をＮドットとする。

【００３８】まず、ＣＰＵ１は、ＣＤ−ＲＯＭやＲＯＭ
カートリッジ等のＲＯＭ２からプログラムを読み出して
実行する。それと共に、ＣＰＵ１は、プログラムの実行
に伴ってＴＶモニタ１６の表示画面に表示させるべき静
止画或いは動画の画像データを、ＣＰＵインタフェース
５及びメモリスワップスイッチ７を介してフレームメモ
リ６に書き込む。この場合の画像データは、色データか
ら構成されるものでありそのままの形でＲＯＭ２に記憶
されていてもよいし、表示画像がポリゴンを利用した３
Ｄ画像のような場合には、ＲＯＭ２内のデータを基に演
算したデータであってもよい。また、ＣＰＵ１に接続さ
れているコマンド入力手段３によって与えられたコマン
ドに基づき、ＲＯＭ２内に記憶されているデータを演算
処理したものでもよい。

【００３９】ここで、図３に示す表示マトリクスで表さ
れる表示画面を例にとると、フレームメモリ６上には図
４に示すような形で画像データが書き込まれる。すなわ
ち、図４に示すように、フレームメモリ６は、画素デー
タテーブルＰＤＴＬとラインテーブルＬＴＬとから構成
される。画素データテーブルＰＤＴＬにおいて、ＢＡ
０，ＢＡ０＋１，ＢＡ０＋２，…で表されるアドレス
は、それぞれメモリのアドレスを示し、各アドレスには
表示画面の各画素に対応する画素データが格納されてい
る。また、ラインテーブルにおいて、００００，０００
１，０００３，…で表されるアドレスは、表示画面のラ
イン０，１，２，…Ｎに対応しており、各アドレスに
は、各ラインの１番目の画素を示す画素データの、画素
データテーブルＰＤＴＬにおけるアドレス（以下、先頭
アドレスとする）が格納されている。

【００４０】例えば、フレームメモリ６の画素データテ
ーブルＰＤＴＬのアドレスＢＡ０には、ライン０の１番
目の画素を示す画素データＡ０が書き込まれ、次のアド
レスＢＡ０＋１には、ライン０の２番目の画素を示す画
素データＡ１が書き込まれる。以下同様に、フレームメ
モリ６の画素データテーブルＰＤＴＬの各アドレスに
は、各ラインの画素についての画素データが書き込まれ
る。

【００４１】更に、ラインテーブルＬＴＬのアドレス０
０００には、ライン０の１番目の画素の画素データＡ０
のアドレスＢＡ０が書き込まれ、アドレス０００１に
は、ライン１の１番目の画素のアドレスＢＡ１が書き込
まれる。以下同様に、フレームメモリ６のラインテーブ
ルＬＴＬの各アドレスには、各ラインの先頭アドレスが
書き込まれる。

【００４２】ＣＰＵ１によるフレームメモリ６，６への
画像データの書き込みは、ＣＰＵ１に接続されるメモリ
スワップスイッチ７を切り換えることによって、２つあ
るフレームメモリ６のいずれに書き込みを行うかが決定
される。なお、ＣＰＵ１によるデータの書き込み側にな
っていないフレームメモリ６は、ＶＤＰ８によるデータ
の読み出しに使用される。このようにメモリスワップス
イッチ７を使用したデュアルモードタイプのフレームメ
モリ６を使用することで、画像データの読み書きを同時
に行うことができる。

【００４３】フレームメモリ６に画像データが書き込ま
れた後は、ＣＰＵ１はメモリスワップスイッチ７を制御
して、データを書き込んだフレームメモリ６をＶＤＰ８
に接続する。ＶＤＰ８のＴＶ同期信号発生回路１７は、
ビデオエンコーダ１５に対して画像表示信号生成用の水
平・垂直同期信号ＨＳＹＮＣ，ＶＳＹＮＣを出力すると
同時に、メモリコントローラ９に対して、これから表示
を行う画素についてのＴＶモニタ１６上の水平及び垂直
位置を知らせている。メモリコントローラ９は、この水
平・垂直同期信号ＨＳＹＮＣ，ＶＳＹＮＣに基づいて、
フレームメモリ６の該当するアドレスに書き込まれてい
る画像データを読み出す。

【００４４】ここで、図５のフローチャートにより、１
フレームの表示処理について説明する。

【００４５】まず、ステップＳＰ１において、メモリコ
ントローラ９により、垂直解像度を示すカウンタＭに
「０」がセットされる。

【００４６】次に、ステップＳＰ２において、メモリコ
ントローラ９により、フレームメモリ６のラインテーブ
ルＬＴＬからカウンタＭで表されるアドレスのデータが
読み出され、アドレスポインタ１０に設定される。ここ
で、カウンタＭに「０」がセットされている場合、ライ
ンテーブルＬＴＬのアドレス「００００」に格納されて
いるアドレス「ＢＡ０」が、アドレスポインタ１０に設
定される。また、ステップＳＰ２において、水平解像度
を示すカウンタＮに、「０」がセットされる。

【００４７】次に、ステップＳＰ３において、メモリコ
ントローラ９により、フレームメモリ６からアドレスポ
インタ１０の示すアドレスに格納されている画素データ
を読み出すための読み出し信号が生成される。そして、
この読み出し信号は、メモリスワップスイッチ７を介し
てフレームメモリ６に供給される。それにより、当該画
素データは、メモリスワップスイッチ７を介してデータ
ラッチ回路１１に取り込まれ、ＴＶ同期信号発生回路１
７からのドットクロックＣＫのタイミングで出力され
る。ここで、アドレスポインタ１０の示すアドレスが
「ＢＡ０」である場合、「Ａ０」という１ドット分の画
素データが読み出される。

【００４８】ここで、画像信号を構成する画素データの
構成に応じて、スイッチ１３が切り換えられる。すなわ
ち、画素データがビデオエンコーダ１５でそのまま利用
できるものであるときは、データラッチ回路１１からの
出力が画素データとして直接Ｄ／Ａコンバータ１４に出
力される。また、データラッチ回路から出力される画素
データがカラーパレット１２のアドレスを示すものであ
る場合には、カラーパレット１２から、入力されたアド
レスに対応すパレットデータがＤ／Ａコンバータ１４に
出力される。

【００４９】このようにして、データラッチ回路１１か
ら１画素分の画素データが出力されると、ステップＳＰ
３において、カウンタＮはインクリメントされる。そし
て、ステップＳＰ４において、カウンタＮに設定されて
いる値が水平解像度と等しいか否か、すなわち、当該ラ
イン分の画素データが全て読み出されたか否かが判断さ
れる。この判断の結果が「ＮＯ」である場合は、ステッ
プＳＰ５に進み、メモリコントローラ９により、アドレ
スポインタ１０に設定されているアドレスがインクリメ
ントされる。ここで、アドレスポインタ１０に「ＢＡ
０」が設定されている場合は、新たに「ＢＡ０＋１」が
設定される。そして、再びステップＳＰ３にも取ってデ
ータラッチ回路１１からの画素データの出力が繰り返さ
れる。

【００５０】一方、１ライン分の画素データが読み出さ
れると、カウンタＮの値が水平解像度の値と等しくな
り、ステップＳＰ４における判断結果が「ＹＥＳ」とな
る。そして、ステップＳＰ６に進み、カウンタＭの値が
インクリメントされる。

【００５１】次に、ステップＳＰ７において、カウンタ
Ｍの値が垂直解像度の値と等しいか否かが判断される。
この判断結果が「ＮＯ」である場合、すなわち、１フレ
ーム分の画素データの読み出しが終了していない場合
は、ステップＳＰ２に戻る。

【００５２】そして、ステップＳＰ２において、メモリ
コントローラ９により、フレームメモリ６のラインテー
ブルＬＴＬから、カウンタＭで表されるアドレスのデー
タが読み出され、アドレスポインタ１０に設定される。
ここで、カウンタＭに「１」がセットされている場合、
ラインテーブルＬＴＬのアドレス「０００１」のデータ
「ＢＡ１」が、アドレスポインタ１０に設定される。ま
た、ステップＳＰ２において、カウンタＮに「０」がセ
ットされる。そして、上記と同様にステップＳＰ３〜ス
テップＳＰ５が実行され、データラッチ回路１１からの
画素データの出力が繰り返される。

【００５３】以上のように、１フレーム分の画素データ
の読み出しが終了するまで、ステップＳＰ２〜ステップ
ＳＰ７の処理が繰り返される。そして、カウンタＭの値
が垂直解像度の値と等しくなると、ステップＳＰ７にお
ける判断結果が「ＹＥＳ」となり、処理が終了する。

【００５４】そして、Ｄ／Ａコンバータ１４に出力され
る画素データもしくはパレットデータは、アナログビデ
オ信号に変換され、ビデオエンコータ１５に供給され
る。ビデオエンコーダ１５では、上記アナログビデオ信
号に基づいて画像表示信号が生成され、ＴＶ同期信号発
生回路１７からのドットクロックＣＫのタイミングでＴ
Ｖモニタ１６に供給される。これによって、ＴＶモニタ
１６に、上記画素データに基づく画像が表示される。

【００５５】＜同一ラインを表示する場合＞次に、同一
の画素データで構成されるライン１９を表示する場合に
ついて説明する。ここでは、図３に示す表示画面のライ
ン０と同一のラインを、連続して表示する場合を示す。
この場合、ＣＰＵ１は、図６（ａ）に示すようにライン
テーブルＬＴＬを書き換える。すなわち、ライン０の先
頭アドレスを示す「ＢＡ０」を、ラインテーブルＬＴＬ
のアドレス０００１，０００２，０００３，…に書き込
む。

【００５６】これにより、アドレスポインタ１０に設定
されるアドレスは全て「ＢＡ０」となり、ＢＡ０のアド
レスから始まる画素データが、繰り返し読み出されるこ
ととなる。この時の表示マトリクスを、図６（ｂ）に示
す。このように、ライン０と同一のラインが連続して表
示される。

【００５７】＜ラインの入れ替えを行う場合＞次に、ラ
インの入れ替えを行う場合について説明する。ここで
は、図３に示す表示画面のライン０〜ライン３をライン
３〜ライン０に入れ替える場合を示す。

【００５８】この場合は、ＣＰＵ１は、図７（ａ）に示
すようにラインテーブルＬＴＬを書き換える。すなわ
ち、ラインテーブルＬＴＬのアドレス００００に、ライ
ン３の先頭アドレスを示す「ＢＡ３」、アドレス０００
１に、ライン２の先頭アドレスを示す「ＢＡ２」、アド
レス０００２に、ライン１の先頭アドレスを示す「ＢＡ
１」、アドレス０００３に、ライン０の先頭アドレスを
示す「ＢＡ０」を書き込む。これにより、図７（ｂ）の
表示マトリクスに示すような表示画面が表示される。

【００５９】＜スクロールを行う場合＞次に、画面をス
クロールする場合について説明する。

【００６０】まず、１ライン上へスクロールする場合
は、ＣＰＵ１は、図８（ａ）に示すようにラインテーブ
ルＬＴＬを書き換える。すなわち、アドレス００００
に、図４に示すラインテーブルＬＴＬのアドレス０００
１に書き込まれていた先頭アドレス「ＢＡ１」を書き込
み、アドレス０００１に、図４におけるアドレス０００
２に書き込まれていた先頭アドレス「ＢＡ２」を書き込
む。以下、同様に、１ライン下のラインの先頭アドレス
となっていたアドレスを書き込んでいく。そして、最下
位のラインについてのみ、新たに画素データテーブルＰ
ＤＴＬに画素データを書き込む。この場合、データは、
スクロールによって表示されなくなったラインの先頭ア
ドレスＢＡ０以降に、新たに書き込まれる。そして、Ｃ
ＰＵ１は、その先頭アドレスＢＡ０をラインテーブルＬ
ＴＬのアドレス００ＦＦに書き込む。これにより、図８
（ｂ）の表示マトリクスに示すような表示画面が表示さ
れる。

【００６１】次に、１ライン下へスクロールする場合
は、ＣＰＵ１は、図９（ａ）に示すようにラインテーブ
ルＬＴＬを書き換える。すなわち、アドレス０００１
に、図４におけるアドレス００００に書き込まれていた
先頭アドレス「ＢＡ０」を書き込み、以下、１ライン上
のラインの先頭アドレスとなっていたアドレスを書き込
む。そして、最上位のラインについてのみ、新たに画素
データテーブルＰＤＴＬに画素データを書き込む。この
場合、データは、スクロールによって表示されなくなっ
たラインの先頭アドレスＢＡＮ以降に、新たに書き込ま
れる。そして、ＣＰＵ１は、その先頭アドレスＢＡＮを
ラインテーブルＬＴＬのアドレス００００に書き込む。
これにより、図９（ｂ）の表示マトリクスに示すような
表示画面が表示される。

【００６２】次に、１ドット左へスクロールする場合
は、ＣＰＵ１は、図１０（ａ）に示すようにラインテー
ブルＬＴＬを書き換える。すなわち、全ての先頭アドレ
スに１を加算する。そして、各ラインの右端の画素の画
素データのみ、新たに画素データテーブルＰＤＴＬに書
き込む。この場合、データは、左端の画素の画素データ
が格納されていたアドレスに書き込まれる。例えばライ
ン０の場合は、ＣＰＵ１は、図４に示す画素データテー
ブルＰＤＴＬのアドレスＢＡ０に、新たな画素データを
書き込む。これにより、図１０（ｂ）の表示マトリクス
に示すような表示画面が表示される。

【００６３】次に、１ドット右へスクロールする場合
は、ＣＰＵ１は、図１１（ａ）に示すようにラインテー
ブルＬＴＬを書き換える。すなわち、全ての先頭アドレ
スから１を減算する。そして、各ラインの左端の画素の
画素データのみ、新たに画素データテーブルＰＤＴＬに
書き込む。この場合、データは、右端の画素の画素デー
タが格納されていたアドレスに書き込まれる。例えばラ
イン０の場合は、ＣＰＵ１は、図４に示す画素データテ
ーブルＰＤＴＬのアドレスＢＡ０＋Ｎに、新たな画素デ
ータを書き込む。これにより、図１１（ｂ）の表示マト
リクスに示すような表示画面が表示される。

【００６４】＜拡大表示する場合＞次に、拡大表示する
場合について説明する。ここでは、図３に示す表示画面
を縦方向に２倍に拡大する場合を示す。

【００６５】この場合、ＣＰＵ１は、図１２（ａ）に示
すようにラインテーブルＬＴＬを書き換える。すなわ
ち、ラインテーブルＬＴＬのアドレス００００および０
００１に、アドレス００００に書き込まれていた先頭ア
ドレス「ＢＡ０」を書き込み、アドレス０００２および
０００３に、アドレス０００１に格納されていた先頭ア
ドレス「ＢＡ１」を書き込む。以下、同様に、２ライン
ずつ同一の先頭アドレスを書き込む。これにより、図１
２（ｂ）の表示マトリクスに示すような表示画面が表示
される。

【００６６】＜縮小表示する場合＞次に、縮小表示する
場合について説明する。ここでは、図３に示す表示画面
を縦方向に１／２に縮小する場合を示す。

【００６７】この場合、ＣＰＵ１は、図１３（ａ）に示
すようにラインテーブルＬＴＬを書き換える。すなわ
ち、ラインテーブルＬＴＬのアドレス０００１に、アド
レス０００２に書き込まれていた先頭アドレス「ＢＡ
２」を書き込み、アドレス０００２に、アドレス０００
４に書き込まれていた先頭アドレス「ＢＡ４」を書き込
む。以下、同様に、元の表示画面の各ラインの２ライン
下のラインの先頭アドレス書き込む。そして、画面が縮
小されることにより新たに表示される画素について、新
たに画素データテーブルＰＤＴＬに画素データを書き込
む。この場合、データは、表示されなくなったラインの
先頭アドレス（ここでは、アドレスＢＡ１，ＢＡ３，Ｂ
Ａ５，…）以降に、新たに書き込まれる。そして、ＣＰ
Ｕ１は、その先頭アドレスをラインテーブルＬＴＬに書
き込む。これにより、図１３（ｂ）の表示マトリクスに
示すような表示画面が表示される。

【００６８】（３）実施例の効果 以上のように、本実施例によれば、同一の画素データか
らなるラインを連続して表示する場合は、そのライン分
の画素データのみ保持すればよいため、データ量を少な
くすることができる。また、ラインの入れ替えを行う場
合、及び、縦方向に拡大・縮小する場合は、ラインテー
ブルＬＴＬ内のアドレスのみ書き換えればよい。

【００６９】更に、縦方向にスクロールする場合は、ラ
インテーブルＬＴＬ内のアドレスをスクロールさせる方
向により各々シフトさせ、新たに表示されるラインの画
素データのみ書き込めばよい。その際、スクロールによ
って消去するラインの画素データが格納されていたアド
レスに、新たに画素データを上書きするため、１画面分
のメモリで連続スクロールが可能となる。

【００７０】なお、本発明は上記実施例に限定されるも
のではなく、テレビゲーム機以外にも、パーソナルコン
ピュータその他のコンピュータの画像処理装置としても
広く使用可能である。

【００７１】

【発明の効果】以上述べたように、本発明によれば、フ
レームメモリに、画像表示装置の１画面を構成する各画
素に対応した画素データと、１画面における走査方向の
各ラインについて、先頭の画素の画素データが格納され
たアドレスをラインテーブルとして設定するようにした
ので、画面に同一のラインを連続して表示する場合、ラ
インを入れ替えて表示する場合、画像をスクロールさせ
る場合、及び拡大・縮小する場合などに、アドレス計算
回路等の特別なハードウエアを設けることなく、かつ、
１画面分の容量のメモリで、高品位な画像を出力するこ
とができるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例による画像出力装置の構成を
示すブロック図。

【図２】同実施例における表示画面１８を説明する図。

【図３】同実施例における表示画面の表示マトリクス例
を示す図。

【図４】同実施例におけるフレームメモリ６の構成例を
示す図。

【図５】同実施例における１フレームの表示処理を示す
フローチャート。

【図６】同実施例において、同一ラインを連続して表示
する場合の（ａ）フレームメモリ６の構成を示す図、及
び（ｂ）表示マトリクスを示す図。

【図７】同実施例において、ラインを入れ替えて表示す
る場合の（ａ）フレームメモリ６の構成を示す図、及び
（ｂ）表示マトリクスを示す図。

【図８】同実施例において、１ライン上へスクロールす
る場合の（ａ）フレームメモリ６の構成を示す図、及び
（ｂ）表示マトリクスを示す図。

【図９】同実施例において、１ライン下へスクロールす
る場合の（ａ）フレームメモリ６の構成を示す図、及び
（ｂ）表示マトリクスを示す図。

【図１０】同実施例において、１ドット左へスクロール
する場合の（ａ）フレームメモリ６の構成を示す図、及
び（ｂ）表示マトリクスを示す図。

【図１１】同実施例において、１ドット右へスクロール
する場合の（ａ）フレームメモリ６の構成を示す図、及
び（ｂ）表示マトリクスを示す図。

【図１２】同実施例において、縦方向に２倍拡大する場
合の（ａ）フレームメモリ６の構成を示す図、及び
（ｂ）表示マトリクスを示す図。

【図１３】同実施例において、縦方向に１／２縮小する
場合の（ａ）フレームメモリ６の構成を示す図、及び
（ｂ）表示マトリクスを示す図。

【図１４】従来技術による画像出力装置の問題点を説明
する図。

【符号の説明】

１…ＣＰＵ ２…ＲＯＭ ６…フレームメモリ ７…メモリスワップスイッチ ８…ＶＤＰ ９…メモリコントローラ １０…アドレスポインタ １１…データラッチ回路 １２…カラーパレット １４…Ｄ／Ａコンバータ １５…ビデオエンコーダ １６…ＴＶモニタ １７…ＴＶ同期信号発生回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｇ 5/36 ５３０ Ｆ 9471−5Ｇ Ｇ 9471−5Ｇ

Claims (7)

【特許請求の範囲】
1. 【請求項１】 水平・垂直同期信号によって制御される
   ラスター走査方式の画像表示装置を備え、この画像表示
   装置に一画面単位で表示するための画像データをフレー
   ムメモリ上に書き込み、このフレームメモリから読み出
   した画像データに基づいて、前記画像表示装置に画像を
   表示する画像出力方法において、 前記フレームメモリに、画像表示装置の１画面を構成す
   る各画素に対応した画素データを格納し、前記１画面に
   おける各ラインについて、先頭の画素の前記画素データ
   が格納されたアドレスを設定してラインテーブルとし、 前記水平・垂直同期信号のタイミングに合わせて、前記
   ラインテーブルのアドレスを各ラインのベースアドレス
   として読み込み、 読み込んだベースアドレスの示す前記フレームメモリに
   おけるアドレスから順次画素データを読み出して、この
   画素データに基づいて前記画像表示装置に画像を表示す
   ることを特徴とする画像出力方法。
2. 【請求項２】 前記ラインテーブルに設定された複数の
   アドレスを同一のアドレスに書き換えることにより、前
   記画像表示装置に同一の画素からなるラインを複数表示
   することを特徴とする請求項１記載の画像出力方法。
3. 【請求項３】 前記ラインテーブルに設定されたアドレ
   スを入れ替えることにより、前記画像表示装置に表示す
   るラインを入れ替えて表示することを特徴とする請求項
   １記載の画像出力方法。
4. 【請求項４】 前記ラインテーブルに設定されたアドレ
   スを順にシフトさせると共に、前記画像表示装置に新た
   に表示される画素の画素データを、前記画像表示装置の
   画面から消去される画素の画素データ上に上書きするこ
   とにより、前記画像表示装置に表示する画像をスクロー
   ルさせることを特徴とする請求項１記載の画像出力方
   法。
5. 【請求項５】 前記ラインテーブルに設定されたアドレ
   スを、所定の数ずつ同一のアドレスが連続するよう書き
   換えることにより、前記画像表示装置に表示する画像を
   拡大させることを特徴とする請求項１記載の画像出力方
   法。
6. 【請求項６】 前記ラインテーブルに設定されたアドレ
   スを入れ替えると共に、前記画像表示装置に新たに表示
   される画素の画素データを、前記画像表示装置の画面か
   ら消去される画素の画素データ上に上書きすることによ
   り、前記画像表示装置に表示する画像を縮小させること
   を特徴とする請求項１記載の画像出力方法。
7. 【請求項７】 水平・垂直同期信号によって制御される
   ラスター走査方式の画像表示装置と、 前記画像表示装置の１画面を構成する各画素に対応した
   画素データが格納されると共に、前記１画面における各
   ラインについて、先頭の画素の前記画素データが格納さ
   れたアドレスがラインテーブルとして設定されるフレー
   ムメモリと、 前記画像表示装置の動作タイミングを制御する水平・垂
   直同期信号を発生する水平・垂直同期信号発生部と、こ
   の水平・垂直同期信号のタイミングに合わせて前記ライ
   ンテーブルのアドレスを各ラインのベースアドレスとし
   て読み込み、読み込んだベースアドレスの示す前記フレ
   ームメモリにおけるアドレスから順次画素データを読み
   出す読み出し手段と、前記画素データに基づいて画像表
   示信号を前記画像表示装置に出力するビデオ信号発生手
   段とを具備することを特徴とする画像出力装置。