JPH01204094A - 画像メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 グラフィックデイスプレィ装置などにおける画像メモリ
装置に関し、 書き込みサイクルに要する時間のみで画面の更新が行わ
れるようにして表示速度の高速化を図ることを目的とし
、 読み書き可能な記憶素子からなる３枚の画像メモリを有
し、各画像メモリには、画像メモリの内容を消去する消
去サイクルと、画面に表示するためのデータを書き込む
書き込みサイクルと、画面上に表示するために内容を読
み出す読み出しサイクルとが、この順で操り返して実行
され、各画像メモリの読み出しサイクルは、当該画像メ
モリの書き込みサイクルの終了により開始し、次に読み
出すべき画像メモリの読み出しサイクルの開始により終
了するように制御される。

〔産業上の利用分野〕

本発明は、グラフィックデイスプレィ装置などにおける
画像メモリ装置に関する。

コンピュータの情報処理能力の飛躍的向上によって、情
報を絵で見せるコンピュータグラフィックスが各界から
の注目を浴びている。

コンピュータグラフィックスは、ＣＡＤ／ＣＡＭ、ビジ
ネスグラフィックス、又はコンピュータアニメーション
などを始めとして、各種科学技術計算やシミュレーショ
ンなどあらゆる分野において利用されており、適用分野
の拡大にともなってより緻密な画像をより高速に表示す
る技術が要請されている。

コンピュータグラフィックスの作画方式には、図形表示
が高速に行えるベクター式と、濃淡や色彩の微妙な表現
が容易に行えるラスクー式とがあるが、柔軟性に富むラ
スター式がグラフィックデイスプレィ装置の主流となっ
ている。

ラスター式のグラフィックデイスプレィ装置では、内部
表現である図形データを画像メモリ（イメージメモリ）
に展開し、画像メモリの内容を読み出してＣＲＴ上に図
形を再現するものであるため、両面の更新に時間がかか
り、表示速度において難点がある。

また、画像メモリの容量が増大するにつれて、その内容
の消去や書き込みに多くの時間を要するため、近年のよ
うに画像の高分解能の要求から画像メモリの容量が増大
している状況の下では、画像メモリ装置の更新時間を短
縮することは情実な問題となっている。

〔従来の技術〕

第５図は、ラスクー式のグラフィックデイスプレィ装置
１の概略の構成の一例を示す→゛ロツク図ある。

同図において、バッファメモリ部２には、図示しないホ
ストコンピュータから送られてきた図形データや内部で
発生した図形データなどが、データリストやプログラム
などの形式で格納されている。

図形データ解析部３は、バッファメモリ部２内の図形デ
ータを順次解析し、その図形を表示するために必要な画
面上のドツトの座標位置データ（アドレス）及び属性デ
ータを発生する。図形データ解析部３には、線や円弧な
どを描くのに必要なドツトを高速で発生させるＤＤＡ　
（デジタルディファレンシャルアナライザー）などが含
まれている。

画像メモリ部４は、読み書き可能な記憶素子からなる二
次元の仮想的画面であり、図形データ解析部３からのア
ドレス及びデータに基づいて書き込まれ、実際に表示す
べき図形がこの仮想的画面に再現される。画像メモリ部
４の内容は、その仮想的画面上を走査することによって
順次読み出され、データ列として出力される。ここでは
、画像メモリ部４がフレームバッファを兼ねている。

なお、本明細書において画像メモリとは、イメージメモ
リ又はフレームバッファを含む概念であり、１枚の画像
メモリとは１画面分のイメージメモリ又はフレームバッ
ファのことである。

画像メモリ部４からの出力は、Ｄ／Ａ変換部５によって
逐次アナログ信号に変換され、また必要に応じルックア
ップテーブルにより色の階調が調整され、ＣＲ７表示部
６により図形として表示される。

さて、ＣＲ７表示部６の画面を次々と変えていくために
は、画像メモリに次々と新しいデータを書き込んでいく
必要がある。画像メモリは、通常、画像メモリの内容を
消去する消去サイクルと、デイスプレィ（画面）に表示
するためのデータを書き込む書き込みサイクルと、デイ
スプレィ上に表示するために内容を読み出す読み出しサ
イクルとが、この順で繰り返して実行される。

これらの各サイクルは同時には実行されないため、消去
サイクル及び書き込みサイクルの最中においては、その
画像メモリによってはＣＲ７表示部６への表示を行うこ
とができない。したがって、画像メモリが１枚である場
合には、画像を表示する速度が遅く画面の更新に多くの
時間を要するとともに、消去サイクル及び書き込みサイ
クルの間においてＣＲ７表示部６の表示画面が途絶え、
画像表示が不連続となる。

従来においては、画像表示を連続させ、画面の更新時間
を短縮して表示速度を高速化するために、２枚の画像メ
モリを用いたダブルバッファ方式が採用されている。

第６図は、ダブルバッファ方式による画像メモリの動作
を示すタイミングチャートである。

ダブルバッファ方式では、一方の画像メモリが消去サイ
クルＥ又は書き込みサイクルＷである間に、他方の画像
メモリは読み出しサイクルＲが実行され、２枚の画像メ
モリによって交互に画面表示が行われる。

〔発明が解決しようとする課題〕

しかし、第６図で明らかなように、ダブルバッファ方式
の画像メモリ部では、画面の更新時間は消去サイクルＥ
と書き込みサイクルＷとの合計時間となっている。

このため、従来においては、画面の更新時間を短縮して
表示速度を高速化するのに限界があった。

そればかりでなく、消去サイクルＥでは、通常、表示画
面のバックカラーを画像メモリに書き込むという動作が
行われるので、画像メモリの容量が増大するにつれてこ
れに要する時間が多くなる。

したがって、グラフィックデイスプレィ装置１の分解能
の向上と画面表示の高速化とは互いに相反する結果とな
り、表示速度を高速化することは困難であった。

本発明は、上述の問題に鑑み、消去サイクルの時間が画
面の更新時間に含まれないようにし、書き込みサイクル
に要する時間のみで画面の更新が行われるようにして表
示速度の高速化を図ることを目的とする。

〔課題を解決するための手段〕

本発明は、上述の目的を達成するため、読み書き可能な
記憶素子からなる３枚の画像メモリを有し、各画像メモ
リには、画像メモリの内容を消去する消去サイクルと、
画面に表示するためのデータを書き込む書き込みサイク
ルと、画面上に表示するために内容を読み出す読み出し
サイクルとが、この順で繰り返して実行され、各画像メ
モリの読み出しサイクルは、当該画像メモリの書き込み
サイクルの終了により開始し、次に読み出すべき画像メ
モリの読み出しサイクルの開始により終了するように制
御されてなる。

また、読み書き可能な記憶素子からなる３枚の画像メモ
リを有し、これらの内の２枚の画像メモリは、画面に表
示するためのデータを書き込む書き込みサイクルと、画
面上に表示するために内容を読み出しつつ消去する読み
出し消去サイクルとが繰り返して実行され、他の１枚の
画像メモリは、前記２枚の画像メモリのそれぞれの読み
出し消去サイクルにおいて読み出された内容を書き込む
転写サイクルと、画面上に表示するために内容を読み出
す読み出しサイクルとが繰り返して実行されるとともに
、この読み出しサイクルは、前記２枚の画像メモリのい
ずれかの読み出し消去サイクルの終了により開始し、い
ずれかの読み出し消去サイクルの開始により終了するよ
うに制御されてなる。

〔作　用〕

請求項１の発明によると、３枚の画像メモリには、それ
ぞれ画像メモリの内容を消去する消去す、　　イクルと
、画面に表示するためのデータを書き込む書き込みサイ
クルと、画面上に表示するために内容を読み出す読み出
しサイクルとが、この順で繰り返して実行される。

各画像メモリの読み出しサイクルは、当該画像メモリの
書き込みサイクルの終了により開始し、次に読み出すべ
き画像メモリの読み出しサイクルの開始により終了する
。つまり、読み出しサイクルは、各画像メモリにおいて
互いに同時には行われないようシーケンシャルに実行さ
れる。

したがって、消去サイクル及び書き込みサイクルも、各
画像メモリに対して時間的にずれて実行される。

読み出しサイクルの最小時間、すなわち画面の更新時間
は、消去サイクル又は書き込みサイクルの内のいずれか
長い時間により決まる。通常は書き込みサイクルが消去
サイクルよりも長いため、更新時間は書き込みサイクル
の時間により決定され、消去サイクルに要する時間は更
新時間に無関係となる。

また、請求項２の発明によると、３枚の内の２枚の画像
メモリには、データを書き込む書き込みサイクルと、内
容を読み出しつつ消去する読み出し消去サイクルとが繰
り返して実行される。

他の１枚の画像メモリは、読み出し消去サイクルにおい
て他の画像メモリから読み出されたデータが転写され（
書き込まれ）、前述の２枚の画像メモリが書き込みサイ
クルであるために読み出しくつまり画面表示）を行うこ
とができない間に、この１枚の画像メモリからの読み出
しが行われ、これによって中継ぎの画面表示が行われる
。

画面の更新時間は、２枚の画像メモリの読み出し消去サ
イクルと書き込みサイクルとの内のいずれか長い時間に
より決まる。読み出し消去サイクルは画像メモリの１回
の読み出しく消去）に要する時間であり、これは書き込
みサイクルよりも通常は短いため、更新時間は書き込み
サイクルの時間により決定され、消去に要する時間は更
新時間に無関係となる。

〔実施例〕

以下、本発明の実施例を図面を参照しつつ説明する。

第５図は、グラフィックデイスプレィ装置ｔの概略の構
成を機能的に示すブロック図である。

グラフィックデイスプレィ装置１は、従来の技術の項で
説明したように、図形データを格納するバッファメモリ
部２、図形データを順次解析して画面上のドツトの座標
位置データ（アドレス）及び属性データを発生する図形
データ解析部３．３枚の画像メモリを有した画像メモリ
部（メモリプレーン）４、画像メモリ部４からの出力を
逐次アナログ信号に変換するＤ／Ａ変換部５、Ｄ／Ａ変
換部５からの出力によって画面上に図形を表示するＣＲ
Ｔ表示部６からなっている。

これら各部は、記憶素子、論理素子、マイクロプロセッ
サ−１その他の各種ＬＳＩ、ブラウン管などのハードウ
ェア、及び記憶素子に格納されたプログラムなどのソフ
トウェアにより実現されている。また図示は省略したが
、キーボードなどの入力装置、プリンタなどの出力装置
、外部記憶装置なども必要に応じて接続されている。

第１図は、画像メモリ部４の回路を示すブロック図であ
る。

画像メモリ部４は、３枚の画像メモリ１１．１２．１３
、画像メモリ１１〜１３に対してそれぞれ必要なアドレ
ス指定を行うためのアドレスセレクタ１４，１５，１６
、画像メモリ１１〜１３に対するそれぞれの書き込みデ
ータをセレクトするデータセレクタ１７．１８．１９、
画像メモリ１１〜１３の出力をセレクトしてＤ／Ａ変換
部５へ表示用データＤＥを出力する出力セレクタ２０、
画像メモリ１１〜１３を読み出すための読み出し用アド
レスＡＲを発生する画面表示用カウンタ２１、画像メモ
リ１１〜１３の内容を消去するための消去用アドレスＡ
Ｅを発生するイレースカウンタ２２、これらを制御する
コントローラ２３からなっている。

画像メモリ１１〜１３は、それぞれＣＲ７表示部６の表
示画面に対応した仮想的画面を持ち、その各ビクセルに
は画面に表示すべき色のデータが書き込まれる。

各アドレスセレクタ１４〜１６は、図形データ解析部３
から送られてくる表示用データ（書き込みデータ）ＤＤ
の書き込み用アドレスＡＷと、上述した読み出し用アド
レスＡＲ及び消去用アドレスＡＥとの内から、各画像メ
モリ１１〜１３の動作サイクルに応じたアドレスをセレ
クトする。

各データセレクタ１７〜１９は、図形表示を行うために
指定された色のデータである表示用データＤＤと、特定
の色を書き込んで消去を行うためのバックカラーデータ
ＤＢとの内から、各画像メモリ１１〜１３の動作サイク
ルに応じたデータをセレクトする。

画面表示用カウンタ２１は、ＣＲ７表示部６に表示する
画面に応じた読み出し用アドレスＡＲを、ＣＲ７表示部
６のラスター走査に対応して連続的に繰り返して発生し
、この読み出し用アドレスＡＲは、いずれかのアドレス
セレクタ１４〜１６によってセレクトされ、そのアドレ
スセレクタ１４〜１６に対応する画像メモリ１１〜１３
の内容が読み出され、読み出されたデータは出力セレク
タ２０によってセレクトされ、表示用データＤＥとして
出力される。

したがって、表示用データＤＥは、３枚の画像メモリ１
１〜１３から順次に途切れることなく連続して読み出さ
れる。しかし、画像メモリ１１〜１３からの読み出しの
切り替わりは、画面（フレーム）上のどの位置で行われ
るかは一定していない。

イレースカウンタ２２は、書き込みスタート信号ＳＷが
入力されると、画像メモリ１１〜１３の書き込み領域に
応じた１フレ一ム分の消去用アドレスＡＥを、読み出し
用アドレスＡＲとは独立して発生する。

また、当然ではあるが、データセレクタ１７〜１９によ
ってセレクトされたデータに対応して、そのアドレスが
アドレスセレクタ１４〜１６によってセレクトされる。

コントローラ２３は、画像メモリ１１〜１３、アドレス
セレクタ１４〜１６、データセレクタ１７〜１９、及び
出力セレクタ２０に対し、上述の動作を行うように制御
する。

第２図は、第１図の画像メモリ部４の動作を示すタイミ
ングチャートである。

各画像メモリ１１〜１３のそれぞれには、バックカラー
データＤＢを書き込んでその内容を消去する消去サイク
ルＥと、表示用データＤＤを書き込む書き込みサイクル
Ｗと、ＣＲ７表示部６に表示するために内容を読み出す
読み出しサイクルＲとが、この順で繰り返して実行され
る。

各画像メモリ１１〜１３の読み出しサイクルＲは、それ
ぞれの画像メモリ１１〜１３の書き込みサイクルＷの終
了により開始し、その次に読み出すべき画像メモリの読
み出しサイクルＲの開始により終了する。つまり、各読
み出しサイクルＲは、各画像メモリにおいて互いに同時
には行われないよう、且つ、画面表示用カウンタ２１の
発生するアドレスによっていずれかの画像メモリ１１〜
１３から連続して表示用データＤＥが読み出されるよう
に、シーケンシャルに連続して実行される。

ある画像メモリの消去サイクルＥが終了しても、他の画
像メモリの書き込みサイクルＷが終了するまでは、当該
画像メモリへの書き込みを行うことができないので、破
線で示す部分では何の動作も行われていない。

また、消去サイクルＥ及び書き込みサイクルＷも、各画
像メモリ１１〜１３に対して互いに同時には行われない
よう、時間的にずれて実行される。

読み出しサイクルＲの最小時間、すなわち画面の更新時
間ＴＦは、消去サイクルＥ又は書き込みサイクルＷの内
のいずれか長い時間により決まる。

通常は、書き込みサイクルＷが消去サイクルＥよりも長
いため、更新時間ＴＦは書き込みサイクルＷの時間によ
り決定され、消去サイクル已に要する時間は更新時間Ｔ
Ｆに無関係となる。つまり、更新時間ＴＦは書き込みサ
イクルＷに要する時間と等しくなる。

したがって、消去時間が更新時間に加算されていた従来
の画像メモリ部と比較して、表示速度の高速化を図るこ
とができる。

なお、更新時間ＴＦは、読み出しサイクルＲの最小時間
であるので、画面の表示速度を速くする必要のない場合
、又は静止画像を表示する場合には、読み出しサイクル
Ｒを必要なだけ長くし、画面の更新をゆっくり行い又は
画面を更新しないようにすることは容易である。

第３図は、他の実施例による画像メモリ部４ａの回路を
示すブロック図である。

画像メモリ部４ａは、３枚の画像メモリ３１゜３２．３
３、この内２枚の画像メモリ３１．３２’に対してそれ
ぞれアドレス指定するアドレスセレクタ３４，３５、画
像メモリ３１．３２に対するそれぞれの書き込みデータ
をセレクトするデータセレクタ３６．３７、画像メモリ
３１〜３３の出力をセレクトしてＤ／Ａ変換部５へ表示
用データＤＢを出力する出力セレクタ３８、画像メモリ
３１〜３３を読み出すための読み出し用アドレスＡＲを
発生する画面表示用カウンタ３９、画像メモｌ７３１，
３２への表示用データＤＤの書き込みが終わった時点で
の読み出し用アドレスＡＲ（画面表示アドレス）を記憶
するためのレジスタ４０、これらを制御するコントロー
ラ４１からなっている。

画像メモリ３１〜３３は、上述の画像メモリ１１〜１３
と同様に、それぞれＣＲ７表示部６の表示画面に対応し
た仮想的画面を持ち、その各ピクセルには画面に表示す
べき色のデータが書き込まれる。

この内の１枚の画像メモリ３３は、他の２枚の画像メモ
リ３１．３２に表示用データＤＤが書き込まれている間
に画面表示を行うための中継ぎ表示用として動作する。

つまり、画面表示のために画像メモリ３１，３２の内容
が読み出される際に、読み出されたデータ（表示用デー
タＤＥ）が画像メモリ３３に転写され、転写が終わると
同時に転写されたデータが画像メモリ３３から読み出さ
れ、これによって画面表示が継続される０画像メモリ３
１．３２は、読み出される際にはリードモディファイラ
イトモードとなり、その読み出しと同時にバックカラー
データＤＢが書き込まれ、内容が消去される。消去され
たいずれかの画像メモリ３１．３２には、他の一方の画
像メモリ３１．３２への表示用データＤＤの書き込みが
終了次第、次の表示用データＤＤが書き込まれる。

なお、画像メモリ３１．３２からの読み出しは、レジス
タ４０に記憶された画面表示アドレスから開始され、次
に同一の画面表示アドレスになるまでの１フレ一ム分で
終了する。

各アドレスセレクタ３４．３５は、表示用データＤＤの
書き込み用アドレスＡＷ又は読み出し用アドレスＡＲを
、各データセレクタ３６．３７は、表示用データＤＤ又
はバックカラーデータＤＢを、画像メモリ３１．３２の
動作サイクルに応じてそれぞれセレクトする。

画面表示用カウンタ３９は、ＣＲ７表示部６に表示する
画面に応じた読み出し用アドレスＡＲを、ＣＲ７表示部
６のラスター走査に対応して連続的に繰り返して発生し
、この読み出し用アドレスＡＲによっていずれかの画像
メモリ３１〜３３からその内容が読み出され、読み出さ
れたデータは出力セレクタ３日によってセレクトされ、
表示用データＤＥとして出力される。

したがって、表示用データＤＥは、３枚の画像メモリ３
１〜３３から途切れることな（連続して読み出される。

画像メモリ３１．３２からの読み出しは、当該画像メモ
リ３１．３２への書き込みの終了時点から開始され、画
像メモリ３３からの読み出しは、その転写元の画像メモ
リ３１．３２の読み出しの終了時点から開始される。こ
れらの読み出しの切り替わりは、画面（フレーム）上の
どの位置で行われるかは一定していない。

コントローラ４１は、画像メモリ３１〜３３、アドレス
セレクタ３４〜３５、データセレクタ３６．３７、及び
出力セレクタ３８に対し、上述の動作を行うように制御
する。

第４図は、第３図の画像メモリ部４ａの動作を示すタイ
ミングチャートである。

２枚の画像メモリ３１．３２には、データを書き込む書
き込みサイクルＷと、内容を読み出しつつ消去する読み
出し消去サイクルＲ／Ｅとが繰り返して実行される。

他の１枚の画像メモリ３３は、読み出し消去サイクルＲ
／Ｅにおいて他の画像メモリ３１．３２のいずれかから
読み出し中のデータが転写（書き込−み）される転写サ
イクルＭが行われ、画像メモ１７３１．３２が書き込み
サイクルＷであるために読み出しくつまり画面表示）を
行うことができない間に、画像メモリ３３からの読み出
しサイクルＲが行われ、これによって中継ぎの画面表示
が行われる。

画像メモリ３３の読み出しサイクルＲは、画像メモリ３
１．３２のいずれかの読み出し消去サイクルＲ／Ｅの終
了（転写の終了）により開始し、いずれかの読み出し消
去サイクルＲ／Ｅの開始（次の転写の開始）により終了
する。しかし、仮に画像メモリ３１．３２の書き込みサ
イクルＷが読み出し消去サイクルＲ／Ｅよりも短い場合
には、画像メモリ３３の読み出しサイクルＲは行われな
い。

画面の更新時間ＴＦは、２枚の画像メモリ３１゜３２の
読み出し消去サイクルＲ／Ｅと書き込みサイクルＷとの
内のいずれか長い時間により決まる。

読み出し消去サイクルＲ／Ｅは、画像メモリ３１゜３２
の１回の読み出しく消去）に要する時間であり、これは
書き込みサイクルＷよりも通常は短いため、更新時間Ｔ
Ｆは書き込みサイクルＷの時間により決定され、消去に
要する時間は更新時間ＴＦに無関係となる。つまり、更
新時間ＴＦは書き込みサイクルＷに要する時間と等しく
なる。

したがって、この実施例の画像メモリ部４ａによっても
、表示速度の高速化を図ることができる。

上述のいずれの実施例によっても、画像メモリの消去に
要する時間は更新時間ＴＦに無関係となり、表示速度の
高速化を図ることができる。

したがって、例えば、ＣＡＤにおいては３次元図形の回
転や移動などを速く滑らかに行うことができる。

上述の実施例において、画像メモリ１１〜１３゜３１〜
３３、及びその他の素子構成は自由である。

〔発明の効果〕

本発明によると、画像メモリの消去に要する時間は画面
の更新時間に無関係となり、表示速度の高速化を図るこ
とができる。

したがって、画像メモリの容量が増大して消去に要する
時間が増大しても、これが更新時間に直接的には影響を
与えることがなく、グラフィックデイスプレィ装置の分
解能と表示速度の向上とに寄与することができる。

【図面の簡単な説明】

第１図は本発明の実施例の画像メモリ部の回路を示すブ
ロック図、 第２図は第１図の画像メモリ部の動作を示すタイミング
チャート、 第３図は本発明の他の実施例の画像メモリ部の回路を示
すブロック図、 第４図は第３図の画像メモリ部の動作を示すタイミング
チャート、 第５図、は本発明の実施例に係るグラフィックデイスプ
レィ装置の概略の構成を機能的に示すブロック図、 第６図は従来のダブルバッファ方式による画像メモリの
動作を示すタイミングチャートである。 図において、 ｌはグラフィックデイスプレィ装置、 ４及び４ａは画像メモリ部（画像メモリ装置）１１〜１
３及び３１〜３３は画像メモリ、１４〜１６及び３４．
３５はアドレスセレクタ、１７〜１９及び３６．３７は
データセレクタ、２０及び３８は出力セレクタ、 ２１及び３９は画面表示用カウンタ、 ２２はイレースカウンタ、 ２３及び４１はコントローラ、　　− ４０はレジスタ、 Ｅは消去サイクル、 Ｗは書き込みサイクル、 Ｒは読み出しサイクル、 Ｒ／Ｅは読み出し消去サイクル、 Ｍは転写サイクル、 ＴＦは更新時間である。

Claims (2)

【特許請求の範囲】
1. （１）読み書き可能な記憶素子からなる３枚の画像メモ
   リ（１１、１２、１３）を有し、各画像メモリには、画
   像メモリの内容を消去する消去サイクル（Ｅ）と、画面
   に表示するためのデータを書き込む書き込みサイクル（
   Ｗ）と、画面上に表示するために内容を読み出す読み出
   しサイクル（Ｒ）とが、この順で繰り返して実行され、
   各画像メモリの読み出しサイクル（Ｒ）は、当該画像メ
   モリの書き込みサイクル（Ｗ）の終了により開始し、次
   に読み出すべき画像メモリの読み出しサイクル （Ｒ）の開始により終了するように制御されてなる画像
   メモリ装置。
2. （２）読み書き可能な記憶素子からなる３枚の画像メモ
   リ（３１、３２、３３）を有し、これらの内の２枚の画
   像メモリ（３１、３２）は、画面に表示するためのデー
   タを書き込む書き込みサイクル（Ｗ）と、画面上に表示
   するために内容を読み出しつつ消去する読み出し消去サ
   イクル（Ｒ／Ｅ）とが繰り返して実行され、他の１枚の
   画像メモリ（３３）は、前記２枚の画像メモリ（３１、
   ３２）のそれぞれの読み出し消去サイクル（Ｒ／Ｅ）に
   おいて読み出された内容を書き込む転写サイクル （Ｍ）と、画面上に表示するために内容を読み出す読み
   出しサイクル（Ｒ）とが繰り返して実行されるとともに
   、この読み出しサイクル（Ｒ）は、前記２枚の画像メモ
   リ（３１、３２）のいずれかの読み出し消去サイクル （Ｒ／Ｅ）の終了により開始し、いずれかの読み出し消
   去サイクル（Ｒ／Ｅ）の開始により終了するように制御
   されてなる画像メモリ装置。