JPH01246630A - データアクセス装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はＣＲＴ等を用いたグラフィックディスプレイ
に使用するデータアクセス装置に関するものである。

［従来の技術］ コンピュータグラフィックは、コンピュータの発生する
表示データに従ってＣＲＴ上に文字や絵を描く技術であ
り、ＣＲＴ上の各画素（ｐｉｘｅｌ）に対応させた表示
内容をフレームバッファに一時的に格納してから、この
フレームバッファの内容をＣＲＴの表示速度に同期する
速度で読み出してＣＲＴ上に表示している。

第２図はこの種のフレームバッファのメモリの構成単位
を示す図で、この単位を基準として最近のグラフィック
ディスプレイでは、ＣＲＴ上に４０９６（ｘ）　Ｘ　４
０９６（ｙ）画素の画像メモリを用意している。

フレームバッファは、ディスプレイプロセッサからＣＲ
Ｔ画面上へ出力するための画像データを一時的に格納す
るメモリであり、格納されたデータは、順次、新しいデ
ータへと更新されＣＲＴ画面を更新している。

第２図に示す画素の個々のアドレスは、Ｘ方向のアドレ
スとしてｘｏ−Ｘ３．Ｙ方向のアドレスとしてｙｏ　、
ｙ、の６ビツトが用いられる。即ち、２６　＝６４によ
り、第２図に示す６４画素のうちの任意の１つの画素の
アドレスを選択することができる。黙しながら実際に書
き込みのためにデータをアクセスする場合には、ディス
プレイプロセッサから１サイクルでＸ方向に１６ドツト
単位でアクセスしているので、第３図に示すようにＸ。

〜ｘＳのアドレスは無視され、ＹＩＹｏの２ビツトによ
り、Ａ、Ｂ、Ｃ，Ｄの何れかのライト領域（書き込み領
域）が第４図に示すセレクタを用いて選択されアクセス
されている。

［発明が解決しようとする課題］ 上記のような従来のデータアクセス装置は以上のように
構成されているので、メモリをクリアしたいような場合
や、第３図に示すＡ、Ｂ、Ｃ，Ｄの各ライト領域に同一
のデータを書き込みたい場合でも、Ａ、Ｂ、Ｃ，Ｄの各
ライト領域ごとにライトコマンドを送出しているので、
４サイクルを必要とし、データアクセスに時間がかかる
という問題点があった。

この発明はかかる課題を解決するためになされたもので
、各ライト領域に同一のデータを書き込む場合に１サイ
クルで書き込むことができるデータアクセス装置を得る
ことを目的としている。

［課題を解決するための手段］ この発明にかかるデータアクセス装置は、セレクタから
の各出力をそれぞれ各ＯＲゲートの一方の入力とし、他
の一方の入力を並列に接続したモード切り換え信号線を
設けることとした。

し作用］ この発明においては、セレクタからの各出力をそれぞれ
各ＯＲゲートの一方の入力とし、他の一方の入力を並列
に接続したモード切り換え信号線を設けることとしたの
で、高速クリアモードを選択する場合には、このモード
切り換え信号線に論理「１」の信号を送出することによ
りＡ、Ｂ、Ｃ。

Ｄの各ライト領域に対するライトコマンドを一度に出力
することができる。

［実施例］ 以下、この発明の実施例を図について説明する。

第１図はこの発明によるデータアクセス装置のライトコ
マンド体形を説明するためのブロック図である。この発
明は第１図に示すようなライトコマンド体形を構成する
ことで、グラフィックプロセッサからフレームバッファ
へデータを書き込む場合に、従来では第３図に示すＡ、
Ｂ、Ｃ，Ｄの各ライト領域すべてに同一データを書き込
む場合にもＹｏ、ＹｌでＹ方向のアドレス（即ち、Ａ、
Ｂ。

Ｃ，Ｄ何れのライト領域か）を選択して１６ビツト単位
で１サイクルごとに書き込んでいたが、モード切り換え
信号線に論理「１」の信号を送出して高速クリアモード
を選択することにより、１サイクルで第３図に示すＡ、
Ｂ、Ｃ，Ｄのすべてのライト領域に同一データを書き込
むことができる。

即ち、第１図に示すように高速クリアモードを選択する
ことにより、Ｙｏ、Ｙｌのアドレスを無視してライトコ
マンドがすべての領域に届くようにしな。

尚グラフィックプロセッサは、この高速クリアモードを
選択した時にはＹ、、Ｙ（、のアドレスを必要としない
ので、プログラム等で実行させる場合はＹアドレスが０
．４，８．　　・・とスイッチするようにしている。

また、以上の実施例では、アドレスの最下位の２ビット
Ｙｏ、Ｙ、を無視する例を示したが、これは２ビツトに
限定されることなく、一般的には最下位ｎビットを無視
し、２ｎ行のメモリに同一のデータを書き込むことがで
きる。

［発明の効果］ 以上のようにこの発明によれば、セレクタからの各出力
をそれぞれ各ＯＲゲートの一方の入力とし、他の一方の
入力を並列に接続したモード切り換え信号線を設けるこ
ととしたので、このモード切り換え信号線に論理「１」
の信号を′送出して高速クリアモードを選択することに
より、フレームバッファの各ライト領域すべてに対する
ライトコマンドを一度に出力することができ、データア
クセスに要する時間を短縮できるという効果がある。

【図面の簡単な説明】

第１図はこの発明によるライトコマンド体形を説明する
ためのブロック図、第２図はメモリ構成単位を示す図、
第３図はライト領域とそのアドレスを示す図、第４図は
従来のライトコマンド体形第２図

Claims (1)

1. 【特許請求の範囲】 表示装置に表示すべきデータを一時的に格納するフレー
   ムバッファと、このフレームバッファの格納領域にデー
   タを書き込む指令を発するディスプレイプロセッサとを
   有するグラフィックディスプレイのデータアクセス装置
   において、 上記ディスプレイプロセッサからの書き込み指令により
   上記フレームバッファのＹ方向アドレスの最下位ｎビッ
   トをデコードして２＾ｎ本の出力線の何れかを選択し選
   択した出力線に論理「１」の信号を出力するセレクタと
   、 上記２＾ｎ本の出力線の各線がそれぞれ一方の入力とな
   る２＾ｎ個のＯＲゲートと、 この２＾ｎ個のＯＲゲートの他の一方の入力を並列に接
   続したモード切り換え信号線と、 高速クリアモードを選択する場合にはこのモード切り換
   え信号線に論理「１」を送出する手段と上記２＾ｎ個の
   ＯＲゲートの出力で上記フレームバッファの書き込み領
   域を決定する手段とを備えたことを特徴とするデータア
   クセス装置。