JPH05108053A

JPH05108053A - 文字表示装置

Info

Publication number: JPH05108053A
Application number: JP4045812A
Authority: JP
Inventors: Shinji Nakada; 真二中田
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1992-03-03
Filing date: 1992-03-03
Publication date: 1993-04-30

Abstract

(57)【要約】【目的】ビットマップ方式において、文字を画面上の
自由な位置に高速に表示できるようにする。【構成】テキストＲＡＭ２２に対してマイクロプロセ
ッサ２１は、文字コードの書き込みを行い、このテキス
トＲＡＭに記憶されている文字コードはフォントパター
ン書込制御部２８によりドットレベルのフォントパター
ンに変換されてビットマップＲＡＭ２３に書き込まれ
る。このビットマップＲＡＭ２３に書き込まれたパター
ンデータはＣＲＴ２４で表示される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は表示装置に係り、特に文
字を表示する文字表示装置に関する。

【０００２】

【従来の技術】コンピュータの入出力端末としてＣＲＴ
（Cathode Ray Tube）やＬＣＤ（液晶表示装置）等の文
字表示装置が広く普及している。文字表示装置は、オペ
レータとのマンマシンインタフェースとして、また通信
回線を介して送信されてくるデータの監視など様々な用
途に用いられている。

【０００３】文字表示装置の表示方式は大別すると２種
類ある。１つはキャラクタジェネレータ方式、もう１つ
はビットマップ方式である。図５にキャラクタジェネレ
ータ方式の文字表示装置のシステム構成図を示す。

【０００４】同図において、テキストＲＡＭ４１は、Ｃ
ＲＴ４２に表示する一画面分の文字データ（アスキーコ
ード）を、画面イメージに対応させて記憶しているラン
ダムアクセスメモリであり、先頭アドレスからラスタ走
査順に文字データを記憶している。

【０００５】テキストＲＡＭ４１へのデータの書き込み
は、マイクロプロセッサ４３が行っておりマイクロプロ
セッサ４３は、アドレスマルチプレクサ４４を介して書
き込みアドレスを、双方向データバッファ４５を介して
文字データをテキストＲＡＭ４１に加え、テキストＲＡ
Ｍ４１への文字データの書き込みを行う。

【０００６】テキストＲＡＭ４１に格納された文字デー
タは、表示タイミング発生コントローラ４６によってテ
キストＲＡＭ４１から読み出され、ドットパターンに展
開された後、ＣＲＴ４２に表示される。

【０００７】さらに詳しく説明すると、表示タイミング
発生コントローラ４６は、ラスタ走査のための垂直同期
信号ＶＳＹＣ、水平同期信号ＨＳＹＣを生成してＣＲＴ
４２に加えると共に、スキャンアドレスＳＡをマルチプ
レクサ４４を介してテキストＲＡＭ４１に加えラスタ走
査位置に表示すべき文字データをテキストＲＡＭ４１か
ら読み出す。その読み出された文字データはアドレス信
号としてキャラクタパターンメモリ４７に加えられる。
表示タイミング発生コントローラ４６は、キャラクタパ
ターンメモリ４７にラスタアドレスＲＡを加え、キャラ
クタパターンメモリ４７から文字データのドットパター
ンをラスタ走査線毎にスライスして読み出しパラレルシ
リアル変換器（Ｐ／Ｓ変換器）４８にセットする。表示
タイミング発生コントローラ４６はパラレルシリアル変
換器４８にドットクロックＤＣＬＫを加えパラレルシリ
アル変換器４８からラスタ走査順に、ドット信号を読み
出し、ＣＲＴ４２に加える。ＣＲＴ４２は表示タイミン
グ発生コントローラ４６から加わる垂直同期信号ＶＳＹ
Ｃ、水平同期信号ＨＳＹＣを基にラスタ走査を行いパラ
レルシリアル変換器４８から入力するドット信号の値に
応じてドット表示を行う。

【０００８】このように、キャラクタジェネレータ方式
の場合テキストＲＡＭ１２はマイクロプロセッサ４３と
表示タイミング発生コントローラ４６によりアクセスさ
れるため、アクセスの競合が起こる。

【０００９】このため、画像表示を優先するか、テキス
トＲＡＭ４１へのデータ書き込み（画像書換）を優先す
るか等により、マイクロプロセッサ４３がテキストＲＡ
Ｍ４１をアクセスする方式には、そのタイミングにより
いくつかの方式がある。図７(a) 〜(c) に、サイクルス
チール方式の場合のタイミングチャートを示す。サイク
ルスチール方式においては、同図(a) 〜(c) に示すよう
に、サイクルクロックＣＣＬＫが“１”の間、表示タイ
ミング発生コントローラ４６がアドレスマルチプレクサ
４４を介してテキストＲＡＭ４１へ表示アドレスｎ（図
５のＳＡ）を加えてテキストＲＡＭ４１へのアクセスを
行い、サイクルクロックＣＣＬＫが“０”の間マイクロ
プロセッサ４３がアドレスマルチプレクサ４４を介して
テキストＲＡＭ４１へ文字データの書き込みアドレスを
加え、テキストＲＡＭ４１のアクセスを行う。

【００１０】次に、図６にビットマップ方式の文字表示
装置のシステム構成図を示す。同図において、ビットマ
ップＲＡＭ５１はＣＲＴの表示画面の各ドットの表示情
報を画面イメージの形で記憶しているビットマップメモ
リであり、マイクロプロセッサ５２がキャラクタパター
ンメモリ５３から文字のフォントパターンを読み出し
て、その文字の表示位置に対応するビットマップＲＡＭ
５１の領域に文字のドットパターンを書き込む。例えば
キャラクタパターンメモリ５３に格納されている文字の
フォントが横８ドット、縦16ドットの８×16ドット構成
であった場合には、マイクロプロセッサ５１はキャラク
タパターンメモリ５３からフォントのドットパターンを
横方向（ラスタ走査方向に等しい）８ドットづつ読み出
し、ビットマップＲＡＭ５１の所定のアドレスに書き込
む。このビットマップＲＡＭ５１の書き込みにおいて、
アドレス信号はアドレスマルチプレクサ５４を介して、
書き込む８ビットのドットパターンデータは双方向デー
タバッファ５５を介してビットマップＲＡＭ５１に加え
られる。

【００１１】表示タイミング発生コントローラ５６は、
アドレスマルチプレクサ５４を介してスキャンアドレス
ＳＡをビットマップＲＡＭ５１に加えラスタ走査位置に
ある表示データを所定ビット長単位でビットマップＲＡ
Ｍ５１から読み出し、その読み出したドットパターンデ
ータをパラレルシリアル変換器（Ｐ／Ｓ変換器）５７に
セットする。そして、表示タイミング発生コントローラ
５６は前述のキャラクタジェネレータ方式の表示タイミ
ング発生コントローラ４６と同様にしてパラレルシリア
ル変換器５７へドットクロックＤＣＬＫを加え、パラレ
ルシリアル変換器５７からラスタ走査順にドットデータ
を読み出してＣＲＴ５８に加えると共に、垂直同期信号
ＶＳＹＣ、水平同期信号ＨＳＹＣをＣＲＴ５８へ加え
る。この結果、ＣＲＴ５８に表示がなされる。

【００１２】このビットマップ方式の場合も、キャラク
タジェネレータ方式と同様にビットマップＲＡＭ５１に
対してマイクロプロセッサ５２と表示タイミング発生コ
ントローラ５６のアクセスの競合が起こる。

【００１３】図８(a) 〜(c) に上記ビットマップ形式の
文字表示装置において、サイクルスチール方式により、
マイクロプロセッサ５２がビットマップＲＡＭ５１にア
クセスする場合のタイミングチャートを示す。

【００１４】同図(a) 〜(c) に示すように、ビットマッ
プ形式の文字表示装置の場合マイクロプロセッサ５２が
１文字のドットパターン（８×16ドット構成）をビット
マップＲＡＭ５１に書き込むためには、前述したように
キャラクタパターンメモリ５３から横方向８ドットづつ
読み出すため16サイクルが必要となる。また、ビットマ
ップＲＡＭ５１に書き込む前にキャラクタパターンメモ
リ５３からドットパターンを８ビットづつ読み出す動作
を行う必要がある。従って、ビットマップ方式の場合ビ
ットマップＲＡＭ５１へのデータ転送（画像データの書
き換え）はキャラクタジェネレータ方式に比べて非常に
遅くなる。従って、表示速度もキャラクタジェネレータ
方式に比べ遅い。

【００１５】

【発明が解決しようとする課題】上述したように、ビッ
トマップ方式の場合、マイクロプロセッサがキャラクタ
パターンメモリから文字のドットパターンを読み出し、
さらに１バイト単位でビットマップＲＡＭに直接書き込
みを行っているため、キャラクタジェネレータ方式に比
較しマイクロプロセッサ側の負荷が大きく、ビットマッ
プＲＡＭへの表示データの転送速度も遅い。従って、表
示速度も遅くなる。

【００１６】一方、キャラクタジェネレータ方式の場
合、マイクロプロセッサは文字コードをテキストＲＡＭ
に書き込むだけでよく、表示タイミング発生コントロー
ラがラスタ走査に応じて、ラスタ走査位置の文字コード
をテキストＲＡＭから読み出して、キャラクタパターン
メモリを用いて表示するドットパターンを生成するの
で、表示データの転送速度及び表示速度はビットマップ
方式よりも早い。

【００１７】しかしながらキャラクタジェネレータ方式
は、画面を行と列のます目に分割し、その行と列で指定
される位置に表示する文字データをテキストＲＡＭに格
納している。従って、文字の表示位置は、行単位、列単
位でしか指定できず、行間とか列間に文字を表示するこ
とはできない。

【００１８】一方、ビットマップ方式の場合、画面の各
ドットの表示情報をビットマップ形式で記憶しているビ
ットマップメモリを有しており、ビットマップメモリは
ビット単位でのアドレス指定が可能であるため文字を画
面上の自由な位置に表示することができる。

【００１９】従って、表示位置の自由度、表示の多様性
という点では、ビットマップ形式の方が優れている。本
発明の課題は、ビットマップ方式において、文字を画面
上の自由な位置に高速に表示できるようにすることであ
る。

【００２０】

【課題を解決するための手段】本発明の手段は次の通り
である。文字コード記憶手段１は、文字コードを記憶す
る。表示位置情報記憶手段２は文字コード記憶手段１に
記憶されている文字コードの画面上の表示位置に関する
情報を記憶する。ビットマップメモリ３は表示画面の各
ドットの表示情報をビットマップ形式に記憶するメモリ
である。表示データ作成手段４は、文字コード記憶手段
１に記憶されている文字コードをフォントパターンに展
開して、表示位置情報記憶手段２に記憶されている表示
位置情報を基に、その展開したフォントパターンをビッ
トマップメモリ３に書き込む。表示手段５は、ビットマ
ップメモリ３に格納されているデータを読み出して表示
を行う。

【００２１】

【作用】本発明の手段の作用は次の通りである。ホスト
ＣＰＵあるいは外部記憶装置等から入力する文字コード
は文字コード記憶手段１に、その文字コードの画面上の
表示位置に関する情報は表示位置情報記憶手段２に格納
される。表示データ作成手段４は、文字コード記憶手段
１に文字コードがセットされると、文字コード記憶手段
１から文字コードを読み出し、例えばフォントＲＯＭ等
によりその文字コードに対応するフォントパターンを生
成すると共に、表示位置情報記憶手段２から表示位置情
報を読み出し、その生成したフォントパターンを格納す
るビットマップメモリ３のアドレスを生成し、フォント
パターンをビットマップメモリ３に書き込む。表示手段
５はビットマップメモリ３に格納されているデータを読
み出して表示を行う。

【００２２】

【実施例】以下、一実施例について図１ないし図４を参
照しながら説明する。図１は、一実施例の文字表示装置
のシステム構成図である。同図において、マイクロプロ
セッサ２１は図示していないＲＯＭ（Read Only Memor
y）に格納されたプログラムにより動作し、図示してい
ないホストコンピュータから受信したり、図示していな
い外部記憶装置から読み出した表示データに基づいて、
テキストＲＡＭ２２の所定アドレスに文字コードを書き
込む。表示データは、文字の文字コード（アスキーコー
ド）、その文字を表示する画面のＸ−Ｙ座標等の表示文
字情報とビットマップＲＡＭ２３の表示開始アドレス、
テキストＲＡＭ２２の行数と列数、表示する文字ピッ
チ、行ピッチ等の表示制御情報から成っている。テキス
トＲＡＭ２２の内部構成を図２に示す。テキストＲＡＭ
２２は、複数の文字コードを格納するランダム・アクセ
ス・メモリ（ＲＡＭ）であり、前記表示制御情報により
指定された行数と列数のます目に分割される。例えば、
マイクロプロセッサ２１は、行数をＮ、列数をＭとする
表示制御情報を入力すると、図２に示すようにテキスト
ＲＡＭ２２をＮ行Ｍ列のます目に分割する。このように
テキストＲＡＭ２２をＮ行Ｍ列に分割した場合、文字の
表示位置は、（１，１）〜（Ｎ，Ｍ）のＸ−Ｙ座標のい
づれかで指定する。

【００２３】またビットマップＲＡＭ２３は、ＣＲＴ２
４の画面の各ドットの表示情報をビットマップ形式で記
憶するビットマップメモリであり、例えば図２に示すよ
うに横方向Ｘドット、縦方向Ｙドットから成っている。

【００２４】前記表示制御情報の表示スタートアドレス
（Ａｂとする）は、ＣＲＴ２４の表示画面の表示開始ド
ットに対応するビットマップＲＡＭ２３のビット位置を
指定するアドレスであり、ＣＲＴ２４の表示画面が図２
に示すように横方向ｘ₁ドット、縦方向ｙ₁ドットの構
成であった場合、ビットマップＲＡＭ２３の矩形領域２
３ａの部分がＣＲＴ２４に表示される。

【００２５】また、データ保持レジスタ２５はテキスト
ＲＡＭ２２に書き込まれた文字コードを、アドレス保持
レジスタ２６はその書き込まれた文字コードのテキスト
ＲＡＭ２２上の格納アドレスを一時的に記憶するレジス
タであり、マイクロプロセッサ２１はテキストＲＡＭ２
２に文字コードを書き込む時、同時にその文字コードを
データ保持レジスタ２５に、その文字コードのテキスト
ＲＡＭ２２の格納アドレスをアドレス保持レジスタ２６
にセットする。尚、マイクロプロセッサ２１は画面のＸ
−Ｙ座標で指定される文字の表示位置を、対応するテキ
ストＲＡＭ２２の格納アドレスに変換している。

【００２６】さらに、テキスト情報保持レジスタ２７
は、表示する文字の行ピッチ、列ピッチ及びビットマッ
プＲＡＭ２３の表示スタートアドレス等の前記表示制御
情報を記憶するレジスタであり、マイクロプロセッサ２
１は表示制御情報を入力する毎にテキスト情報保持レジ
スタ２７に格納されている表示制御情報を入力した新し
い表示制御情報に書き換える。

【００２７】フォントパターン書き込み制御部２８は、
データ保持レジスタ２５にセットされた文字コードに対
応するフォントパターンをフォント格納用メモリ２９か
ら読み出してビットマップＲＡＭ２３の所定アドレスに
書き込む制御部であり、フォントパターン書き込み制御
部２８はアドレス保持レジスタ２６に格納されている文
字コードのテキストＲＡＭ２２内の格納アドレスと、テ
キスト情報保持レジスタ２７に格納されている表示制御
情報を基にフォントパターンのビットマップＲＡＭ２３
内の格納アドレスを算出する。フォントパターン書き込
み制御部２８は、算出したビットマップＲＡＭ２３の格
納アドレスをアドレスマルチプレクサ３０を介しビット
マップＲＡＭ２３に加え、フォント格納用メモリ２９か
ら読み出されたフォントパターンをビットマップＲＡＭ
２３に書き込む。フォントパターン格納用メモリ２９
は、文字のフォントが格納されているＲＯＭ（リード・
オンリ・メモリ）であり、データ保持レジスタ２５から
加わる文字コードに対応するフォントのドットパターン
をフォントパターン書き込み制御部２８から加わるラス
タアドレスＲＡにより指示される走査方向の所定ビット
のスライスデータ毎に出力する。フォントパターン書き
込み制御部２８は、フォントパターン格納用メモリ２９
に、ラスタアドレスＲＡをスライスの数だけ順次加え
て、データ保持レジスタ２５に格納されている文字コー
ドのフォントのドットパターンをフォント格納用メモリ
２９から読み出しビットマップＲＡＭ２３の所定アドレ
スに書き込む。ビットマップＲＡＭ２３に格納されたド
ットデータは、表示タイミング発生コントローラ３１に
より、読み出されＣＲＴ２４に表示される。

【００２８】表示タイミング発生コントローラ３１は、
ＣＲＴ２４の走査位置に対応する表示データをアドレス
マルチプレクサ３０を介しビットマップＲＡＭ２３から
読み出し、パラレルシリアル変換器（Ｐ／Ｓ変換器）３
２にセットする。また、パラレルシリアル変換器３２に
ドットクロックＤＣＬＫを加え、パラレルシリアル変換
器３２からＣＲＴ２４のスポット走査位置に対応するド
ットデータを読み出しＣＲＴ２４に加える。さらに、表
示タイミング発生コントローラ３１はラスタ走査のため
の垂直同期信号ＶＳＹＣ、水平同期信号ＨＳＹＣを生成
し、ＣＲＴ２４に加える。

【００２９】ＣＲＴ２４は、表示タイミング発生コント
ローラ３１から入力する垂直同期信号ＶＳＹＣ、水平同
期信号ＨＳＹＣを基にラスタ走査を行い、パラレルシリ
アル変換器３２から入力するドットデータを表示する。

【００３０】次に、以上のように構成された本実施例の
表示方法を説明する。テキストＲＡＭ２２は、ＣＲＴ２
４の表示画面を行と列のます目に分割した場合の表示イ
メージを格納するメモリであり、その分割した各ます目
に文字コードを記憶する。表示画面の行数と列数は固定
ではなくユーザが自由に設定できるようになっている。
従って、テキストＲＡＭ２２内に格納されているデータ
内容が同一でも、行数と列数を変えることによって文字
の表示のレイアウトを変更できる。また、この機能はフ
ォント格納用メモリ２９としてカートリッジフォントを
用いた場合、フォントのサイズが大きくなった場合で
も、表示データが失われることを防止することができ
る。

【００３１】ユーザは、画面上の文字表示の基本的なレ
イアウトをテキストＲＡＭ２２への書き込みによって行
い、さらにビットマップＲＡＭ２３の表示スタートアド
レス、文字ピッチ、行ピッチを指定することによって、
文字の表示位置をドット単位で指定できる。

【００３２】テキストＲＡＭ２２に格納された文字コー
ドは、フォントのドットパターンに展開されて図２に示
すようにビットマップＲＡＭ２３上に写像される。ビッ
トマップＲＡＭ２３はＣＲＴ２４の表示画面のドットサ
イズと同等もしくはそれ以上のメモリ容量を有するメモ
リであり、ユーザの指定するビットマップＲＡＭ２３の
表示スタートアドレスがＣＲＴ２４の表示画面のラスタ
走査開始位置に対応する。この表示スタートアドレスは
ユーザが自由に設定できるようになっており、表示スタ
ートアドレスを変更するだけで、表示画面のスクロール
（縦及び横）や、表示画面のレイアウトの変更を瞬時に
行うことができる。

【００３３】また、文字ピッチや行ピッチもユーザが自
由に設定できるようになっており、フォント格納用メモ
リ２９に格納されたフォントパターンの大きさに応じて
最適の文書レイアウトで表示することが可能となってい
る。

【００３４】次にマイクロプロセッサ２１の動作を図３
のフローチャートを参照しながら説明する。マイクロプ
ロセッサ２１は、ホストコンピュータあるいは外部記憶
装置等から表示データを入力すると、その表示データの
中に行ピッチや文字ピッチあるいは表示スタートアドレ
ス等の表示制御情報が含まれているかどうかを判別し
（処理ＳＴ１〜ＳＴ２）、表示制御情報が含まれていれ
ば、テキスト情報保持レジスタ２７にその新たな表示制
御情報をセットする（処理ＳＴ３）。

【００３５】次に、入力した文字コードの画面上のＸ−
Ｙ座標を基にテキストＲＡＭ２２の格納アドレスを算出
し、その文字コードをテキストＲＡＭ２２に書き込む
（処理ＳＴ４）。

【００３６】この時、テキストＲＡＭ２２に書き込まれ
た文字コードがデータ保持レジスタ２５に、その文字コ
ードのテキストＲＡＭ２２の書き込みアドレスがアドレ
ス保持レジスタ２６にセットされる。

【００３７】マイクロプロセッサ２１は、表示データを
入力する毎に、上記処理ＳＴ１〜ＳＴ４を繰り返し行
い、テキストＲＡＭ２２に格納された文字コードの書き
換え、またはテキスト情報保持レジスタ２７にセットさ
れた表示制御情報の書き換えを行う。

【００３８】マイクロプロセッサ２１は、テキストＲＡ
Ｍ２２に文字コードの書き込みを行った後、フォントパ
ターン書き込み制御部２８を起動する。フォントパター
ン書き込み制御部２８は、マイクロプロセッサ２１によ
り起動されると、アドレス保持レジスタ２６に格納され
ている文字コードのテキストＲＡＭ２２の書き込みアド
レスとテキスト情報保持レジスタ２７に格納されている
表示制御情報を基に、文字コードのフォントパターンの
ビットマップＲＡＭ２３内の格納アドレスを生成し、ア
ドレスマルチプレクサ３０を介しビットマップＲＡＭ２
３にアドレス信号として加える。

【００３９】図４にフォントパターン書き込み制御部２
８によるそのビットマップＲＡＭ２３の格納アドレスを
生成する処理の動作フローチャートを示す。まず、アド
レス保持レジスタ２６から文字コードのテキストＲＡＭ
２２内の書き込みアドレス（ＷＡとする）を、テキスト
情報保持レジスタ２７からテキストＲＡＭ２２のスター
トアドレス（ＳＡとする）及びテキストＲＡＭ２２の列
数（Ｍとする）を読み出し、

【００４０】

【数１】

【００４１】の演算を行い、商ｎと余りｍを求める。こ
の演算により求められた商ｎに１加算した値ｎ＋１は、
文字コードが格納されているテキストＲＡＭ２２の行
数、余りｍに１加算した値ｍ＋１は列数となっている
（処理ＳＢ１）。

【００４２】次に、テキスト情報保持レジスタ２７から
行ピッチを読み出し、ｎ×（行ピッチ）×Ｘ（ビットマップＲＡＭ２３の横ドット数）・・(2) の演算を行う（処理ＳＢ２）と共に、テキスト情報保持
レジスタ２７から列ピッチを読み出し、ｍ×（文字ピッチ）・・(3) の演算を行い（処理ＳＢ３）、処理ＳＢ２と処理ＳＢ３
で求められた値を加算する（処理ＳＢ４）。処理ＳＢ４
による加算結果をＳＵＭ１とする。

【００４３】さらに続けて、テキスト情報保持レジスタ
２７からビットマップＲＡＭ２３の表示スタートアドレ
ス（Ａｂとする）を読み出し（処理ＳＢ５）、ＳＵＭ１＋Ａｂ・・(4) の演算を行う（処理ＳＢ６）。

【００４４】演算(4) により得られた値をアドレスマル
チプレクサ３０を介してビットマップＲＡＭ２３にアド
レス信号として加える（処理ＳＢ７）。また、この時、
データ保持レジスタ２５に格納されている文字コードが
フォント格納用メモリ２９に加わっており、フォントパ
ターン書き込み制御部２８はフォント格納用メモリ２９
にラスタアドレス信号ＲＡを加え、サイクルスチール方
式によりビットマップＲＡＭ２３にデータ保持レジスタ
２５に格納された文字コードのフォントパターンを書き
込む。

【００４５】このように、フォントパターン書き込み制
御部２８はアドレス保持レジスタ２６に格納されたテキ
ストＲＡＭ２２の書き込みアドレスと、テキスト情報保
持レジスタ２７に格納された表示制御情報を基にフォン
トパターンのビットマップＲＡＭ２３内の格納アドレス
を生成し、フォント格納用メモリ２９にラスタアドレス
信号ＲＡを加えて、フォント格納用メモリ２９から読み
出したフォントパターンをその生成したビットマップＲ
ＡＭ２３のアドレスに書き込む。

【００４６】

【発明の効果】本発明によれば、文字コードの書き込み
と、その文字コードをフォントパターンに展開してビッ
トマップメモリに書き込む処理を同じプロセッサが行わ
なくて済み、表示を高速に行えると共に、表示のレイア
ウトも多様に行える。

【００４７】従って、表示の応答速度の向上、多様な表
示画面などマンマシンインタフェースの性能を著しく向
上させることができる。

【図面の簡単な説明】

【図１】一実施例のシステム構成図である。

【図２】テキストＲＡＭ及びビットマップＲＡＭの内部
構成を示す図である。

【図３】マイクロプロセッサの動作を説明するフローチ
ャートである。

【図４】フォントパターン書込み制御部によるビットマ
ップＲＡＭ上のフォント展開スタートアドレスの生成処
理を説明するフローチャートである。

【図５】キャラクタジェネレータ方式の文字表示装置の
システム構成図である。

【図６】ビットマップ方式の文字表示装置のシステム構
成図である。

【図７】(a) 〜(c) はキャラクタジェネレータ方式の文
字表示装置のテキストＲＡＭのアクセスタイミングチャ
ートである。

【図８】(a) 〜(c) はビットマップ方式の文字表示装置
のビットマップＲＡＭのアクセスタイミングチャートで
ある。

【符号の説明】

２１マイクロプロセッサ２２テキストＲＡＭ２３ビットマップＲＡＭ２４ＣＲＴ２８フォントパターン書込み制御部

Claims

【特許請求の範囲】

【請求項１】文字コードを記憶する文字コード記憶手
段と、前記文字コード記憶手段に格納されている文字コードの
画面上の表示位置に関する情報を記憶する表示位置情報
記憶手段と、表示画面の各ドットの表示情報をビットマップ形式で記
憶するビットマップメモリと、前記文字コード記憶手段に格納されている文字コードを
フォントパターンに展開して、前記表示位置情報記憶手
段に格納されている表示位置情報を基にその展開したフ
ォントパターンを前記ビットマップメモリに書き込む表
示データ作成手段と、前記ビットマップメモリに格納されているデータを読み
出して表示を行う表示手段とを備えたことを特徴とする
文字表示装置。