JP2545416B2 - 半導体メモリ - Google Patents
半導体メモリInfo
- Publication number
- JP2545416B2 JP2545416B2 JP62294706A JP29470687A JP2545416B2 JP 2545416 B2 JP2545416 B2 JP 2545416B2 JP 62294706 A JP62294706 A JP 62294706A JP 29470687 A JP29470687 A JP 29470687A JP 2545416 B2 JP2545416 B2 JP 2545416B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- selecting
- bit
- address
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Static Random-Access Memory (AREA)
- Image Processing (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体メモリに関し、特にプリンタのドッ
ト・イメージ・バッファなどに用いて好適な半導体メモ
リに関するものである。
ト・イメージ・バッファなどに用いて好適な半導体メモ
リに関するものである。
一般に、高速なプリンタでは少なくともプリント用紙
１枚分のドット・イメージ・バッファを有しており、こ
のドット・イメージ・バッファに文字フォント、グラフ
ィック等のデータを１ワード（通常、32ビットまたは16
ビット）ずつドットイメージで順次書込み、用紙１枚分
の書込みが終了すると、１ワードずつ読出してプリント
用紙にプリントしていく。
１枚分のドット・イメージ・バッファを有しており、こ
のドット・イメージ・バッファに文字フォント、グラフ
ィック等のデータを１ワード（通常、32ビットまたは16
ビット）ずつドットイメージで順次書込み、用紙１枚分
の書込みが終了すると、１ワードずつ読出してプリント
用紙にプリントしていく。
こゝで、ドット・イメージ・バッファに要求される機
能について考えてみる。通常、ドット・イメージ・バッ
ファには、データが横書きプリント用に書込まれるた
め、横書きにプリントする場合は書込み時と同じアドレ
ス順にデータを読出してプリントすれば良いが、縦書き
にプリントする場合には90度回転したアドレス順にデー
タを読出す必要がある。更に、両面プリントを行う場合
には180度、270度の回転機能が必要になる。
能について考えてみる。通常、ドット・イメージ・バッ
ファには、データが横書きプリント用に書込まれるた
め、横書きにプリントする場合は書込み時と同じアドレ
ス順にデータを読出してプリントすれば良いが、縦書き
にプリントする場合には90度回転したアドレス順にデー
タを読出す必要がある。更に、両面プリントを行う場合
には180度、270度の回転機能が必要になる。
従来、この種の機能を有するプリント・コントローラ
用の専用LSIについては、例えば日経エレクトロニク
ス、1987年９月７月号（No.429）、80〜81頁に「中低速
光プリンタ・コントローラ用のLSIを発売予定」と題し
て論じられている。そこに示されている専用LSIは、文
字フォントメモリからの１文字のフォントを１ワード
（16ビット）ずつ連続して内部のメモリアレイに書込
み、その後、90度単位に回転して１ワード（16ビット）
ずつ読出すことができるようになっている。この回転し
た読出しデータを１ワードずつ順次ドット・イメージ・
バッファに書込んでいき、１文字のフォント書込みが終
了すると、次の１文字のフォントについて同様の操作を
行う。この操作を繰返すことにより、プリント用紙１枚
分の文字データを作成することができる。
用の専用LSIについては、例えば日経エレクトロニク
ス、1987年９月７月号（No.429）、80〜81頁に「中低速
光プリンタ・コントローラ用のLSIを発売予定」と題し
て論じられている。そこに示されている専用LSIは、文
字フォントメモリからの１文字のフォントを１ワード
（16ビット）ずつ連続して内部のメモリアレイに書込
み、その後、90度単位に回転して１ワード（16ビット）
ずつ読出すことができるようになっている。この回転し
た読出しデータを１ワードずつ順次ドット・イメージ・
バッファに書込んでいき、１文字のフォント書込みが終
了すると、次の１文字のフォントについて同様の操作を
行う。この操作を繰返すことにより、プリント用紙１枚
分の文字データを作成することができる。
プリンタの入力データとしては文字に限らず、グラフ
ィックデータあるいはファクシミリ装置から伝送された
圧縮データ等があり、これらのデータについては、前記
文献に示されているような部分的なデータの回転では十
分対応できない。
ィックデータあるいはファクシミリ装置から伝送された
圧縮データ等があり、これらのデータについては、前記
文献に示されているような部分的なデータの回転では十
分対応できない。
圧縮データの場合には、圧縮方法によっては横１行あ
るいは１ページ分すべての伸長が終了しないとドット・
イメージ・データが判明しない。このような圧縮データ
は、伸長したドット・イメージ・データを順次ドット・
イメージ・バッファに書込んでいく必要がある。一方、
ドット・イメージ・バッファは一般にA3サイズのプリン
ト用紙１枚分で約2Mバイトのメモリ用量を必要とし、通
常、これを２面持つ。このように、ドット・イメージ・
バッファは一般に大容量MOS・RAMで構成されるため、回
転読出し機能はない。そこで、前記文献の専用LSIを用
いるとすると、上記の如き圧縮データを90度単位に回転
してプリント出力するためには、ドット・イメージ・バ
ッファから１ワードずつ、ある矩形エリアを読出して専
用LSIに書込み、その後90度単位に回転して読出す必要
があり、データの読出し速度が遅くなる。
るいは１ページ分すべての伸長が終了しないとドット・
イメージ・データが判明しない。このような圧縮データ
は、伸長したドット・イメージ・データを順次ドット・
イメージ・バッファに書込んでいく必要がある。一方、
ドット・イメージ・バッファは一般にA3サイズのプリン
ト用紙１枚分で約2Mバイトのメモリ用量を必要とし、通
常、これを２面持つ。このように、ドット・イメージ・
バッファは一般に大容量MOS・RAMで構成されるため、回
転読出し機能はない。そこで、前記文献の専用LSIを用
いるとすると、上記の如き圧縮データを90度単位に回転
してプリント出力するためには、ドット・イメージ・バ
ッファから１ワードずつ、ある矩形エリアを読出して専
用LSIに書込み、その後90度単位に回転して読出す必要
があり、データの読出し速度が遅くなる。
本発明の目的は、一般の大容量半導体メモリ自体にお
いて、90度単位の回転読出しを容易に実現できるように
することにある。
いて、90度単位の回転読出しを容易に実現できるように
することにある。
上記目的を達成するために、本発明の半導体メモリに
おいては、基本的に、複数の行線と複数の列線とで構成
されるメモリセルアレイと、前記メモリセルアレイの１
つの行線を選択するデコード手段と、前記メモリセルア
レイの前記選択された１つの行線分のビットを複数のグ
ループに分割して、その１つのグループを選択する第１
の選択手段と、前記メモリセルアレイの前記選択された
１つの行線分のビットを複数のグループに分割して、各
グループからそれぞれ１ビットずつ選択して１つのグル
ープを形成する第２の選択手段と、前記第１および第２
の選択手段によって得られた２つのグループのうち、一
方のグループを選択する第３の選択手段とを有すること
を特徴とする。
おいては、基本的に、複数の行線と複数の列線とで構成
されるメモリセルアレイと、前記メモリセルアレイの１
つの行線を選択するデコード手段と、前記メモリセルア
レイの前記選択された１つの行線分のビットを複数のグ
ループに分割して、その１つのグループを選択する第１
の選択手段と、前記メモリセルアレイの前記選択された
１つの行線分のビットを複数のグループに分割して、各
グループからそれぞれ１ビットずつ選択して１つのグル
ープを形成する第２の選択手段と、前記第１および第２
の選択手段によって得られた２つのグループのうち、一
方のグループを選択する第３の選択手段とを有すること
を特徴とする。
本発明の半導体メモリによれば、メモリセルアレイの
選択された１行分のデータを論理的にマトリクス状に見
せかけることが可能となる。その場合、メモリセルアレ
イの選択された１行分のデータを複数のデータ群にグル
ープ化し、該グループ化した複数のデータ群から１つの
データ群を順次選択することは、横方向すなわち０度方
向にデータを連続して読出すことに相当し、また、複数
のデータ群の各々から１ビットずつ同時に選択すること
は、縦方向すなわち90度回転した方向にデータを読出す
ことに相当し、従来の一般的なメモリセリの構成のまゝ
で90度単位の回転読出しが可能となる。
選択された１行分のデータを論理的にマトリクス状に見
せかけることが可能となる。その場合、メモリセルアレ
イの選択された１行分のデータを複数のデータ群にグル
ープ化し、該グループ化した複数のデータ群から１つの
データ群を順次選択することは、横方向すなわち０度方
向にデータを連続して読出すことに相当し、また、複数
のデータ群の各々から１ビットずつ同時に選択すること
は、縦方向すなわち90度回転した方向にデータを読出す
ことに相当し、従来の一般的なメモリセリの構成のまゝ
で90度単位の回転読出しが可能となる。
以下、本発明の一実施例を図面を用いて詳細に説明す
る。
る。
第１図は本発明の半導体メモリの一実施例を示すブロ
ック図である。第１図において、メモリセルアレイ７は
1024行で１行が1024ビットからなり、アドレス信号Ａは
15ビットからなるとする。
ック図である。第１図において、メモリセルアレイ７は
1024行で１行が1024ビットからなり、アドレス信号Ａは
15ビットからなるとする。
アドレスバッファ１はアドレス信号Ａを入力とし、該
アドレス信号Ａの最下位ビット（20）から最上位ビット
（214）を５ビットずつ３つの信号群にグループ化して
出力する。下位アドレスグループA1（20〜24）はアドレ
ス選択回路２のＡ入力端子と、アドレス選択回路３のＢ
入力端子に供給される。中位アドレスグループA2（25〜
29）は極性制御回路８の入力端子に供給され、該極性制
御回路８の出力は列デコーダ９に入力される。上位アド
レスグループA3（210〜214）はアドレス選択回路２のＢ
入力端子とアドレス選択回路３の入力端子Ａに供給され
る。アドレス選択回路２の出力は極性制御回路４に入力
され、該極性制御回路４の出力は行デコーダ６の下位ア
ドレス入力端子１に入力される。同様に、アドレス選択
回路３の出力は極性制御回路５に入力され、該極性制御
回路５の出力は行デコーダ６の上位アドレス入力端子に
入力される。
アドレス信号Ａの最下位ビット（20）から最上位ビット
（214）を５ビットずつ３つの信号群にグループ化して
出力する。下位アドレスグループA1（20〜24）はアドレ
ス選択回路２のＡ入力端子と、アドレス選択回路３のＢ
入力端子に供給される。中位アドレスグループA2（25〜
29）は極性制御回路８の入力端子に供給され、該極性制
御回路８の出力は列デコーダ９に入力される。上位アド
レスグループA3（210〜214）はアドレス選択回路２のＢ
入力端子とアドレス選択回路３の入力端子Ａに供給され
る。アドレス選択回路２の出力は極性制御回路４に入力
され、該極性制御回路４の出力は行デコーダ６の下位ア
ドレス入力端子１に入力される。同様に、アドレス選択
回路３の出力は極性制御回路５に入力され、該極性制御
回路５の出力は行デコーダ６の上位アドレス入力端子に
入力される。
行デコーダ６は、下位アドレス入力端子１および上位
アドレス入力端子２に入力されたアドレス信号をデコー
ドし、メモリセルアレイ７の1024本の行線の内の１本
（図中15で示す）を選択する。メモリセルアレイ７の選
択された１行分の読出しデータRD0,…,RD1023はデータ
セレクタ10とデータセレクタ11に入力される。データセ
レクタ10（第１の選択手段）は前記読出しデータRD0,…
RD1023を連続した32ビットずつ、32のデータ群にグルー
プ化し、列デコーダ９の出力により選択される１つのデ
ータ群のデータを出力する。データセレクタ11（第２の
選択手段）は列デコーダ９の出力により、前記グループ
化された32のデータ群各々から選択された各１ビット、
合計32ビットのデータを出力する。データセレクタ10の
出力はデータ選択回路12の入力端子Ａに、データセレク
タ11の出力はデータ選択回路12の入力端子Ｂに入力さ
れ、該データ選択回路12（第３の選択手段）の出力信号
はビット順制御回路13に入力される。ビット順制御回路
13は32ビットの入力データの重みを入れ替える、すなわ
ち、D0,…D31をそのまゝの並びで同時に出力するか、D3
1,…D0に並び替えて出力するかを制御する回路である。
アドレス入力端子２に入力されたアドレス信号をデコー
ドし、メモリセルアレイ７の1024本の行線の内の１本
（図中15で示す）を選択する。メモリセルアレイ７の選
択された１行分の読出しデータRD0,…,RD1023はデータ
セレクタ10とデータセレクタ11に入力される。データセ
レクタ10（第１の選択手段）は前記読出しデータRD0,…
RD1023を連続した32ビットずつ、32のデータ群にグルー
プ化し、列デコーダ９の出力により選択される１つのデ
ータ群のデータを出力する。データセレクタ11（第２の
選択手段）は列デコーダ９の出力により、前記グループ
化された32のデータ群各々から選択された各１ビット、
合計32ビットのデータを出力する。データセレクタ10の
出力はデータ選択回路12の入力端子Ａに、データセレク
タ11の出力はデータ選択回路12の入力端子Ｂに入力さ
れ、該データ選択回路12（第３の選択手段）の出力信号
はビット順制御回路13に入力される。ビット順制御回路
13は32ビットの入力データの重みを入れ替える、すなわ
ち、D0,…D31をそのまゝの並びで同時に出力するか、D3
1,…D0に並び替えて出力するかを制御する回路である。
モード選択回路14は回転角度を指定する信号MDを入力
とし、角度信号90/180、90/270、180/270を出力する。
角度信号90/180は90度あるいは180度回転指示の場合に
活性化される信号で、極性制御回路５とビット順制御回
路13に印加される。同様に、角度信号90/270はアドレス
選択回路２、アドレス選択回路３およびデータ選択回路
12に印加され、角度信号180/270は極性制御回路４およ
び極性制御回路８に印加される。アドレス選択回路２お
よびアドレス選択回路３およびデータ選択回路12は、各
々、印加れる角度信号が活性化されない場合には入力端
子Ａに与えられている信号が選択されて出力され、角度
信号が活性化された場合には入力端子Ｂに与えられてい
る信号が選択されて出力される。極性制御回路4,5,8
は、角度信号が活性化されない場合には入力信号のその
まゝの極性で出力し、角度信号が活性化された場合には
入力信号の極性を反転して出力する。同様にビット順制
御回路13は、角度信号が活性化されない場合には入力デ
ータをそのまゝの並びで出力し、角度信号が活性化され
た場合には入力データの並びを入れ替えて出力する。
とし、角度信号90/180、90/270、180/270を出力する。
角度信号90/180は90度あるいは180度回転指示の場合に
活性化される信号で、極性制御回路５とビット順制御回
路13に印加される。同様に、角度信号90/270はアドレス
選択回路２、アドレス選択回路３およびデータ選択回路
12に印加され、角度信号180/270は極性制御回路４およ
び極性制御回路８に印加される。アドレス選択回路２お
よびアドレス選択回路３およびデータ選択回路12は、各
々、印加れる角度信号が活性化されない場合には入力端
子Ａに与えられている信号が選択されて出力され、角度
信号が活性化された場合には入力端子Ｂに与えられてい
る信号が選択されて出力される。極性制御回路4,5,8
は、角度信号が活性化されない場合には入力信号のその
まゝの極性で出力し、角度信号が活性化された場合には
入力信号の極性を反転して出力する。同様にビット順制
御回路13は、角度信号が活性化されない場合には入力デ
ータをそのまゝの並びで出力し、角度信号が活性化され
た場合には入力データの並びを入れ替えて出力する。
次に、第３図及び第４図を用いて本半導体メモリの回
転読出しの動作を説明する。
転読出しの動作を説明する。
第３図は第１図に示したメモリセルアレイ７の1024本
の行線を論理的に32×32のマトリクスに書きあらわした
ものである。第３図の横方向は行デコーダ６の下位アド
レス入力端子１に入力される５ビットのアドレス信号に
よって選択され、縦方向は行デコーダ６の上位アドレス
入力端子２に入力される５ビットのアドレス信号によっ
て選択され、両者の交点における領域の行線が活性化さ
れる。したがって、第３図の32×32＝1024のブロック各
々が物理的な１本の行線（第１図の15）に相当し、各ブ
ロック内、すなわち、１本の行線は第４図に示したよう
に、更に32×32のマトリクスに書きあらわすことができ
る。なお、第３図には０度、90度、180度および270度に
回転した場合の各々の読出しアドレス方向と読出しデー
タ32ビットの重みを示してある。
の行線を論理的に32×32のマトリクスに書きあらわした
ものである。第３図の横方向は行デコーダ６の下位アド
レス入力端子１に入力される５ビットのアドレス信号に
よって選択され、縦方向は行デコーダ６の上位アドレス
入力端子２に入力される５ビットのアドレス信号によっ
て選択され、両者の交点における領域の行線が活性化さ
れる。したがって、第３図の32×32＝1024のブロック各
々が物理的な１本の行線（第１図の15）に相当し、各ブ
ロック内、すなわち、１本の行線は第４図に示したよう
に、更に32×32のマトリクスに書きあらわすことができ
る。なお、第３図には０度、90度、180度および270度に
回転した場合の各々の読出しアドレス方向と読出しデー
タ32ビットの重みを示してある。
まず、０度、すなわち、回転しない場合の読出し動作
を説明する。
を説明する。
第３図に示したように、行線は下位行アドレスを順次
選択していく必要があり、したがって、第１図の行デコ
ーダ６の下位アドレス入力端子１には下位アドレスグル
ープA1がアドレス選択回路２で選択され、且つ、極性制
御回路４では極性が反転されずそのまゝの極性で印加さ
れる。下位行アドレスが31、すなわち、第３図のマトリ
クスの右上端まで進んだ後は、下位行アドレスは０に戻
り、次に、第４図に示すように、0/180度列アドレスを
０から１に進める必要がある。この操作を行うために、
アドレスバッファ１の中位アドレスグループA2が極性制
御回路８で反転されず、そのまゝの極性で列デコーダ９
に印加される。
選択していく必要があり、したがって、第１図の行デコ
ーダ６の下位アドレス入力端子１には下位アドレスグル
ープA1がアドレス選択回路２で選択され、且つ、極性制
御回路４では極性が反転されずそのまゝの極性で印加さ
れる。下位行アドレスが31、すなわち、第３図のマトリ
クスの右上端まで進んだ後は、下位行アドレスは０に戻
り、次に、第４図に示すように、0/180度列アドレスを
０から１に進める必要がある。この操作を行うために、
アドレスバッファ１の中位アドレスグループA2が極性制
御回路８で反転されず、そのまゝの極性で列デコーダ９
に印加される。
こゝで、選択された行線１本分の読出しデータの流れ
を説明する。第４図には行線１本をマトリクス状にあら
わしており、０度の場合には0/180度列アドレスで示さ
れる0,1,…,31の内の横１行、32ビットが同時に読出さ
れる必要がある。このために、列デコーダ９の出力信号
により、データセレクタ10で連続した32ビットずつグル
ープ化した32個のデータ群の内の１つのデータ群が選択
され、データ選択回路12の入力端子Ａに入力される。す
なわち、第４図に示した横１行の32ビットが選択された
訳である。データ選択回路12では角度信号90/270が活性
化されないので、入力端子Ａのデータが選択されて出力
され、続くビット順制御回路13においてビット順が入れ
替えられずそのまゝD0,…,D31に出力される。
を説明する。第４図には行線１本をマトリクス状にあら
わしており、０度の場合には0/180度列アドレスで示さ
れる0,1,…,31の内の横１行、32ビットが同時に読出さ
れる必要がある。このために、列デコーダ９の出力信号
により、データセレクタ10で連続した32ビットずつグル
ープ化した32個のデータ群の内の１つのデータ群が選択
され、データ選択回路12の入力端子Ａに入力される。す
なわち、第４図に示した横１行の32ビットが選択された
訳である。データ選択回路12では角度信号90/270が活性
化されないので、入力端子Ａのデータが選択されて出力
され、続くビット順制御回路13においてビット順が入れ
替えられずそのまゝD0,…,D31に出力される。
次に、再び第３図に戻り、更に選択アドレスが進んだ
場合について説明する。上位行アドレスが０、下位行ア
ドレスが31、且つ、第４図に示した0/180度列アドレス
が31まで選択アドレスが進んだ場合には、アドレスバッ
ファ１の下位アドレスグループA1および中位アドレスグ
ループA2は各々最大値を示している。この次１つ進んだ
選択アドレスは、上位アドレスクループA3が１さなり、
下位アドレスグループA1、中位アドレスグループA2はと
もに０となり、第３図に示した上位アドレスが０から１
に移る。以下、同様に下位行アドレスから進んでいくわ
けである。
場合について説明する。上位行アドレスが０、下位行ア
ドレスが31、且つ、第４図に示した0/180度列アドレス
が31まで選択アドレスが進んだ場合には、アドレスバッ
ファ１の下位アドレスグループA1および中位アドレスグ
ループA2は各々最大値を示している。この次１つ進んだ
選択アドレスは、上位アドレスクループA3が１さなり、
下位アドレスグループA1、中位アドレスグループA2はと
もに０となり、第３図に示した上位アドレスが０から１
に移る。以下、同様に下位行アドレスから進んでいくわ
けである。
以上の説明で外部アドレス信号Ａは、行および列の選
択方法等、内部構造を意識することなく規則正しく増加
するアドレス信号を与えられることが理解できる。
択方法等、内部構造を意識することなく規則正しく増加
するアドレス信号を与えられることが理解できる。
次に、90度回転した場合の読出し動作を説明する。
第３図に示すように、90度回転した場合の読出し開始
点はマトリクスの左下、すなわち、下位行アドレスが
０、上位行アドレスが31、且つ、90/270度列アドレスが
０である。この時、外部アドレス信号Ａは最小値、すな
わち、０であり、モード選択信号MDは90度を指定し、モ
ード選択回路14の出力である角度信号90/180および角度
信号90/270が活性化される。アドレスバッファ１の下位
アドレスグループA1はアドレス選択回路３で選択されて
出力され、次に極性制御回路５で極性を反転されて行ア
ドレスデコーダ６の上位アドレス入力端子２に印加され
る。中位アドレスグループA2は０度の場合は同様にその
まゝの極性で列デコーダ９に印加される。上位アドレス
グループA3はアドレス選択回路２で選択されて出力さ
れ、やはりそのまゝの極性で行デコーダ６の下位アドレ
ス入力端子１に印加される。すなわち、外部アドレス信
号Ａに規則正しく増加するアドレス信号を与えると、半
導体メモリ内部では、第３図に示した90度の方向に進む
わけである。
点はマトリクスの左下、すなわち、下位行アドレスが
０、上位行アドレスが31、且つ、90/270度列アドレスが
０である。この時、外部アドレス信号Ａは最小値、すな
わち、０であり、モード選択信号MDは90度を指定し、モ
ード選択回路14の出力である角度信号90/180および角度
信号90/270が活性化される。アドレスバッファ１の下位
アドレスグループA1はアドレス選択回路３で選択されて
出力され、次に極性制御回路５で極性を反転されて行ア
ドレスデコーダ６の上位アドレス入力端子２に印加され
る。中位アドレスグループA2は０度の場合は同様にその
まゝの極性で列デコーダ９に印加される。上位アドレス
グループA3はアドレス選択回路２で選択されて出力さ
れ、やはりそのまゝの極性で行デコーダ６の下位アドレ
ス入力端子１に印加される。すなわち、外部アドレス信
号Ａに規則正しく増加するアドレス信号を与えると、半
導体メモリ内部では、第３図に示した90度の方向に進む
わけである。
次に読出しデータは、第４図に示したように90/270度
列アドレスで示される縦１行、32ビットが同時に読出さ
れる必要がある。このために、第１図に示したデータセ
レクタ11によりグループ化された32個のデータ群各々か
ら列デコーダ９で選択されたアドレスの１ビットずつ、
合計32ビットが選択され、データ選択回路12の入力端子
Ｂに入力される。すなわち、第４図に示した縦１列の32
ビットが選択された訳である。データ選択回路12では角
度信号90/270が活性化されているため、入力端子Ｂのデ
ータが選択されて出力される。次にビット順制御回路13
においてデータのビット順が入れ替えられて出力され
る。
列アドレスで示される縦１行、32ビットが同時に読出さ
れる必要がある。このために、第１図に示したデータセ
レクタ11によりグループ化された32個のデータ群各々か
ら列デコーダ９で選択されたアドレスの１ビットずつ、
合計32ビットが選択され、データ選択回路12の入力端子
Ｂに入力される。すなわち、第４図に示した縦１列の32
ビットが選択された訳である。データ選択回路12では角
度信号90/270が活性化されているため、入力端子Ｂのデ
ータが選択されて出力される。次にビット順制御回路13
においてデータのビット順が入れ替えられて出力され
る。
次に、180度回転した場合の読出し動作を説明する。
この場合、第３図に示したように、読出し開始点はマト
リクスの右下、すなわち、最上位アドレスである。更に
データのビット順は０度の場合に比べて入れ替わる必要
がある。まず、内部のアドレス選択については容易に理
解できるように、０度の場合のアドレス、すなわち、下
位行アドレス、上位行アドレスおよび列アドレスを全て
極性を反転することで180度のアドレス方向を実現でき
る。読出しデータについても同様に、０度の場合と同じ
くデータセレクタ10で選択された32ビットのデータをビ
ット順制御回路13でビットン順を入れ替えることにより
実現できる。
この場合、第３図に示したように、読出し開始点はマト
リクスの右下、すなわち、最上位アドレスである。更に
データのビット順は０度の場合に比べて入れ替わる必要
がある。まず、内部のアドレス選択については容易に理
解できるように、０度の場合のアドレス、すなわち、下
位行アドレス、上位行アドレスおよび列アドレスを全て
極性を反転することで180度のアドレス方向を実現でき
る。読出しデータについても同様に、０度の場合と同じ
くデータセレクタ10で選択された32ビットのデータをビ
ット順制御回路13でビットン順を入れ替えることにより
実現できる。
最後に、270度回転した場合の読出し動作であるが、
これは第３図から容易に理解できるように、基本的に90
度回転の逆の動作を行うことで実現できる。
これは第３図から容易に理解できるように、基本的に90
度回転の逆の動作を行うことで実現できる。
第１図の実施例によれば、一般的な大容量半導体メモ
リにおいて、90度単位に回転した読出し動作を実現で
き、更に、外部から与えられるアドレス信号は、回転角
度を意識することなく、規則正しく増加するアドレス信
号を与えるだけで、90度単位の回転読出し動作が実現で
きる。
リにおいて、90度単位に回転した読出し動作を実現で
き、更に、外部から与えられるアドレス信号は、回転角
度を意識することなく、規則正しく増加するアドレス信
号を与えるだけで、90度単位の回転読出し動作が実現で
きる。
第２図は本発明の半導体メモリの他の実施例を示すブ
ロック図である。第２図において、第１図と同一機能の
ものには同一符号が付されている。第２の半導体メモリ
の構成が第１図の構成と異なる点は、データD0,…,D31
をメモリセルアレイ７に対して入力と出力の両方を可能
としたことである。これに伴い、ビット順制御路13、デ
ータ選択回路12、データセレクタ10および11は各々双方
向のデータ転送が可能な構成となっている。
ロック図である。第２図において、第１図と同一機能の
ものには同一符号が付されている。第２の半導体メモリ
の構成が第１図の構成と異なる点は、データD0,…,D31
をメモリセルアレイ７に対して入力と出力の両方を可能
としたことである。これに伴い、ビット順制御路13、デ
ータ選択回路12、データセレクタ10および11は各々双方
向のデータ転送が可能な構成となっている。
第２図のような構成にすることにより、ドット・イメ
ージ・データの書込み時においても90度単位の回転機能
を使用することが可能となり、例えば表の罫線のような
縦線の書込みを高速化することが可能となる。
ージ・データの書込み時においても90度単位の回転機能
を使用することが可能となり、例えば表の罫線のような
縦線の書込みを高速化することが可能となる。
第５図は本発明の半導体メモリを使用したドット・イ
メージ・バッファの構成例を示したものである。図中、
M1,M2,…,M12は各々、行方向1024ビット、列方向1024ビ
ットのマトリクス構造をもった1Mビットの半導体メモリ
であり、その論理的な構成は第３図に示した通りを90度
単位の回転機能を有している。
メージ・バッファの構成例を示したものである。図中、
M1,M2,…,M12は各々、行方向1024ビット、列方向1024ビ
ットのマトリクス構造をもった1Mビットの半導体メモリ
であり、その論理的な構成は第３図に示した通りを90度
単位の回転機能を有している。
第５図では、行方向に1024×４＝4096ビット、列方向
に1024×３＝3072ビットの合計12Mビットのメモリ容量
となる。これはプリンタの１ドットをメモリの１ビット
に対応させた時にA3サイズの用紙に240ドット／インチ
程度の線密度でプリントする場合に必要なメモリ容量で
ある。このドット・イメージ・バッファへのデータ書込
みは、先ず半導体メモリM1に対して、第３図に示したＯ
度方向に32ビットずつ32回書込み、次にM2に対して同様
に０度方向に32回書込む。このようにしてデータを書込
んだ後、例えば90度回転したデータを読出す場合には、
最初にM9から、第３図に示した90度方向に32ビットず
つ、32回読出し、次にM5について同様に読出す。以下同
様にM1を読出し、またM9に戻り、第４図に示した90/270
度列アドレスを１つ進めて90方向に32ビットずつ読出
す。
に1024×３＝3072ビットの合計12Mビットのメモリ容量
となる。これはプリンタの１ドットをメモリの１ビット
に対応させた時にA3サイズの用紙に240ドット／インチ
程度の線密度でプリントする場合に必要なメモリ容量で
ある。このドット・イメージ・バッファへのデータ書込
みは、先ず半導体メモリM1に対して、第３図に示したＯ
度方向に32ビットずつ32回書込み、次にM2に対して同様
に０度方向に32回書込む。このようにしてデータを書込
んだ後、例えば90度回転したデータを読出す場合には、
最初にM9から、第３図に示した90度方向に32ビットず
つ、32回読出し、次にM5について同様に読出す。以下同
様にM1を読出し、またM9に戻り、第４図に示した90/270
度列アドレスを１つ進めて90方向に32ビットずつ読出
す。
以上のようにして、90度回転したデータを読出すこと
ができ、したがって、90度単位に可能なドット・イメー
ジ・バッファを容易に構成することが可能となる。
ができ、したがって、90度単位に可能なドット・イメー
ジ・バッファを容易に構成することが可能となる。
第６図は圧縮データを例えば90度回転してプリント出
力する場合の、従来の半導体メモリと本発明の半導体メ
モリを使用したシステム構成例を比較したものである。
力する場合の、従来の半導体メモリと本発明の半導体メ
モリを使用したシステム構成例を比較したものである。
第６図（ａ）は従来の半導体メモリを使用したシステ
ム構成例であり、ホストシステムから送られてきた圧縮
データを、フォント展開・データ伸長制御部602の制御
毛で伸張し、且つ、文字フォント発生器601を参照して
ドット・イメージ・データに展開して、ドット・イメー
ジ・バッファ603に順次書込んでいく。こゝで、第６図
（ａ）の場合、ドット・イメージ・バッファ603には90
度単位の回転機能がないので、例えば90回転したデータ
を読出す場合には、先ずドット・イメージ・バッファ60
3から32ビット×32ビットの矩形領域を32ビット単位に
読出して回転制御部604に書込み、この矩形領域の書込
みが終了した後に、回転制御部604から90度回転したデ
ータを32ビットずつ読出すという処理が必要である。
ム構成例であり、ホストシステムから送られてきた圧縮
データを、フォント展開・データ伸長制御部602の制御
毛で伸張し、且つ、文字フォント発生器601を参照して
ドット・イメージ・データに展開して、ドット・イメー
ジ・バッファ603に順次書込んでいく。こゝで、第６図
（ａ）の場合、ドット・イメージ・バッファ603には90
度単位の回転機能がないので、例えば90回転したデータ
を読出す場合には、先ずドット・イメージ・バッファ60
3から32ビット×32ビットの矩形領域を32ビット単位に
読出して回転制御部604に書込み、この矩形領域の書込
みが終了した後に、回転制御部604から90度回転したデ
ータを32ビットずつ読出すという処理が必要である。
一方、本発明による半導体メモリを用いたドット・イ
メージ・バッファでは、このような複雑な処理が不要
で、システム構成は第６図（ｂ）に示す如くなり、第６
図（ａ）の回転制御部604が省略できる。更に、ドット
・イメージ・バッファ603から直接、90度単位に回転し
たデータを読出し可能であるため、第６図（ａ）の回転
制御部604へのデータの書込み、読出し動作がなくな
る。したがって、回転したデータを連続して読出すこと
が可能となり、読出し速度を大幅に向上せしめることが
可能となる。
メージ・バッファでは、このような複雑な処理が不要
で、システム構成は第６図（ｂ）に示す如くなり、第６
図（ａ）の回転制御部604が省略できる。更に、ドット
・イメージ・バッファ603から直接、90度単位に回転し
たデータを読出し可能であるため、第６図（ａ）の回転
制御部604へのデータの書込み、読出し動作がなくな
る。したがって、回転したデータを連続して読出すこと
が可能となり、読出し速度を大幅に向上せしめることが
可能となる。
以上、本発明を実施例に基づき具体的に説明したが、
本発明は前記実施例に限定されるものではなく、その要
旨を逸脱しない範囲で種々変更可能であることはいうま
でもない。たとえば、前記実施例中で、読出しデータ幅
が32ビットの場合について説明したが、これに限定され
るものではない。また、前記実施例中では、行線１本分
のデータを論理的に１つの32×32のマトリクスにした構
成を示したが、たとえば、４つの16×16のマトリクスに
構成する等の変更が可能である。また、第４図に示した
マトリクスの45度方向にデータを選択するデータセレク
タを追加して、45度単位の回転を可能とすることができ
る。更に、また、内部にアドレスカウンタを設けて、外
部からのアドレス入力を不要とすることも可能である。
また、従来のビットマップ・ディスプレイ用デュアルポ
ートメモリで周知の、ビット毎のライトマスク機能を付
加して、必要な任意のビットのみに書込みを可能とする
構成にすることも可能である。
本発明は前記実施例に限定されるものではなく、その要
旨を逸脱しない範囲で種々変更可能であることはいうま
でもない。たとえば、前記実施例中で、読出しデータ幅
が32ビットの場合について説明したが、これに限定され
るものではない。また、前記実施例中では、行線１本分
のデータを論理的に１つの32×32のマトリクスにした構
成を示したが、たとえば、４つの16×16のマトリクスに
構成する等の変更が可能である。また、第４図に示した
マトリクスの45度方向にデータを選択するデータセレク
タを追加して、45度単位の回転を可能とすることができ
る。更に、また、内部にアドレスカウンタを設けて、外
部からのアドレス入力を不要とすることも可能である。
また、従来のビットマップ・ディスプレイ用デュアルポ
ートメモリで周知の、ビット毎のライトマスク機能を付
加して、必要な任意のビットのみに書込みを可能とする
構成にすることも可能である。
以上説明したように、本発明によれば、行デコーダに
より選択されるメモリセルアレイの１つの行線のデータ
（ビット群）を複数のグループに分け、該複数のグルー
プから１つのグループを選択する手段と、複数のグルー
プの各々から１ビットずつ選択して１つのグループとす
る手段と、これら手段のいずれかのグレープのデータを
選択する手段を設けたので、一般の大容量半導体メモリ
において、直接90度単位等の回転が可能となる。したが
って、該半導体モリをプリンタのドット・イメージ・バ
ッファに使用した場合、該ドット・イメージ・バッファ
自体で90度単位等に回転したデータの読出しを可能とす
ることができ、回転制御に必要な外部回路の削減と、回
転読出し速度が大幅に向上できるという効果がある。
より選択されるメモリセルアレイの１つの行線のデータ
（ビット群）を複数のグループに分け、該複数のグルー
プから１つのグループを選択する手段と、複数のグルー
プの各々から１ビットずつ選択して１つのグループとす
る手段と、これら手段のいずれかのグレープのデータを
選択する手段を設けたので、一般の大容量半導体メモリ
において、直接90度単位等の回転が可能となる。したが
って、該半導体モリをプリンタのドット・イメージ・バ
ッファに使用した場合、該ドット・イメージ・バッファ
自体で90度単位等に回転したデータの読出しを可能とす
ることができ、回転制御に必要な外部回路の削減と、回
転読出し速度が大幅に向上できるという効果がある。
第１図は本発明の一実施例の半導体メモリのブロック
図、第２図は本発明の他の実施例の半導体メモリのブロ
ック図、第３図は第１図に示す実施例の動作を説明する
マトリクス図、第４図は第３図の詳細マトリクス図、第
５図は本発明の半導体メモリを使用したドット・イメー
ジ・バッファの構成例を示す図、第６図は従来と本発明
の半導体メモリを使用したプリンタ・コントローラ・シ
ステムの構成例を比較して示した図である。 １……アドレスバッファ、 2,3……アドレス選択回路、 4,5,8……極性制御回路、 ６……行デコーダ、７……メモリセルアレイ、 ９……列デコーダ、 10,11……データセレクタ、 12……データ選択回路、 13……ビット順制御回路、 14……モード選択回路。
図、第２図は本発明の他の実施例の半導体メモリのブロ
ック図、第３図は第１図に示す実施例の動作を説明する
マトリクス図、第４図は第３図の詳細マトリクス図、第
５図は本発明の半導体メモリを使用したドット・イメー
ジ・バッファの構成例を示す図、第６図は従来と本発明
の半導体メモリを使用したプリンタ・コントローラ・シ
ステムの構成例を比較して示した図である。 １……アドレスバッファ、 2,3……アドレス選択回路、 4,5,8……極性制御回路、 ６……行デコーダ、７……メモリセルアレイ、 ９……列デコーダ、 10,11……データセレクタ、 12……データ選択回路、 13……ビット順制御回路、 14……モード選択回路。
Claims (5)
- 【請求項１】複数の行線と複数の列線とで構成されるメ
モリセルアレイと、 前記メモリセルアレイの１つの行線を選択するデコード
手段と、 前記メモリセルアレイの前記選択された１つの行線分の
ビットを複数のグループに分割して、その１つのグルー
プを選択する第１の選択手段と、 前記メモリセルアレイの前記選択された１つの行線分の
ビットを複数のグループに分割して、各グループからそ
れぞれ１ビットずつ選択して１つのグループを形成する
第２の選択手段と、 前記第１および第２の選択手段によって得られた２つの
グループのうち、一方のグループを選択する第３の選択
手段と、 を有することを特徴とする半導体メモリ。 - 【請求項２】特許請求の範囲第１項記載の半導体メモリ
において、前記第１の選択手段によって得られる１つの
グループのビット数と前記第２の選択手段によって得ら
れる１つのグループのビット数とは等しいことを特徴と
する半導体メモリ。 - 【請求項３】複数の行線と複数の列線とで構成されるメ
モリセルアレイと、 入力アドレス信号の一部を反転あるいは非反転する第１
の極性制御手段と、 前記第１の極性制御手段で反転あるいは非反転された入
力アドレス信号の一部に応答して、前記メモリセルアレ
イの１つの行線を選択する第１のデコード手段と、 前記メモリセルアレイの前記選択された１つの行線分の
ビットを複数のグループに分割して、その１つのグルー
プを選択する第１の選択手段と、 前記メモセルアレイの前記選択された１つの行線分のビ
ットを複数のグループに分割して、各グループからそれ
ぞれ１ビットずつ選択して１つのグループを形成する第
２の選択手段と、 前記入力アドレス信号の残りに応答して、前記第１およ
び第２の選択手段によって得られるグループを指定する
第２のデコード手段と、 前記第１および第２の選択手段によって得られた２つの
グループのうち、一方のグループを選択する第３の選択
手段と、 前記第３の選択手段によって選択された１つのグループ
のビットの並び方向を制御するビット順制御手段と、 前記第１の極性制御手段と前記第３の選択手段と前記ビ
ット順制御手段の動作モードを指定するモード選択手段
と、 を有することを特徴とする半導体メモリ。 - 【請求項４】特許請求の範囲第３項記載の半導体メモリ
において、前記モード選択手段の動作モードの指定に応
答して、前記入力アドレス信号の残りの部分を反転ある
いは非反転して前記第２のデコード手段に与える第２の
極性制御手段を有することを特徴とする半導体メモリ。 - 【請求項５】特許請求の範囲第４項記載の半導体メモリ
において、 入力アドレス信号は上位アドレス部分と中位アドレス部
分と下位アドレス部分からなり、前記上位アドレス部分
と下位アドレス部分を１組にして第１の極性制御手段に
供給し、前記中位アドレス部分を第２の極性制御手段に
供給すると共に、 前記モード選択手段の動作モードの指定に応答して、前
記入力アドレス信号の上位と下位アドレス部分をそのま
ま、あるいは上位と下位を逆にして前記第１の極性制御
手段に供給する第４の選択手段を有することを特徴とす
る半導体メモリ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62294706A JP2545416B2 (ja) | 1987-11-21 | 1987-11-21 | 半導体メモリ |
| US07/272,397 US4935897A (en) | 1987-11-21 | 1988-11-17 | Semiconductor memory device suitable for use as a dot image buffer for a printer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62294706A JP2545416B2 (ja) | 1987-11-21 | 1987-11-21 | 半導体メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01137490A JPH01137490A (ja) | 1989-05-30 |
| JP2545416B2 true JP2545416B2 (ja) | 1996-10-16 |
Family
ID=17811247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62294706A Expired - Fee Related JP2545416B2 (ja) | 1987-11-21 | 1987-11-21 | 半導体メモリ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4935897A (ja) |
| JP (1) | JP2545416B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69023258T2 (de) * | 1989-03-15 | 1996-05-15 | Matsushita Electronics Corp | Halbleiter-Speichereinrichtung. |
| EP0771463B1 (de) * | 1994-07-13 | 1998-07-01 | Océ Printing Systems GmbH | Verfahren und vorrichtung zum speichern und drehen von bitmustern |
| US5889893A (en) * | 1996-03-27 | 1999-03-30 | Xerox Corporation | Method and apparatus for the fast rotation of an image |
| US5657431A (en) * | 1996-06-03 | 1997-08-12 | Xerox Corporation | Image rotation from virtual memory in a digital printing system |
| IT1305130B1 (it) * | 1998-10-21 | 2001-04-10 | Olivetti Lexikon Spa | Circuito elettronico per il trattamento di gruppi di bit. |
| US7268591B1 (en) * | 2005-11-15 | 2007-09-11 | Advanced Micro Devices , Inc. | Decode structure with parallel rotation |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4611299A (en) * | 1982-02-22 | 1986-09-09 | Hitachi, Ltd. | Monolithic storage device |
| JPS58189890A (ja) * | 1982-04-30 | 1983-11-05 | Hitachi Ltd | 階層記憶装置 |
| JPS58222371A (ja) * | 1982-06-18 | 1983-12-24 | Usac Electronics Ind Co Ltd | 画像処理用記憶方式 |
| US4630230A (en) * | 1983-04-25 | 1986-12-16 | Cray Research, Inc. | Solid state storage device |
| JPS6180339A (ja) * | 1984-09-26 | 1986-04-23 | Hitachi Ltd | メモリアクセス制御方式 |
| JPH0652784B2 (ja) * | 1984-12-07 | 1994-07-06 | 富士通株式会社 | ゲートアレイ集積回路装置及びその製造方法 |
| JPS62119679A (ja) * | 1985-11-20 | 1987-05-30 | Matsushita Electric Ind Co Ltd | 回転・縮小用画像記憶装置 |
-
1987
- 1987-11-21 JP JP62294706A patent/JP2545416B2/ja not_active Expired - Fee Related
-
1988
- 1988-11-17 US US07/272,397 patent/US4935897A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01137490A (ja) | 1989-05-30 |
| US4935897A (en) | 1990-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5012434A (en) | Apparatus and method for selective rotation of data printed by a matrix printer | |
| US4879666A (en) | Information output device having data buffer for performing both character positioning and character expansion/compression | |
| JP2545416B2 (ja) | 半導体メモリ | |
| JPH01136770A (ja) | プリンタ | |
| JP2502530B2 (ja) | 印字装置 | |
| JP2546247B2 (ja) | 文字拡大縮小回路 | |
| JPS61140986A (ja) | 文字回転装置 | |
| US6014225A (en) | Frame buffer control method and circuit | |
| JPH0358864A (ja) | プリンタ装置 | |
| JPS6183048A (ja) | イメ−ジデ−タ回転装置 | |
| JPS62210496A (ja) | 表示制御方式 | |
| JP2577429B2 (ja) | 表示制御装置 | |
| JPH0736772A (ja) | 高速ビットマップ・アクセス制御装置及び制御方法 | |
| JPH09258714A (ja) | フォントローテート回路及びフォントローテート制御装置 | |
| JPS6374092A (ja) | 印刷装置 | |
| JPH0747326B2 (ja) | 文字パターン変換装置 | |
| JPH0654425B2 (ja) | キヤラクタジエネレ−タ | |
| JPH0234396B2 (ja) | ||
| JPH0690610B2 (ja) | 文字パターン処理方法 | |
| JPH0812545B2 (ja) | パターンデータ出力制御装置 | |
| JPS6039686A (ja) | パタ−ン書込回路 | |
| JPH0195063A (ja) | 出力データ回転方式 | |
| JPS6258511B2 (ja) | ||
| JPS61179490A (ja) | 英数字キヤラクタ、記号等を表すデ−タを転送する方法および装置 | |
| JPS62123874A (ja) | ドツトパタ−ン拡大方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |