JPH01137490A

JPH01137490A - 半導体メモリ

Info

Publication number: JPH01137490A
Application number: JP62294706A
Authority: JP
Inventors: Ryoichi Kurihara; 良一栗原; Takashi Tabei; 田部井　隆
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-11-21
Filing date: 1987-11-21
Publication date: 1989-05-30
Anticipated expiration: 2011-10-16
Also published as: JP2545416B2; US4935897A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔（産業上の利用分野〕本発明は、半導体メモリに関し、特にプリンタのドツト
・イメージ・バッファなどに用いて好適な半導体メモリ
に関するものである。

〔従来の技術〕

一般に、高速なプリンタでは少なくともプリント用紙１
枚分のドツト・イメージ・バッファを有しており、この
ドツト・イメージ・バッファに文字フォント、グラフィ
ック等のデータを１ワード（通常、３２ビットまたは１
６ビット）ずつドツトイメージで順次書込み、用紙１枚
分の書込みが終了すると、１ワードずつ読出してプリン
ト用紙にプリントしていく。

こＮで、ドツト・イメージ・バッファに要求される機能
について考えてみる０通常、ドツト・イメージ・バッフ
ァには、データが横書きプリント用に書込まれるため、
横書きにプリントする場合は書込み時と同じアドレス順
にデータを読出してプリントすれば良いが、縦書きにプ
リントする場合には９０度回転したアドレス順にデータ
を読出す必要がある。更に、両面プリントを行う場合に
は１８０度、２７０度の回転機能が必要になる。

従来、この種の機能を有するプリンタ・コントローラ用
の専用ＬＳＩについては、例えば日経エレクトロニクス
、１９８７年９月７日号（＆４２９）、８０〜８１頁に
ｒ中低速光プリンタ・コントローラ用のＬＳＩを発売予
定」と題して論じられている。そこに示されている専用
ＬＳＩは、文字フォントメモリからの１文字のフォント
を１ワード（１６ビット）ずつ連続して内部のメモリア
レイに書込み、その後、９０度単位に回転して１ワード
（１６ビット）ずつ読出すことができ−るようになって
いる。この回転した読出しデータを１ワードずつ順次ド
ツト・イメージ・バッファに書込んでいき、１文字のフ
ォント書込みが終了すると、次の１文字のフォントにつ
いて同様の操作を行う、この操作を繰返すことにより、
プリント用紙１枚分の文字データを作成することができ
る。

〔発明が解決しようとする問題点〕

プリンタの入力データとしては文字に限らず。

グラフィックデータあるいはファクシミリ装置から伝送
された圧縮データ等があり、これらのデータについては
、前記文献に示されているような部分的なデータの回転
では十分対応できない。

圧縮データの場合には、圧縮方法によっては横１行ある
いは１ペ一ジ分すべての伸長が終了しないとドツト・イ
メージ・データが判明しない、このような圧縮データは
、伸長したドツト・イメージ・データを順次ドツト・イ
メージ・バッファに書込んでいく必要がある。一方、ド
ツト・イメージ・バッファは一般にＡ３サイズのプリン
ト用紙１枚分で約２Ｍバイトのメモリ用量を必要とし、
通常、これを２面持つ、このように、ドツト・イメージ
・バッファは一般に大容ｆｉＭＯ８−ＲＡＭで構成され
るため、回転読出し機能はない、そこで、前記文献の専
用ＬＳＩを用いるとすると、上記の如き圧縮データを９
０度単位に回転してプリント出力するためには、ドツト
・イメージ・バッファから１ワードずつ、ある矩形エリ
アを読出して専用ＬＳＩに書込み、その後９０度単位に
回転して読出す必要があり、データの続出し速度が遅く
なる。

本発明の目的は、一般の大容量半導体メモリにおいて、
９０度単位の回転読出しを容易に実現できるようにする
ことにある。

〔問題点を解決するための手段］前記の目的を達成するため、本発明においては、行線と
列線がマトリクス状に配置されたメモリセルアレイと、
前記メモリセルアレイの選択された１行分のデータを複
数のデータ群にグループ化し、前記グループ化した複数
のデータ群から１つのデータ群を選択する手段と、前記
複数のデータ群の各々から１ビットずつ同時に選択する
手段とを設けたことを特徴とする。

〔作　用〕

本発明の半導体メモリによれば、メモリセルアレイの選
択された１行分のデータを論理的にマトリクス状に見せ
かけることが可能となる。その場合、メモリセルアレイ
の選択された１行分のデータを複数のデータ群にグルー
プ化し、該グループ化した複数のデータ群から１つのデ
ータ群を順次選択することは、横方向すなわち０度方向
にデータを連続して読出すことに相当し、また、複数の
データ群の各々から１ビットずつ同時に選択することは
、縦方向すなわち９０度回転した方向にデータを読出す
ことに相当し、従来の一般的なメモリセルの構成のまＮ
で９０度単位の回転読出しが可能となる。

〔実施例〕

以下、本発明の一実施例を図面を用いて詳細に説明する
。

第１図は本発明の半導体メモリの一実施例を示すブロッ
ク図である。第１図において、メモリセルアレイ７は１
０２４行で１行が１０２４ビットからなり、アドレス信
号Ａは１５ビットからなるとする。

アドレスバッファ１はアドレス信号Ａを入力とし、該ア
ドレス信号Ａの最下位ビット（２＠）から最上位ビット
（２１４）を５ビットずつ３つの信号群にグループ化し
て出力する。下位アドレスグループＡ１（２°〜２４）
はアドレス選択回路２のＡ入力端子と、アドレス選択回
路３のＢ入力端子に供給される。中位アドレスグループ
Ａ２　（２’〜２３）は極性制御回路８の入力端子に供
給され、該極性制御回路８の出力は列デコーダ９に入力
される。上位アドレスグループＡ３（２”〜２１４）は
アドレス選択回路２のＢ入力端子とアドレス選択回路３
の入力端子Ａに供給される。アドレス選択回路２の出力
は極性制御回路４に入力され、該極性制御回路４の出力
は行デコーダ６の下位アドレス入力端子１に入力される
。同様に、アドレス選択回路３の出力は極性制御回路５
に入力され。

該極性制御回路５の出力は行デコーダ６の上位アドレス
入力端子に入力される。

行デコーダ６は、下位アドレス入力端子１および上位ア
ドレス入力端子２に入力されたアドレス信号をデコード
し、メモリセルアレイ７の１０２４本の行線の内の１本
（図中１５で示す）を選択する。メモリセルアレイ７の
選択された１行分の読出しデータＲＤＯ，・・・、ＲＤ
１０２３はデータセレクタ１０とデータセレクタ１１に
入力される。

データセレクタ１０は前記読出しデータＲＤＯ。

・・・ＲＤ１０２３を連続した３２ビットずつ、３２の
データ群にグループ化し、列デコーダ９の出力により選
択される１つのデータ群のデータを出力する。データセ
レクタ１１は列デコーダ９の出力により、前記グループ
化された３２のデータ群各々から選択された各１ビット
、合計３２ビットのデータを出力する。データセレクタ
ｌＯの出力はデータ選択回路１２の入力端子Ａに、デー
タセレクタ１１の出力はデータ選択回路１２の入力端子
Ｂに入力され、該データ選択回路１２の出力信号はビッ
ト順制御回路１３に入力される。ビット順制御回路１３
は３２ビットの入力データの重みを入れ替える、すなわ
ち、Ｄｏ９・・・０３１をそのま＼の並びで同時に出力
するか、Ｄ３１．・・・Ｄｏに並び替えて出力するかを
制御する回路である。

モード選択回路１４は回転角度を指定する信号ＭＤを入
力とし、角度信号９０／１８０．９０／２７０．１８０
／２７０を出力する。角度信号９０／１８０は９０度あ
るいは１８０度回転指示の場合に活性化される信号で、
極性制御回路５とビット順制御回路１３に印加される。

ｔｎ様に、角度信号９０／２７０はアドレス選択回路２
、アドレス選択回路３およびデータ選択回路１２に印加
され、角度信号１８０／２７０は極性制御回路４および
極性制御回路８に印加される。アドレス選択回路２およ
びアドレス選択回路３およびデータ選択回路１２は、各
々、印加される角度信号が活性化されない場合には入力
端子Ａに与えられている信号が選択されて出力され、角
度信号が活性化された場合には入力端子Ｂに与えられて
いる信号が選択されて出力される。極性制御回路４，５
．８は、角度信号が活性化されない場合には入力信号を
そのまＮの極性で出力し、角度信号が活性化された場合
には入力信号の極性を反転して出力する。

同様にビット順制御回路１３は、角度信号が活性化され
ない場合には入力データをそのまＮの並びで出力し、角
度信号が活性化された場合には入力データの並びを入れ
替えて出力する。

次に、第３図及び第４図を用いて本半導体メモリの回転
読出しの動作を説明する。

第３図は第１図に示したメモリセルアレイ７の１０２４
本の行線を論理的に３２Ｘ３２のマトリクスに書きあら
れしたものである。第３図の横方向は行デコーダ６の下
位アドレス入力端子１に入力される５ビットのアドレス
信号によって選択され、縦方向は行デコーダ６の上位ア
ドレス入力端子２に入力される５ビットのアドレス信号
によって選択され、両者の交点にあたる領域の行線が活
性化される。したがって、第３図の３２Ｘ３２＝１０２
４のブロック各々が物理的な１本の行線（第１図の１５
）に相当し、各ブロック内、すなわち、１本の行線は第
４図に示したように、更に３２Ｘ３２のマトリクスに書
きあられすことができる。なお、第３図には０度、９０
度、１８０度および２７０度に回転した場合の各々の読
出しアドレス方向と読出しデータ３２ビットの重みを示
しである。

まず、０度、すなわち、回転しない場合の読°出し動作
を説明する。

第３図に示したように、行線は下位行アドレスを順次選
択していく必要があり、したがって、第１図の行デコー
ダ６の下位アドレス入力端子１には下位アドレスグルー
プＡ１がアドレス選択回路２で選択され、且つ、極性制
御回路４では極性が反転されずそのま−の極性で印加さ
れる。下位行アドレスが３１、すなわち、第３図のマト
リクスの右上端まで進んだ後は、下位行アドレスは０に
戻り１次に、第４図に示すように、０／１８０度列アド
レスをＯから１に進める必要がある。この操作を行うた
めに、アドレスバッファ１の中位アドレスグループＡ２
が極性制御回路８で反転されず、そのまＮの極性で列デ
コーダ９に印加される。

こぎで、選択された行線１本分の読出しデータの流れを
説明する。第４図には行線１本をマトリクス状にあられ
しており、０度の場合にはＯ／１８０度列アドレスで示
される０、１．・・・、３１の内の横１行、３２ビット
が同時に読出される必要要ある。このために１列デコー
ダ９の出力信号により、データセレクタ１０で連続した
３２ビットずつグループ化した３２個のデータ群の内の
１つのデータ群が選択され、データ選択回路１２の入力
端子Ａに入力される。すなわち、第４図に示した横１行
の３２ビットが選択された訳である。データ選択回路１
２では角度信号９０／２７０が活性化されないので、入
力端子Ａのデータが選択されて出力され、続くビット順
制御回路１３においてビット順が入れ替えられずそのま
＞Ｄｏｔ・・・。

Ｄ３１に出力される。

次に、再び第３図に戻り、更に選択アドレスが進んだ場
合について説明する。上位行アドレスが０、下位行アド
レスが３１．且つ、第４図に示したＯ／１８０度列アド
レスが３１まで選択アドレスが進んだ場合には、アドレ
スバッファ１の下位アドレスグループＡ１および中位ア
ドレスグループＡ２は各々最大値を示している。この次
１つ進んだ選択アドレスは、上位アドレスクループＡ３
が１さなり、下位アドレスグループＡ１、中位アドレス
グループＡ２はともに０となり、第３ｗｉに示した上位
アドレスがＯから１に移る。以下、同様に下位行アドレ
スから進んでいくわけである。

以上の説明で外部アドレス信号Ａは１行および列の選択
方法等、内部構造を意識することなく規則正しく増加す
るアドレス信号を与えられることが理解できる。

次に、９０度回転した場合の読出し動作を説明する。

第３図に示すように、９０度回転した場合の読出し開始
点はマトリクスの左下、すなわち、下位行アドレスがＯ
１上位行アドレスが３１．且つ、９０／２７０度列アド
レスが０である。この時。

外部アドレス信号Ａは最小値、すなわち、０であり、モ
ード選択信号ＭＤは９０度を指定し、モード選択回路１
４の出力である角度信号９０／１８０および角度信号９
０／２７０が活性化される。

アドレスバッファ１の下位アドレスグループＡ１はアド
レス選択回路３で選択されて出力され、次に嬌性制御回
路５で極性を反転されて行アドレスデコーダ６の上位ア
ドレス入力端子２に印加される。中位アドレスグループ
Ａ２は０度の場合は同様にそのま２の極性で列デコーダ
９に印加される。

上位アドレスグループＡ３はアドレス選択回路２で選択
されて出力され、やはりそのまＮの極性で行デコーダ６
の下位アドレス入力端子１に印加される。すなわち、外
部アドレス信号Ａに規則正しく増加するアドレス信号を
与えると、半導体メモリ内部では、第３図に示した９０
度の方向に進むわけである。

次に読出しデータは、第４図に示したように９Ｑ／２７
０度列アドレスで示される縦１行、３２ビットが同時に
読出される必要がある。このために、第１図に示したデ
ータセレクタ１１によりグループ化された３２個のデー
タ群各々から列デコーダ９で選択されたアドレスの１ビ
ットずつ、合計３２ビットが選択され、データ選択回路
１２の入力端子Ｂに入力される。すなわち、第４１！！
！ｌに示した縦１列の３２ビットが選択された訳である
。

データ選択回路１２では角度信号９０／２７０が活性化
されているため、入力端子Ｂのデータが選択されて出力
される０次にビット順制御回路１３においてデータのビ
ット順が入れ替えられて出力される。

次に、１８０度回転した場合の読出し動作を説明する。

この場合、第３図に示したように、読出し開始点はマト
リクスの右下、す嶋わち、最上位アドレスである。更に
データのビット順は０度の場合に比べて入れ替わる必要
がある。まず、内部のアドレス選択については容易に理
解できるように、０度の場合のアドレス、すなわち、下
位行アドレス、上位行アドレスおよび列アドレスを全て
極性を反転することで１８０度のアドレス方向を実現で
きる。読出しデータについても同様に、０度の場合と同
じくデータセレクタ１０で選択された３２ビットのデー
タをビット順制御回路１３でビット順を入れ替えること
により実現できる。

最後に、２７０度回転した場合の読出し動作であるが、
これは第３図から容易に理解できるように、基本的に９
０度回転の逆の動作を行うことで実現できる。

第１図の実施例によれば、−数的な大容量半導体メモリ
において、９０度単位に回転した読出し動作を実現でき
、更に、外部から与えられるアドレス信号は１回転角度
を意識することなく、規則正しく増加するアドレス信号
を与えるだけで、９０度単位の回転読出し動作が実現で
きる。

第２図は本発明の半導体メモリの他の実施例を示すブロ
ック図である。第２！Ｊ！Ｕにおいて、第１図と同一機
能のものには同一符号が付されている。

第２図の半導体メモリの構成が第１図の構成と異なる点
は、データＤＯ２・・・、Ｄ３１をメモリセルアレイ７
に対して入力と出力の両方を可能としたことである。こ
れに伴い、ビット順制御回路１３゜データ選択回路１２
、データセレクタ１０および１１は各々双方向のデータ
転送が可能な構成となっている。

第２図のような構成にすることにより、ドツト・イメー
ジ・データの書込み時においても９０度単位の回転機能
を使用することが可能となり、例えば表の罫線のような
縦線の書込みを高速化することが可能となる。

第５図は本発明の半導体メモリを使用したドツト・イメ
ージ・バッファの構成例を示したものである０図中、Ｍ
ｌ、Ｍ２．・・・２Ｍ１２は各々１行方向１０２４ビッ
ト、列方向１０２４ビットのマトリクス構造をもった１
Ｍビットの半導体メモリであり、その論理的な構成は第
３図に示した通りの９０度単位の回転機能を有している
。

第５図では、行方向に１０２４Ｘ４＝４０９６ビット、
列方向に１０２４Ｘ３＝３０７２ビットの合計１２Ｍビ
ットのメモリ容量となる。これはプリンタの１ドツトを
メモリの１ビットに対応させた時にＡ３サイズの用紙に
２４０ドツト／インチ程度の線密度でプリントする場合
に必要なメモリ容量である。このドツト・イメージ・バ
ッファへのデータ書込みは、先ず半導体メモリＭ１に対
して、第３図に示した０度方向に３２ビットずつ３２回
書込み１次にＭ２に対して同様に０度方向に３２回書込
む、このようにしてデータを書込んだ後、例えば９０度
回転したデータを読出す場合には、最初にＭ９から、第
３図に示した９０度方向に３２ビットずつ、３２回読出
し、次にＭ５について同様に読出す、以下同様にＭｌを
読出し、またＭ９に戻り、第４図に示した９　０／２７
０度列アドレスを１つ進めて９０方向に３２ビットずつ
読出す。

以上のようにして、９０度回転したデータを読出すこと
ができ、したがって、９０度単位に可能なドツト・イメ
ージ・バッファを容易に構成することが可能となる。

第６図は圧縮データを例えば９０度回転してプリント出
力する場合の、従来の半導体メモリと本発明の半導体メ
モリを使用したシステム構成例を比較したものである。

第６図（ａ）は従来の半導体メモリを使用したシステム
構成例であり、ホストシステムから送られてきた圧縮デ
ータを、フォント展開・データ伸長制御部６０２の制御
下で伸張し、且つ、文字フォント発生器６０１を参照し
てドツト・イメージ・データに展開して、ドツト・イメ
ージ・バッファ６０３に順次書込んでいく、二Ｎで、第
６図（ａ）の場合、ドツト・イメージ・バッファ６゜３
には９０度単位の回転機能がないので１例えば９００回
転たデータを読出す場合には、先ずドツト・イメージ・
バッファ６０３から３２ビット×３２ビットの矩形領域
を３２ビット単位に読出して回転制御部６０４に書込み
、この矩形領域の賽込みが終了した後に１回転制御部６
０４がら９０度回転したデータを３２ビットずつ読出す
という処理が必要である。

一方１本発明による半導体メモリを用いたドツト・イメ
ージ・バッファでは、このような複雑な処理が不要で、
システム構成は第６図（ｂ）に示す如くなり、第６図（
ａ）の回転制御部６０４が省略できる。更に、ドツト・
イメージ・バッファ６０３から直接、９０度単位に回転
したデータを読出し可能であるため、第６図（ａ）の回
転制御部６０４へのデータの書込み、読出し動作がなく
なる。したがって１回転したデータを連続して読出すこ
とが可能となり、読出し速度を大幅に向上せしめること
が可能となる。

以上、本発明を実施例に基づき具体的に説明したが１本
発明は前記実施例に限定されるものではなく、その要旨
を逸脱しない範囲で種々変更可能であることはいうまで
もない、たとえば、前記実施例中では、読出しデータ幅
が３２ビットの場合について説明したが、これに限定さ
れるものではない、また、前記実施例中では１行線１本
分のデータを論理的に１つの３２Ｘ３２のマトリクスに
した構成を示したが、たとえば、４つの１６Ｘ１６のマ
トリクスに構成する等の変更が可能である。

また、第４図に示したマトリクスの４５度方向にデータ
を選択するデータセレクタを追加して、４５度単位の回
転を可能とすることができる。更に。

また、内部にアドレスカウンタを設けて、外部からのア
ドレス入力を不要とすることも可能である。

また、従来のビットマツプ・デイスプレィ用デュアルポ
ートメモリで周知の、ビット毎のライトマスク機能を付
加して、必要な任意のビットのみに書込みを可能とする
構成にすることも可能であ゛る。

（発明の効果〕以上、説明したように、本発明によれば、メモリセルア
レイの１行分のデータを複数のデータ群にグループ化し
、前記グループ化した複数のデータ群から１つのデータ
群を選択する機能と、複数のデータ群の各々から１ビッ
トずつ同時に選択する機能を設けたので、一般の大容量
半導体メモリにおいて、直接９０度単位等の回転が可能
となる。

したがって、該半導体モリをプリンタのドツト・イメー
ジ・バッファに使用した場合、該ドツト・イメージ・バ
ッファ自体で９０度単位等に回転したデータの読出しを
可能とすることができ、回転制御に必要な外部回路の削
減と、回転読出し速度が大幅に向上できるという効果が
ある。

【図面の簡単な説明】

第１図は本発明の一実施例の半導体メモリのブロック図
、第２回は本発明の他の実施例の半導体メモリのブロッ
ク図、第３図は第１図に示す実施例の動作を説明するマ
トリクス図、第４図は第３図の詳細マトク゛リス図、第
５図は本発明の半導体メモリを使用したドツト・イメー
ジ・バッファの構成例を示す図、第６図は従来と本発明
の半導体メモリを使用したプリン・り・コントローラ・
システムの構成例を比較して示した図である。１・・・アドレスバッファ。２．３・・・アドレス選択回路、４．５．８・・・権性制御回路、６・・・行デコーダ、　　７・・・メモリセルアレイ。９・・・列デコーダ、１０．１１・・・データセレクタ、１２・・・データ選択回路。１３・・・ビット順制御回路、１４・・・モード選択回路。第１図Ｌ５，８”’ｉ！ｎ＝４ｍｋＥワ４Ｎ　”　　）９４テ
”　−ｙ−１３；　ｅ’ｔト嗜３１＊必１４；モ、−Ｆ
勘＠Ｓ＋、笥２図第３図第４図ｐａｙｚｙａｌ　ｐ７Ｔト以

Claims

【特許請求の範囲】

（１）メモリセルアレイと、該メモリセルアレイの選択
された１行分のデータを複数のデータ群にグループ化し
、該グループ化した複数のデータ群から１つのデータ群
を選択する手段と、前記複数のデータ群の各々から１ビ
ットずつ同時に選択する手段とを設けたことを特徴とす
る半導体メモリ。
（２）入力アドレス信号を３つの信号群にグループ化し
、該グループ化した信号群の内、下位アドレス信号群と
上位アドレス信号群のどちらか一方を選択する手段と、
該選択された信号群の極性を非反転または反転する手段
を経由して行デコーダの下位アドレス入力端子に印加す
る手段と、前記下位アドレス信号群と上位アドレス信号
群のどちらか他方を選択する手段と、該選択された信号
群の極性を非反転または反転する手段を経由して前記行
アドレスの上位アドレス入力端子に印加する手段と、残
る中位アドレス信号群を極性を非反転または反転する手
段を経由して列デコーダに印加する手段と、前記２つの
アドレス選択手段と３つの極性非反転／反転手段の動作
を制御する手段を有し、書込みデータに対して９０度単
位に回転したデータの読出しを可能とすることを特徴と
する特許請求の範囲第１項記載の半導体メモリ。