JPS58189890A - 階層記憶装置 - Google Patents
階層記憶装置Info
- Publication number
- JPS58189890A JPS58189890A JP57071211A JP7121182A JPS58189890A JP S58189890 A JPS58189890 A JP S58189890A JP 57071211 A JP57071211 A JP 57071211A JP 7121182 A JP7121182 A JP 7121182A JP S58189890 A JPS58189890 A JP S58189890A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- line
- selector
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
- G06F12/121—Replacement control using replacement algorithms
- G06F12/128—Replacement control using replacement algorithms adapted to multidimensional cache systems, e.g. set-associative, multicache, multiset or multilevel
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は計算機システムの記憶装ｒｉ７ｔに関し、特に
ストア制御方式としてスワツピング方式を用いた階層記
憶装置に関する。
ストア制御方式としてスワツピング方式を用いた階層記
憶装置に関する。
・清報処理装置は中央処理装置（ＣｅｎｔｒａｌＰｒｏ
ｃｅｓｓｉｒ＋ｇ ［Ｊｎｉｔ −ＣＰＵ ）が要求す
るデータ？母回低速な上記ｉ：＃＊ｉｌ （Ｍａｉｎ
ｓｔｏｒａｇｅ−八ｉｓ ）ｈ・ら転送していたので
は十分な性能を期待できないため、ＣＰＵとＭＳのｒ＋
４１にＣＰＵのスピードに同期しうる小容量両速の緩衝
記憶装置（ＢｕｆｆｅｒＳｔｏｒａｇｅ−ｆ３ｓ） ｋ
置くことにより、通常はＢＳから高速にデータを転送す
ることをｏＪ能にしている。
ｃｅｓｓｉｒ＋ｇ ［Ｊｎｉｔ −ＣＰＵ ）が要求す
るデータ？母回低速な上記ｉ：＃＊ｉｌ （Ｍａｉｎ
ｓｔｏｒａｇｅ−八ｉｓ ）ｈ・ら転送していたので
は十分な性能を期待できないため、ＣＰＵとＭＳのｒ＋
４１にＣＰＵのスピードに同期しうる小容量両速の緩衝
記憶装置（ＢｕｆｆｅｒＳｔｏｒａｇｅ−ｆ３ｓ） ｋ
置くことにより、通常はＢＳから高速にデータを転送す
ることをｏＪ能にしている。
稜衝記憶装［ｍＢ５１具備する記憶システム、とくに多
重噌層慣遺をなすように複数のＢＳを具備する６己憶ン
ステムでは、ＭＳに近い階層の８８間あるいは、ＭＳと
ＭＳに接続されるＢＳとの間ではスワツピング方式によ
るストア制御がなされることが多い。
重噌層慣遺をなすように複数のＢＳを具備する６己憶ン
ステムでは、ＭＳに近い階層の８８間あるいは、ＭＳと
ＭＳに接続されるＢＳとの間ではスワツピング方式によ
るストア制御がなされることが多い。
スワツピング方式によるストア制御とは次のような方式
をいう。
をいう。
ストア要求がある時、ストア・データはＢＳにのみ書込
み、ＭＳでは書込みを行なわない。ＢＳにおいてそのス
トア・データ？含むブロック？１）ＡＴＡＩとする。こ
のストアの結果は次のようにしてＭＳへ反映される。
み、ＭＳでは書込みを行なわない。ＢＳにおいてそのス
トア・データ？含むブロック？１）ＡＴＡＩとする。こ
のストアの結果は次のようにしてＭＳへ反映される。
ＣＰＵからＢＳに対する読み出し要求で、ＢＳに該デー
タが存在しない時、この該データ全キむブロック（ＤＡ
ＴＡ２とする）ｔＭ′８から絖み出してＢＳへ格納する
必要が生じる。この時ＢＳ内で１）ＡＴＡ２を格納すべ
き鴨所金空ける必要があるが、ここで先程のＤＡＴＡｌ
が格納さ扛ている廟所ケＤ−Ａ−ＴＡ ２ ｋ新たに格
納するための場所として選んだとするうＤＡ’Ｔ’Ａ’
ｌでは上述のようにストアがなされたために、以前に１
）ＡＴＡＩがＭＳから読み出されてＢＳへ格納された時
点とは、内容が友史されている。したがってＤＡＴＡ２
ｔＢＳへ格納する時、その前に１）ＡＴＡ １の内容上
ＢＳから読み出してＭＳへ１込みを行なうことによって
、ストア動作の結果をＭＳへ反映させる。
タが存在しない時、この該データ全キむブロック（ＤＡ
ＴＡ２とする）ｔＭ′８から絖み出してＢＳへ格納する
必要が生じる。この時ＢＳ内で１）ＡＴＡ２を格納すべ
き鴨所金空ける必要があるが、ここで先程のＤＡＴＡｌ
が格納さ扛ている廟所ケＤ−Ａ−ＴＡ ２ ｋ新たに格
納するための場所として選んだとするうＤＡ’Ｔ’Ａ’
ｌでは上述のようにストアがなされたために、以前に１
）ＡＴＡＩがＭＳから読み出されてＢＳへ格納された時
点とは、内容が友史されている。したがってＤＡＴＡ２
ｔＢＳへ格納する時、その前に１）ＡＴＡ １の内容上
ＢＳから読み出してＭＳへ１込みを行なうことによって
、ストア動作の結果をＭＳへ反映させる。
このように、ＢＳに対する新しいデータのは録にともな
ってＢＳからＭＳへの書込みが生じることがあるが、こ
のよりなり８とＭＳの間でデータの入れ換えをスワツピ
ングと呼ぶ。
ってＢＳからＭＳへの書込みが生じることがあるが、こ
のよりなり８とＭＳの間でデータの入れ換えをスワツピ
ングと呼ぶ。
第１図はＭＳとＭＳＫ直接接続さするＢＳ全ソリにとっ
て便来方式によるスワツピング方式全説明した図である
。
て便来方式によるスワツピング方式全説明した図である
。
第１図に示すようにＨＳ ２０３に一般にセットアソ／
アテイブ方式Ｖこより制伽さｎる。ここでは１ｓｓ２０
．ｌま６４カラム×８０−構成をしており５１２エント
リより成るとしている。Ｂ５２０３には、Ｂ５２０３の
奇エントリにＭＳ２０１のどこの写しに保持しているか
ケ示すためにＢ８２０３の構成と同様のｈ ＝ｓカラム
×８０−から成るアト１／、Ｘ −７し・イ（Ａｄｄｒ
ｅｓｓ Ａｒｒａｙ−Ａ−Ａ） ２０７が付訓する。
アテイブ方式Ｖこより制伽さｎる。ここでは１ｓｓ２０
．ｌま６４カラム×８０−構成をしており５１２エント
リより成るとしている。Ｂ５２０３には、Ｂ５２０３の
奇エントリにＭＳ２０１のどこの写しに保持しているか
ケ示すためにＢ８２０３の構成と同様のｈ ＝ｓカラム
×８０−から成るアト１／、Ｘ −７し・イ（Ａｄｄｒ
ｅｓｓ Ａｒｒａｙ−Ａ−Ａ） ２０７が付訓する。
また、ＢＳ内データのツブレース用１こ、ＢＳのカラム
に対しδした１エントリを有するリプレースメント−７
レイ（Ｒｅｐｌａｃｅｍｅｎｔ −Ａｒｒａｙ−１もＡ
）２０５が用意されている。
に対しδした１エントリを有するリプレースメント−７
レイ（Ｒｅｐｌａｃｅｍｅｎｔ −Ａｒｒａｙ−１もＡ
）２０５が用意されている。
ＣＰ（Ｊ（図示せず）あるいは階層構造よりＣＰＵに近
い側のＢＳ（図示せずｌからのデータ要求かめるとまず
ＡＡ２０７の検索を行なう。データ要求に付属する、レ
ジスタ２０９にセットさｎた要求アドレスの一部が巌１
を介してＡＡ２０７゜ＲＡ２０５．Ｂ５２０３に送らル
、この埴によって検索すべきカラムが一意的に指定さｔ
しる（ここではＣ６０が指定されるとする）。
い側のＢＳ（図示せずｌからのデータ要求かめるとまず
ＡＡ２０７の検索を行なう。データ要求に付属する、レ
ジスタ２０９にセットさｎた要求アドレスの一部が巌１
を介してＡＡ２０７゜ＲＡ２０５．Ｂ５２０３に送らル
、この埴によって検索すべきカラムが一意的に指定さｔ
しる（ここではＣ６０が指定されるとする）。
ＡＡ２０７においてはカラムＣ６０に桐−ｒる８ｏ−ｔ
Ｒｏ〜Ｆｔ７）に含まれるアドレス’ｆｒｄみ出し、こ
ｎ全比較器２０に入力する。この比較器２０には購求ア
ドレスの残りの一部が線２を介して人力され、これとＡ
Ａ ２０７から読み出した８０−分のアドレスと比較
がなされる。比較の結氷は比較器２０からの出力である
「一致」１６号Ｓ１あるいけ「不一致」信号ＳＯで示さ
れる。
Ｒｏ〜Ｆｔ７）に含まれるアドレス’ｆｒｄみ出し、こ
ｎ全比較器２０に入力する。この比較器２０には購求ア
ドレスの残りの一部が線２を介して人力され、これとＡ
Ａ ２０７から読み出した８０−分のアドレスと比較
がなされる。比較の結氷は比較器２０からの出力である
「一致」１６号Ｓ１あるいけ「不一致」信号ＳＯで示さ
れる。
さらに比較の結果はロー信号発生回路（ｆｔ ＯＷ ＋
２１に反映さル、アドレス比較が一致した場合のロー信
号が生成される。
２１に反映さル、アドレス比較が一致した場合のロー信
号が生成される。
比較の結果、Ｒ２でアドレスが一致したとすると、比較
器２０よりＳに［」、５ｏ＝ｒ’ｏｊが出力さｎ、また
、ＲＯＷ２１においてＲ２を示すロ一番号「２」が生成
さｎ、この生成された番号が＠２１−１’に介してデー
タ・セレクタ２２に入力される。
器２０よりＳに［」、５ｏ＝ｒ’ｏｊが出力さｎ、また
、ＲＯＷ２１においてＲ２を示すロ一番号「２」が生成
さｎ、この生成された番号が＠２１−１’に介してデー
タ・セレクタ２２に入力される。
Ｈ８２０３では綽１を介して送らｎてくるアドレスより
Ｃ６０に属するＲＯ〜Ｒ７に格納さｎているデータに読
み出してデータ・セレクタ２２に人力する。
Ｃ６０に属するＲＯ〜Ｒ７に格納さｎているデータに読
み出してデータ・セレクタ２２に人力する。
データ・セレクタ２２はＲＯＷ２１より入力さｎるロ一
番号に対応するデータを選択して線６に送出し、さらに
セレクタ３０．縁９’を介して要求元へデータを転送す
る。
番号に対応するデータを選択して線６に送出し、さらに
セレクタ３０．縁９’を介して要求元へデータを転送す
る。
セレクタ３０では、Ｓｌ−「ｌ」のとき、線６上のデー
タを、ｓｏ’＝ｒＩＪのときはＭＳからのデータを転送
をする縁８上のデータを選択して線９へ出力する。さら
に、Ｒ，Ａ２０５より該当するカラム（Ｃ６０１のエン
トリｔｉｅみ出し、ＲＡ更耕回路２０６にて、内容を更
新して再びＲＡの該当カラム（Ｃ６０）へ書き込むＲＡ
更新回路２０６には、ＲＯＷ２１の結果が反映されてお
り、一定のアルゴリズム（たとえばＬＲＵ）によってＢ
５２０３へ倉しいデータを格納する噛合の場所（ロ一番
号）を決定する。
タを、ｓｏ’＝ｒＩＪのときはＭＳからのデータを転送
をする縁８上のデータを選択して線９へ出力する。さら
に、Ｒ，Ａ２０５より該当するカラム（Ｃ６０１のエン
トリｔｉｅみ出し、ＲＡ更耕回路２０６にて、内容を更
新して再びＲＡの該当カラム（Ｃ６０）へ書き込むＲＡ
更新回路２０６には、ＲＯＷ２１の結果が反映されてお
り、一定のアルゴリズム（たとえばＬＲＵ）によってＢ
５２０３へ倉しいデータを格納する噛合の場所（ロ一番
号）を決定する。
一部、比較５２０においてアドレスが一致しなかった場
合、比較器２０からは５１＝ｒＯＪ。
合、比較器２０からは５１＝ｒＯＪ。
Ｓ Ｏ＝ ｒｔＪが出力され、さらＫＲＡ２０５から該
当するカラム（ここで０６０）のエントリｋａみ出し、
データ・セレクタ２２およびアドレス・セレクタ２３へ
線ｉ ｏｉ介して入力する。
当するカラム（ここで０６０）のエントリｋａみ出し、
データ・セレクタ２２およびアドレス・セレクタ２３へ
線ｉ ｏｉ介して入力する。
ＲＡ２０５の各カラムのエントリはＢ Ｓ ２０３に新
しいデータを格納する場合、格納するための場所（すな
わちロー蕾号）を示す。
しいデータを格納する場合、格納するための場所（すな
わちロー蕾号）を示す。
アドレス・セトクタ２３では、ＡＡ２０７のカラムＣ６
０から読み出したＲＯ−Ｒ７のエントリを人力し、Ｒ，
Ａ２０５がらａｘ ｏｙｐ介して入力されたロ一番号に
対応するエントリヲ選択する。
０から読み出したＲＯ−Ｒ７のエントリを人力し、Ｒ，
Ａ２０５がらａｘ ｏｙｐ介して入力されたロ一番号に
対応するエントリヲ選択する。
ＡＡ２０７の各エン） ＩＪの形式は第２図に示すよう
に「アドレス」部分と１−Ｃｌビット力・らなる、Ｃピ
ッ）ｄ対応するＢ５２０３のエントリの内容が変更され
たか否か（すなわち、ＢＳのそのエントリに対して書込
み（ストア）がなされたか否がｊ全示すものであ。。
に「アドレス」部分と１−Ｃｌビット力・らなる、Ｃピ
ッ）ｄ対応するＢ５２０３のエントリの内容が変更され
たか否か（すなわち、ＢＳのそのエントリに対して書込
み（ストア）がなされたか否がｊ全示すものであ。。
アドレス・セレクタ２３で選択されたエントリのＣビッ
トが「１」である時、このエントリに灯心するＢＳのデ
ータｔ−ＭＳへ誓き戻す（スワツピング）必要があるた
め線１１がｒＯＮＪになりそのエントリのアドレス部分
がセレクタ２３で選択さＡ％ 線４、セレクタ３２及び
線５を介してＭａ２Ｏ１に送らｎ、Ｍａ２Ｏ１に対する
書込み動作を起動する。セレクタ３２では、８０＝４１
ＪおよびＭ１１＝ｒｌＪであることにより、線４上のア
ドレスをセレクトして醸５へ出方し、その後練３上のア
ドレス金線５へ出力するようになっている。この書込み
動作に伴なう書込みデータは、データ・セレクタ２２に
おいてＢＳ ２０３のカラムＣ６０ｖ−ら読み出したＲ
Ｏ−Ｒ，７のデータのうち、ＲＡ２０５から線１０ｉ介
して送られてくるロー宙号によって選択され（すなわち
、ＡＡ２０７において選択さｎたエントリに対応するＢ
Ｓのエントリか選択さｔしる）線７を介してＭ８２０１
ＪＣ送出さｆＬる。（すなわちスワツピングされるデー
タの単位はＢＳのｌエンド９分である） しかる後に、本来要求されているデータｔ−ＭＳ２０よ
り読み出すため、要求アドレス金線３、セレクタ３２を
介してＭａ２Ｏへ送出する。この絖み出し要求によって
Ｍａ２Ｏより読み出されたデータは線８、セレクタ３０
及び巌９ｆ：介して要求元へ送出されると同時にＢ５２
０３にも登録さ！しる。
トが「１」である時、このエントリに灯心するＢＳのデ
ータｔ−ＭＳへ誓き戻す（スワツピング）必要があるた
め線１１がｒＯＮＪになりそのエントリのアドレス部分
がセレクタ２３で選択さＡ％ 線４、セレクタ３２及び
線５を介してＭａ２Ｏ１に送らｎ、Ｍａ２Ｏ１に対する
書込み動作を起動する。セレクタ３２では、８０＝４１
ＪおよびＭ１１＝ｒｌＪであることにより、線４上のア
ドレスをセレクトして醸５へ出方し、その後練３上のア
ドレス金線５へ出力するようになっている。この書込み
動作に伴なう書込みデータは、データ・セレクタ２２に
おいてＢＳ ２０３のカラムＣ６０ｖ−ら読み出したＲ
Ｏ−Ｒ，７のデータのうち、ＲＡ２０５から線１０ｉ介
して送られてくるロー宙号によって選択され（すなわち
、ＡＡ２０７において選択さｎたエントリに対応するＢ
Ｓのエントリか選択さｔしる）線７を介してＭ８２０１
ＪＣ送出さｆＬる。（すなわちスワツピングされるデー
タの単位はＢＳのｌエンド９分である） しかる後に、本来要求されているデータｔ−ＭＳ２０よ
り読み出すため、要求アドレス金線３、セレクタ３２を
介してＭａ２Ｏへ送出する。この絖み出し要求によって
Ｍａ２Ｏより読み出されたデータは線８、セレクタ３０
及び巌９ｆ：介して要求元へ送出されると同時にＢ５２
０３にも登録さ！しる。
今Ｍ８２０はバンク０ （ＢＫＯ）２０１． バ：／り
１（ＢＫＩ）２０２にインタソーブされているとする。
１（ＢＫＩ）２０２にインタソーブされているとする。
ＭＳ ２０に対する要求アドレスは一旦、ＭＳ制御部（
ＭＳＣ）２０１に入力され、ここでどちらかのバンク？
参照するかを通冨要求アドレスの下位のビット（今の例
では２パンクなので１ビツトケ見ればよい。）の［（こ
のビット？バンク・アドレス・ビットと呼ぶ）によって
決定し、該当するバンクへ起動をかける。
ＭＳＣ）２０１に入力され、ここでどちらかのバンク？
参照するかを通冨要求アドレスの下位のビット（今の例
では２パンクなので１ビツトケ見ればよい。）の［（こ
のビット？バンク・アドレス・ビットと呼ぶ）によって
決定し、該当するバンクへ起動をかける。
スワツピングにおいて、Ｍｓ２ｏへ書込−１ｉＬるデー
タのバンク・アドレス・ビットとＭｓ２ｏがら読み出さ
ｎるデータのバンク・アドレス・ビットの組合せによっ
て、２回に１度の割合でスワツピングにともなう誓込み
、読み出しが同一バンクに集中する。このような場合処
理は遂次的にならざらる奮侍す１回のスワツピングにお
けるＭａ２Ｏでの処理時間が長くなることが注叱上問題
である。
タのバンク・アドレス・ビットとＭｓ２ｏがら読み出さ
ｎるデータのバンク・アドレス・ビットの組合せによっ
て、２回に１度の割合でスワツピングにともなう誓込み
、読み出しが同一バンクに集中する。このような場合処
理は遂次的にならざらる奮侍す１回のスワツピングにお
けるＭａ２Ｏでの処理時間が長くなることが注叱上問題
である。
このような問題点に対する１つの解１＊案は、バンク数
金増すことであるが、スワツピング方式をとる記憶制御
ではバンク数をむやみに増やせない。
金増すことであるが、スワツピング方式をとる記憶制御
ではバンク数をむやみに増やせない。
なぜなら１バンクのデータ幅はスワツピングの単位に合
わせることが一般的であり、一方、スワツピングの牟１
ｑとしては６４バイト、１８バイトからシステムによっ
てはさらに大きい頃となるが、このようにデータ幅の広
いバンク金多数設けることに実装上〃・なりの困難がと
もなう。
わせることが一般的であり、一方、スワツピングの牟１
ｑとしては６４バイト、１８バイトからシステムによっ
てはさらに大きい頃となるが、このようにデータ幅の広
いバンク金多数設けることに実装上〃・なりの困難がと
もなう。
本発明の目的は、スワツピングにおいてバンク数ヲ増す
ことなくｈｉｓでのデータの書込み、読み出し動作の並
列処理を可能にし、スワツピング処理に要するＭ Ｓで
の時間を短縮する製画を提供することにある。
ことなくｈｉｓでのデータの書込み、読み出し動作の並
列処理を可能にし、スワツピング処理に要するＭ Ｓで
の時間を短縮する製画を提供することにある。
ＢＳのあるカラムでデータの置換が必要になった時、複
数の置換候補から、ＭＳでの誓込みと読み出しが同一バ
ンクに集中することができるたけ少ない候補を選択する
ことを可能ならしめることにより、スワツピングに伴な
うＭＳでの書込み、抗出しの並列処理の６７能性を向上
する。
数の置換候補から、ＭＳでの誓込みと読み出しが同一バ
ンクに集中することができるたけ少ない候補を選択する
ことを可能ならしめることにより、スワツピングに伴な
うＭＳでの書込み、抗出しの並列処理の６７能性を向上
する。
以Ｆ、本発明の一実施例を第３図〜第８図を用いて説明
する。まず本発明を構成する構成要素について述べる。
する。まず本発明を構成する構成要素について述べる。
本発明においてＡＡ２０７．Ｂａ２Ｏ：Ｉｌ′ｊ匠米技
術と同僚６４カラム、８０−より構成さｎている。ＡＡ
２０７．Ｂ５２０３の索引は？ＩＭｉ全介して送らｎて
くる要求アドレスの１部（カラム・アドレスと称する）
を用いて従来同様に行なわｎる。
術と同僚６４カラム、８０−より構成さｎている。ＡＡ
２０７．Ｂ５２０３の索引は？ＩＭｉ全介して送らｎて
くる要求アドレスの１部（カラム・アドレスと称する）
を用いて従来同様に行なわｎる。
ここでＡＡの各エントリの形式は第４図にかすように１
アドレス」部分、「Ｃ」ビットおよび「Ｂ」ビットより
なる。「アドレス」部分、 ＦＣＪピットは従米万式と
同様である。本発明において新たに追加されるｒＢＪ
ビットはＢ５２０３に登録されているデータがＭＳ２０
のいず扛のバンクより絖み出さｎたデータであるかを示
す。ＭＳ２（Ｈ；を従来同様ｌバンクＢＫ （０）２０
１．ＩＮＫ（１）２０２にインタリーブさｎておりこｎ
らのバンクに対する起動はＭ８制御部２００（〜＋ＳＣ
）によってなさ扛ると仮定する。バンクのデータ幅はス
ワツピングの単位（ＢＳの１工ントリ分に相当する）で
あるとする。
アドレス」部分、「Ｃ」ビットおよび「Ｂ」ビットより
なる。「アドレス」部分、 ＦＣＪピットは従米万式と
同様である。本発明において新たに追加されるｒＢＪ
ビットはＢ５２０３に登録されているデータがＭＳ２０
のいず扛のバンクより絖み出さｎたデータであるかを示
す。ＭＳ２（Ｈ；を従来同様ｌバンクＢＫ （０）２０
１．ＩＮＫ（１）２０２にインタリーブさｎておりこｎ
らのバンクに対する起動はＭ８制御部２００（〜＋ＳＣ
）によってなさ扛ると仮定する。バンクのデータ幅はス
ワツピングの単位（ＢＳの１工ントリ分に相当する）で
あるとする。
比較器１２０では線１上のカラム・アドレスによって示
さｔしるカラムに属する８０−から読み出し友８エント
リのアドレス都と、！２に介してレジスタ２０９から入
力さｉＬる要求アドレス（の残りの１部）？比較する。
さｔしるカラムに属する８０−から読み出し友８エント
リのアドレス都と、！２に介してレジスタ２０９から入
力さｉＬる要求アドレス（の残りの１部）？比較する。
いずｎかのローから読み出したアドレスと一致した場合
、信号５ＨｒｉＪに、いずｒのローから読み出したアド
レスとも一致しなかった場合は信号５ｏｉｒｉＪにする
。
、信号５ＨｒｉＪに、いずｒのローから読み出したアド
レスとも一致しなかった場合は信号５ｏｉｒｉＪにする
。
またいずれかのローで一致した場合、どのローで一致し
たか會示す電場がロー蕾号発生回路１（ＯＷ２１で作ら
扛、線１２１−１を介してデータ・セレクタ１２２へ人
力される。
たか會示す電場がロー蕾号発生回路１（ＯＷ２１で作ら
扛、線１２１−１を介してデータ・セレクタ１２２へ人
力される。
−万ＲＡ２０５は谷カラム対応に複数のエントリ（第３
凶では簡単のため２エントリＲＡ（０１。
凶では簡単のため２エントリＲＡ（０１。
ＫＡ （ｔ ）としている。）？有するように構成され
ている。Ｉ（、Ａの各カラム毎に存在するエントリＲ，
Ａ（０）、Ｔ’ＬＡ（１）は該カラムにて、新しいデー
タ’！５ ＢＳ Ｋ格納する必要が生じた時、その新し
いデータを格納する場所、すなわちリル−スすべＴＡ
１１一番号の候補を与えるものである。比較器１２０に
おけるアドレス比較の結果、アドレス不−欽の場合、Ｂ
ａ２Ｏ５より仇み出さｎた２エントリの内容（リブ！／
−スの候補となる２組のロ一番号）は？ｔＵ １１１
ｋ介してアドレス・セレクタ１２３に人力さｎる。
ている。Ｉ（、Ａの各カラム毎に存在するエントリＲ，
Ａ（０）、Ｔ’ＬＡ（１）は該カラムにて、新しいデー
タ’！５ ＢＳ Ｋ格納する必要が生じた時、その新し
いデータを格納する場所、すなわちリル−スすべＴＡ
１１一番号の候補を与えるものである。比較器１２０に
おけるアドレス比較の結果、アドレス不−欽の場合、Ｂ
ａ２Ｏ５より仇み出さｎた２エントリの内容（リブ！／
−スの候補となる２組のロ一番号）は？ｔＵ １１１
ｋ介してアドレス・セレクタ１２３に人力さｎる。
Ｂａ２Ｏ５Ｕ）エントリの内容にＲＳ ２０３に対して
参照がなされる母に更新される。リブｌノースの候補の
決め方には棟々のアルゴリズム（先入扛、先出し−Ｆｉ
ｒｓｔ−４ｎ 、 Ｅｉ’１ｒｓｔ−ｏｕｔや、ＬＲＡ
Ｔ−Ｊ、ｅａｓｔ−１％ｅｃｅｕｔｌｙ−［Ｊｓｅｄ
）があるが、ぜ０えげＬ ）（、ＬＪを採用したとする
と、最も近い過去に６照されていない２つのロ一番号を
決足し、ＢＳＫ文」する参照が完ｒする母にＲＡに書込
んでいげばよい。ＲＡ−断回路２０６＃″ｉ、、たとえ
ば■、Ｒ［Ｊアルゴリズムに従い、最も近い過去に参照
されていない２つのロ一番＋１（Ｂｓに新しいデータを
格納する時の場所の候補となる）を決定する回路である
。
参照がなされる母に更新される。リブｌノースの候補の
決め方には棟々のアルゴリズム（先入扛、先出し−Ｆｉ
ｒｓｔ−４ｎ 、 Ｅｉ’１ｒｓｔ−ｏｕｔや、ＬＲＡ
Ｔ−Ｊ、ｅａｓｔ−１％ｅｃｅｕｔｌｙ−［Ｊｓｅｄ
）があるが、ぜ０えげＬ ）（、ＬＪを採用したとする
と、最も近い過去に６照されていない２つのロ一番号を
決足し、ＢＳＫ文」する参照が完ｒする母にＲＡに書込
んでいげばよい。ＲＡ−断回路２０６＃″ｉ、、たとえ
ば■、Ｒ［Ｊアルゴリズムに従い、最も近い過去に参照
されていない２つのロ一番＋１（Ｂｓに新しいデータを
格納する時の場所の候補となる）を決定する回路である
。
アドレス・セレクタ１２３にはＡＡ２０７から読み出し
たルＯ−Ｒ，７のエントリが入力され、巌１１１より人
力さＣた２つのロー潴号に対応するエントリ全２つ選択
する機能を有する。選択された２つのエントリのｌ’−
ＣＪ ビット、 ｒＢＪビットを線１１２？介して５
ＷＡＰ１５０へ人力する。
たルＯ−Ｒ，７のエントリが入力され、巌１１１より人
力さＣた２つのロー潴号に対応するエントリ全２つ選択
する機能を有する。選択された２つのエントリのｌ’−
ＣＪ ビット、 ｒＢＪビットを線１１２？介して５
ＷＡＰ１５０へ人力する。
第５図はアドレス・セレクタ１２３の詳細ブロック図で
ある。
ある。
ＲＡ ２０５から線１１１を介してアドレス・セレクタ
１２３に人力さ扛るロ一番号は、ＲＡ（０）から読み出
したものはデコーダ２２１へ、ＲＡ（１）から読み出し
たものはデコーダ２２２へそ扛ぞｎ入力さｎる。デコー
ダ２２１，２２２の出υＶｉＧ々セレクタ２２４，２２
５へ人力さｎるが、これらのセレクタにはＡＡ２０７の
ＲＯ〜Ｒ７よりｄみ出したエントリの「Ｃ」ビット／「
Ｂ」ピントが同時圧入力さｎる。
１２３に人力さ扛るロ一番号は、ＲＡ（０）から読み出
したものはデコーダ２２１へ、ＲＡ（１）から読み出し
たものはデコーダ２２２へそ扛ぞｎ入力さｎる。デコー
ダ２２１，２２２の出υＶｉＧ々セレクタ２２４，２２
５へ人力さｎるが、これらのセレクタにはＡＡ２０７の
ＲＯ〜Ｒ７よりｄみ出したエントリの「Ｃ」ビット／「
Ｂ」ピントが同時圧入力さｎる。
セレクタ２２４．２２５で選択された「Ｃ」／［ＢＪビ
ットは各々線１１２−１，１１２−２を介して５ＷＡＰ
１５０へ送出される。
ットは各々線１１２−１，１１２−２を介して５ＷＡＰ
１５０へ送出される。
さらに５ＷＡＰ１５０′Ｄ・らｉｉ繰１１０を介してロ
一番号が入力さ扛、こｆ′ＬＦ′ｉデコーダ２２３でデ
コードさｎデコード結果はセレクタ２２６へ人力す才Ｌ
４０セレクタ２２６へはＡＡ２０７のＩｔＯ〜Ｒ７より
読み出した「アドレス」が人力系れデコーダ２２３のテ
コード結果によりセレクトさｎる。
一番号が入力さ扛、こｆ′ＬＦ′ｉデコーダ２２３でデ
コードさｎデコード結果はセレクタ２２６へ人力す才Ｌ
４０セレクタ２２６へはＡＡ２０７のＩｔＯ〜Ｒ７より
読み出した「アドレス」が人力系れデコーダ２２３のテ
コード結果によりセレクトさｎる。
セレクト結果は線１０４を介してＭＳ２０へ１木られる
。
。
スワツピング制御回路５ＷＡＰ １５０ Ｖｉ゛アドレ
ス・セレクタ１２３で選択された２組の１−ＣＪ。
ス・セレクタ１２３で選択された２組の１−ＣＪ。
［−Ｂ」ビットおよび要求アドレス（絨１ヶ介して入力
さｎる）の組合せから、リプレースすべきＢＳのエント
リ全１つだけ決定する回路であるっこのようにして決め
られたりプレース用のロー宙号は線１１０會介してデー
タ・セレクタ１２２およびアドレス・セレクタ１２３へ
送出さｎる。
さｎる）の組合せから、リプレースすべきＢＳのエント
リ全１つだけ決定する回路であるっこのようにして決め
られたりプレース用のロー宙号は線１１０會介してデー
タ・セレクタ１２２およびアドレス・セレクタ１２３へ
送出さｎる。
データ・セレクタ１２２には５ＷＡＰ１５０よりｍｄｌ
１０２介して送られてくるロ一番号が人力される。デー
タ・セレクタ１２２でＦｉＡＡ２０７におけるアドレス
検索でアドレス比較の結果アドレスが一致した場合、Ｒ
ＯＷ２１より線１２１−１を介して入力されるロー前号
で示さｎるデータをＭ６Ｖｃｉｆ５出し、−万、アドレ
ス比較の結果が不一致の一％’ｆｒｉ、５ＷＡＰ１５０
より線１ｉｏｔ−介して人力さｎるロ一番号で示さしる
データを線７に送出する。選択されたロ一番号に対する
ＡＡ２０７のエン） ＩＪの「Ｃ」ビットが「１」の場
合、選択されたロ一番号に対応するＢＳのエントリ・デ
ータｔ−Ｍ８ＶＣ４ｒＡす必袂があるが、このためのデ
ータが線７に送出されるのである。またこのデータに対
応するアドレスはアドレス・セレクタ１２３にて選択さ
ｎ線１０４？介してＭＳ２０１へ送らｆＬる。
１０２介して送られてくるロ一番号が人力される。デー
タ・セレクタ１２２でＦｉＡＡ２０７におけるアドレス
検索でアドレス比較の結果アドレスが一致した場合、Ｒ
ＯＷ２１より線１２１−１を介して入力されるロー前号
で示さｎるデータをＭ６Ｖｃｉｆ５出し、−万、アドレ
ス比較の結果が不一致の一％’ｆｒｉ、５ＷＡＰ１５０
より線１ｉｏｔ−介して人力さｎるロ一番号で示さしる
データを線７に送出する。選択されたロ一番号に対する
ＡＡ２０７のエン） ＩＪの「Ｃ」ビットが「１」の場
合、選択されたロ一番号に対応するＢＳのエントリ・デ
ータｔ−Ｍ８ＶＣ４ｒＡす必袂があるが、このためのデ
ータが線７に送出されるのである。またこのデータに対
応するアドレスはアドレス・セレクタ１２３にて選択さ
ｎ線１０４？介してＭＳ２０１へ送らｆＬる。
第５図はデータ・セレクタ１２２の詳細ブロック図であ
る。
る。
ＲＯＷ２１から線１２１−１？介して送られてくるロ一
番号はデコーダ２１２へ入力され、このデコーダ２１２
の出力はセレクタ２１４へ入力される。セレクタ２１４
へはＢ５２０３０ＲＯ〜）Ｌ７より読み出したデータも
人力され、選択された結果がｇＡ６へ出力さ扛る。
番号はデコーダ２１２へ入力され、このデコーダ２１２
の出力はセレクタ２１４へ入力される。セレクタ２１４
へはＢ５２０３０ＲＯ〜）Ｌ７より読み出したデータも
人力され、選択された結果がｇＡ６へ出力さ扛る。
一部５ＷＡＰ１５０から線１１０會介して送らｒてくる
ロー溌号はデコーダ２１１へ入力さｌしる。
ロー溌号はデコーダ２１１へ入力さｌしる。
デコーダ２１１の出力はＢ８２０３から読み出したデー
タとともにセレクタ２１３へ人力さＩＬ５ ここで選択
されたデータはＭ８２０１へ誓き矢さＩＬるために線７
に出力される。
タとともにセレクタ２１３へ人力さＩＬ５ ここで選択
されたデータはＭ８２０１へ誓き矢さＩＬるために線７
に出力される。
デコーダ２１１，２１２にはそｎぞれ比較器１２０の出
力信号８０．８１が人力さｒて、デコード結果會アクテ
ィブにする。すなわち、デコーダ２１１の出力は５Ｏ＝
ｒｌｊの時のみ有効であり、またデコーダ２１２の出力
は５ｔ＝ｒｌＪの時のみ有効である。
力信号８０．８１が人力さｒて、デコード結果會アクテ
ィブにする。すなわち、デコーダ２１１の出力は５Ｏ＝
ｒｌｊの時のみ有効であり、またデコーダ２１２の出力
は５ｔ＝ｒｌＪの時のみ有効である。
以下動作の概蒙會述ぬる。（第３図参照）ＢＳ２０３へ
の要求アドレスはまずレジスタ２０９ヘセツトされる。
の要求アドレスはまずレジスタ２０９ヘセツトされる。
レジスタ２０９にセットされた要求アドレスの１部（す
なわちカラム・アドレス）により線１を介してＡＡ ２
０７ 、 ＲＡ２０５゜Ｂ５２０３のカラムが示される
。
なわちカラム・アドレス）により線１を介してＡＡ ２
０７ 、 ＲＡ２０５゜Ｂ５２０３のカラムが示される
。
線１のカラム・アドレスで示されたカラムから絖み出さ
ｎたエントリの「アドレス」部は比較器１２０に入力さ
れ、またレジスタ２０９の要求アドレスの１部が線２？
介して人されて比較される。
ｎたエントリの「アドレス」部は比較器１２０に入力さ
れ、またレジスタ２０９の要求アドレスの１部が線２？
介して人されて比較される。
アドレス比較の結果一致した場合、一致したロ一番号ｆ
ｔＬ ＯＷ ２１にて生成し、データ・セレクタへ線
１２１−１’に介して入力する。Ｂ５２０３においては
線１を介して送らｎてくるアドレスでノ」（さｎるカラ
ムから読み出したデータ（８０−分）ケアーメ・セレク
タ１２２に入力し、几０Ｗ２１〃・らのロ一番号で示逼
れるローより読み出したデータを選択して線６に送出し
さらにセレクタ３０、ｍ１０９に介して要求元へデータ
転送する。セレクタ３０でｄ、比較器１２０の出力信号
５Ｏ１Ｓ１により、Ｓに（１」のと！！！ｔま、線６上
のデータを、５Ｏ＝ｒｌＪのときは線１０８上のデータ
を工へ釈して線１０９へ出力する。
ｔＬ ＯＷ ２１にて生成し、データ・セレクタへ線
１２１−１’に介して入力する。Ｂ５２０３においては
線１を介して送らｎてくるアドレスでノ」（さｎるカラ
ムから読み出したデータ（８０−分）ケアーメ・セレク
タ１２２に入力し、几０Ｗ２１〃・らのロ一番号で示逼
れるローより読み出したデータを選択して線６に送出し
さらにセレクタ３０、ｍ１０９に介して要求元へデータ
転送する。セレクタ３０でｄ、比較器１２０の出力信号
５Ｏ１Ｓ１により、Ｓに（１」のと！！！ｔま、線６上
のデータを、５Ｏ＝ｒｌＪのときは線１０８上のデータ
を工へ釈して線１０９へ出力する。
比較器１２０でのアドレス比較の結果、不一致だった場
合、ＲＡ２０５より該当するカラムの２エントリＲＡ（
０）、Ｒ，Ａ（１）を読み出す。
合、ＲＡ２０５より該当するカラムの２エントリＲＡ（
０）、Ｒ，Ａ（１）を読み出す。
）ＬＡ（０）、ＲＡ（１）の内容は、ＭＳから読み出（
２、てくるデータ’ｌ：８８に格納する場所の候補ヶ示
しテイル。ＲＡ（０）、ＲＡ（１）は１ｌｌｌを介して
アドレス・セレクタ１２３へ入力＠ ｒｔ ル。
２、てくるデータ’ｌ：８８に格納する場所の候補ヶ示
しテイル。ＲＡ（０）、ＲＡ（１）は１ｌｌｌを介して
アドレス・セレクタ１２３へ入力＠ ｒｔ ル。
アドレス・セレクタ１２３ではＲＡ（０１，ＲＡ（１）
で示され一、ロー奇号罠対応するＡＡ２０７のエントリ
紫選択Ｉ１１、−１１２奮介し７．て５ＷＡＰ１５０へ
送る。、（第５図参照） 第７図はスワップ制御回路ＳｗＡ、Ｐ １５０全示した
図であり、第８図は第７図におけるデコーダおよびセレ
クタの論理動作を説明したものである。
で示され一、ロー奇号罠対応するＡＡ２０７のエントリ
紫選択Ｉ１１、−１１２奮介し７．て５ＷＡＰ１５０へ
送る。、（第５図参照） 第７図はスワップ制御回路ＳｗＡ、Ｐ １５０全示した
図であり、第８図は第７図におけるデコーダおよびセレ
クタの論理動作を説明したものである。
第７図に示すように％縁１１２は線１１２−１゜１１１
１１２−２の２組よジ成り、各々はアドレス・−ｔＬｚ
クタ１２３で選択されたＡＡ２０７のエントリの「Ｃ」
ビット、「Ｂ」ビットの２ビツトが送られてくる。 巌
１１２−１１”ｔＲＡＯエン）すＲＡ（０）から読み出
したロ一番号によって選択された２ビツトが、また、線
１１２−２にはＲＡ（１）から読み出したロ一番号によ
って選択された２ビツトが対応するものとする。一方線
１′は要求アドレスのうちの１ビツトが送られてくるパ
スで、ここでＶｉＡＡ２０７やＢ Ｓ ２０３のカラム
ケ示すカラム・アドレスが送らｎる縁１のうちの１．ビ
ットである。
１１２−２の２組よジ成り、各々はアドレス・−ｔＬｚ
クタ１２３で選択されたＡＡ２０７のエントリの「Ｃ」
ビット、「Ｂ」ビットの２ビツトが送られてくる。 巌
１１２−１１”ｔＲＡＯエン）すＲＡ（０）から読み出
したロ一番号によって選択された２ビツトが、また、線
１１２−２にはＲＡ（１）から読み出したロ一番号によ
って選択された２ビツトが対応するものとする。一方線
１′は要求アドレスのうちの１ビツトが送られてくるパ
スで、ここでＶｉＡＡ２０７やＢ Ｓ ２０３のカラム
ケ示すカラム・アドレスが送らｎる縁１のうちの１．ビ
ットである。
線１１２−１上の２ビツト、醐１１２−２上の２ビツト
および緑１′上の１ビツトはデコード１５１に入力され
ている。デコード結果はセレクタ［５２に入力されＲＡ
２０５から絖み出した２つのエントリＲＡ、 （０）、
ＲＡ、 （１）のいずれか全選択するのに使用される
。
および緑１′上の１ビツトはデコード１５１に入力され
ている。デコード結果はセレクタ［５２に入力されＲＡ
２０５から絖み出した２つのエントリＲＡ、 （０）、
ＲＡ、 （１）のいずれか全選択するのに使用される
。
第８図は計５ビットのデコード結果（デコータ１５１の
出力）と各デコード結果に対応して選択さｔしるロ一番
号（ＲＡ（０）かまたはＲＡ（１）で表わされている）
の関係？示している。第８図において項査０−７および
項希２４，２７．２８セして３１に対してはｒＲＡ （
０） ／ＲＡ （１１」と記入しであるが、これはＲＡ
（０） 、 ＲＡ（１）のいずれｔ最終的にリプレー
スの対象として選択しても効果は同じでおることを示し
ており、このような場合、実現上はいずれか一部（たと
えばＲＡ（０））全固定的に選択するようにすればよい
。
出力）と各デコード結果に対応して選択さｔしるロ一番
号（ＲＡ（０）かまたはＲＡ（１）で表わされている）
の関係？示している。第８図において項査０−７および
項希２４，２７．２８セして３１に対してはｒＲＡ （
０） ／ＲＡ （１１」と記入しであるが、これはＲＡ
（０） 、 ＲＡ（１）のいずれｔ最終的にリプレー
スの対象として選択しても効果は同じでおることを示し
ており、このような場合、実現上はいずれか一部（たと
えばＲＡ（０））全固定的に選択するようにすればよい
。
第８図に示す１（、Ａ（０）、凡人ｉ１）の選りくは次
の丞明で行なわれる： （＋） まずリプレースの対象としてＩｉＦき戻しが
必要でないもの（Ｃ＝Ｕのもの）金運（１＜−ｆる１（
２） 矢にリフレースの対象として＃ｉ！き戻（〜が
必要なものを選択せざる會得ないとき汀、本来のデータ
読み、出し要求と、誓＠矢しＶ：ボとが八Ｉｓのバンク
で戟合紫生じることが少なくなめように対象を選択する
。
の丞明で行なわれる： （＋） まずリプレースの対象としてＩｉＦき戻しが
必要でないもの（Ｃ＝Ｕのもの）金運（１＜−ｆる１（
２） 矢にリフレースの対象として＃ｉ！き戻（〜が
必要なものを選択せざる會得ないとき汀、本来のデータ
読み、出し要求と、誓＠矢しＶ：ボとが八Ｉｓのバンク
で戟合紫生じることが少なくなめように対象を選択する
。
さ−（二、以」二〕ようＫＬ−［５ＷＡＰ１５０ｋｌ−
いてリプレースすべきロ一番号が決矩さするとスワツピ
ングか必要な場合はこＣをＭ １１０ ’、ｒ：介し、
てアドレス・セレクタ１２３、データ・セ１／クタ１２
２へ送乙。またこのロ一番号はスワツピングの有無に′
ＩＪ鳥〃・わらず、Ｍｔ １ ｏ＊介して、ＭＳかり読
み出されたデータｉ １３ Ｓへ誓込む時にも使用さｆ
Ｌｂ。
いてリプレースすべきロ一番号が決矩さするとスワツピ
ングか必要な場合はこＣをＭ １１０ ’、ｒ：介し、
てアドレス・セレクタ１２３、データ・セ１／クタ１２
２へ送乙。またこのロ一番号はスワツピングの有無に′
ＩＪ鳥〃・わらず、Ｍｔ １ ｏ＊介して、ＭＳかり読
み出されたデータｉ １３ Ｓへ誓込む時にも使用さｆ
Ｌｂ。
さらにＢ Ｓに新しいデータｆＢｓへ書込む時にけそ゛
のデータのアドレス２ＡＡ２０７へ誓込む、１にへむべ
きアドレスは、レジスタ２０９η・らアドレス・レジス
タ２１１へ転送されている。
のデータのアドレス２ＡＡ２０７へ誓込む、１にへむべ
きアドレスは、レジスタ２０９η・らアドレス・レジス
タ２１１へ転送されている。
スワツピングが必要な場０、アドレス・セレクタ１２３
では５ＷＡＰ１５Ｕで決めら０．六ロー査号に対応する
エントリの［アドレス、］邸を線ｔ、セレクタ３２を介
１−てＭａ２Ｏへ送り、！ｆだデータ・セレクタ１２２
では同様に該ロ一番号に対電、するエノトりのデータ？
読み出Ｌ２て綾７を介しＭａ２Ｏに送る。
では５ＷＡＰ１５Ｕで決めら０．六ロー査号に対応する
エントリの［アドレス、］邸を線ｔ、セレクタ３２を介
１−てＭａ２Ｏへ送り、！ｆだデータ・セレクタ１２２
では同様に該ロ一番号に対電、するエノトりのデータ？
読み出Ｌ２て綾７を介しＭａ２Ｏに送る。
一部、比較５１２０でのアドレス比較の結果アドレス不
一致だったことから、必要とするデータｋＭ Ｓ ２０
より読み出すため要求アドレスケレジスタ２０９↓ｖ線
３およびセレクタ３２會介してＭａ２Ｏへ込る。
一致だったことから、必要とするデータｋＭ Ｓ ２０
より読み出すため要求アドレスケレジスタ２０９↓ｖ線
３およびセレクタ３２會介してＭａ２Ｏへ込る。
Ｍａ２Ｏでは線３ヶ介して送ら１．てくるアドレスによ
り読み出しケ、また線４を介して送らむてくるアトし／
スと線７を介して送らｎてくるデータによＶ誓き込みを
一旦、Ｍ８制御部（ＭＳＣ）２００で受付け、谷アドレ
スによって示されるバンクへ起動ゲかけることによって
費木會実行することになる訳であるが、各々の実行が相
異なるバンクで＝Ｊ能ならば、並列に処理ができる。ｌ
た同一バンクにて実行しなければならない時ハ、−収に
性能重視の点から読み出しをまず実行し、その後書き込
みを実行することになる。
り読み出しケ、また線４を介して送らむてくるアトし／
スと線７を介して送らｎてくるデータによＶ誓き込みを
一旦、Ｍ８制御部（ＭＳＣ）２００で受付け、谷アドレ
スによって示されるバンクへ起動ゲかけることによって
費木會実行することになる訳であるが、各々の実行が相
異なるバンクで＝Ｊ能ならば、並列に処理ができる。ｌ
た同一バンクにて実行しなければならない時ハ、−収に
性能重視の点から読み出しをまず実行し、その後書き込
みを実行することになる。
ＭＳ２０１から抗み出したデータは線１０８に介してＢ
Ｓへ送ると同時にセレクタ３０および祢１０９を介して
要求元へ送られる。
Ｓへ送ると同時にセレクタ３０および祢１０９を介して
要求元へ送られる。
本発明によれば、スワツピング方式？採用する階層型記
憶装置において要求されたデータケ下位レベル（たとえ
ばＭＳＩから読出す処理と、そこ−・誓込む処理を実施
しなければならない時、こｎら２柚の処理がＭＳにて競
合すること’ｋｌｌＫ力減らすことにより、ＭＳでの並
列処理の回層性を同上し、従ってスワツピング処理に要
する時間を短縮できる効果がある。
憶装置において要求されたデータケ下位レベル（たとえ
ばＭＳＩから読出す処理と、そこ−・誓込む処理を実施
しなければならない時、こｎら２柚の処理がＭＳにて競
合すること’ｋｌｌＫ力減らすことにより、ＭＳでの並
列処理の回層性を同上し、従ってスワツピング処理に要
する時間を短縮できる効果がある。
第１図は従来方式のスワツピング回路図、第２図は従来
のアドレスアレイ内のデータの構漬をホす図、第３図は
本発明によるスワツピング回路図、第４図は本発明によ
るアドレスアレイ内の戸−タ・セレクタの詳細ブロック
図、第６図はアドレス・セレクタの詳細ブロック図、第
７図は本発明にρ・力・わるスワップ制御回路のブロッ
ク図、第８図′５ｆＪＪ 図 不 と ｍ 手続補正書 １１１″１の表小 昭和５７ ＋１特１、′１願第７］２１１ 号）
Ｌ明Ｕ）名ドｊ・ 緩衝記憶装置 １山 １１４ 明 る と ・ 特１．１出願人 ・、４．・＋ Ｉ＋ ｊ″！・要ｒｒ所代 理
人 川１ １１ しり ′１１ 象 発明の名称、明細書の全文および図面 ２ 図面の第１図〜第５図ケ別紙のとおりに補止する。 ３ 原図１第６図、第７図を削除てる。 ４ 別紙のとおりに原図面第８図を第６図と訂正する。 明 細 書 発明の名称 緩衝記憶装置 特許請求の範囲 １、他の記憶手段２０の複数位置にあるデータをそれぞ
れ保持するだめの、複数の記憶ロケ ジョン金有する第
１の記憶手段（２０３１と、該第１の手段内の記憶アド
レスおよび各データが該第２の手段に格納後憂きかえら
れたか否かにより第１．第２の値を取る制御データを記
憶する第２の手段と、該第２の手段に新たにデータ金格
納するときに利用する複数のリプレース用ロケーション
を表示する手段と、要求アドレスで指定されるデータが
該第２の手段に記憶場１１ているか否かを％要求アドレ
スと該記憶アドレスに基づき検出する手段と、該検出結
果が否定的のときに、該要求アドレスに基づき該要求デ
ータを該他の手段から該第１の手段に転送する手段と、
該表示芒ねた複数のリプレース用ロケーションの内、該
第２の手段に記憶さねでいる制御データが該第２の値の
ものを選択し、αロクー／ヨン會該転送データの記憶位
置として該第１の手段に指示する制御手段とよりなる緩
衝記憶装置。 ２、該他の手段は並列にアクセス可能な複数の）（ンク
からなり、該制御手段は、該複数のリプレース用ロケー
ションに対する制御データのいずれ（、が第１の値を南
するとべに、該要求アドレスが指定−ｒるパンクと異な
るバンク全指定するｄ己憶アドレスを有するロケーショ
ンを選択して指示する手段と、該指示されたロケ−・／
ヨンのｔ−夕分該転送されたデータが該第１の手段に舊
かれる前に該第１の手段に転送する手段とからなる第１
項の記憶装置。 発明の詳細な説明 〔発明の利用分野〕 本発明は計算機システムの記憶装置に関し、特ＶＣスト
ア制御方式としてスワツピング方式を用いた階Ｉ−記＋
＃、装置に関する。 〔発明の背景〕 情報処理装置は中央処理装置（ＣＰＵ）が要求するデー
タを毎回低速な主記憶装置［ＩＳ＋から転送していたの
では十分な性能を期待できないため、ＣＰＵとＭＳの間
にＣＰＵのスピードに回期しうる小容量高速の緩衝記憶
装＆（［３８１を噛〈ことにより、通常は１３８から高
速にチー タ倉転送すること全可能にしている。 緩衝記憶装置ＢＳを具備する記憶／スｆム、とくに多重
階を一構造をなすように複数のＩＳｓ牙貝哨する記憶シ
ステムでは、ＭＳに近い階）ｍの８８間あるいｋｌ、Ｍ
ＳとＭＳに接続されるＢＳとの間ではスワツピング方式
によるストア制御かなＪれることが多い。 スワツピング方式によるストア制御Ｊは次のような方式
をいう。 ストア要求がある時、ストア・データ１ＪＲ８にのみ書
込み、〜１Ｓには書込みを行なわない。ＨＳにおいてそ
のストア・データ金倉むブロックを１）ＡＴＡＩ とす
る。このストアの結果１次・／）ようにして後でＭＳへ
薔き込まねる。 ｃ Ｐ ＵからＢＳに対する読み出し要求で、ＢＳしこ
該−ｊ−夕が存在しない符、この該データ金倉むフロッ
ク（ＩＩＡＴＡ２とする）をＭＳから読み出して［４Ｓ
′〜＋？ｉ輌する必要が生じる。この時ＢＳ内で１）
Ａ ｉ’ Ａ ２合格悄すべき場所會空ける必要かめる
が、ここで元株のＩ）ＡＴＡＩが格納づわている場所を
１＋Ａ’ｌ’Ａ２ ｋ ＃ｒたに格納するだめの場所と
ｌ〜で選民だと−ｔ６０１）ＡＴＡＩでは一ヒ述のよう
にストアがなさｉｔたために、以目１］にＩ）ＡＴＡＩ
がＭＳから読み出されて１３ Ｓへ格納された時、中と
は、内容が変更されていり。したがってＩ）ＡＴＡ２ｉ
Ｈ８へ格納する時、ぞｒＪ） ｐ＋Ｊ ＶこＩ） Ａ
ｉ’ Ａ Ｉの内容？！−１３８から読み出し−ＣＮＩ
Ｓへ★込みケ行なうことによって、ストア動作ｌ／）
結束金１’ｖｌ Ｓへ誉込む。 Ｃのよつしこ、 Ｂ８に対する新しいデータの登録し
こともなってＢＳからＭＳへの讐込みが生じることかめ
Φη・、このようなりＳとＭＳの間でデータ・′）人７
１％え紫スワツピングと呼ぶ。 も（２、ブロックＤ Ａ Ｔ Ａ Ｚを新たに格納する
場所としてストア動作を受けていない、ブロックたとえ
はＤＡＴＡ３が格納される場所が選ばれた場合、このブ
ロックＤＡ’ｌ’Ａ３はＭＳに誓き尿す必’ｔ９ｉ−，
Ｉない。 しかし、従来の方法では、′＃たなブロックｔｍ納すべ
き場所の選択け１その場所に格納妊ｔＩＣいるデータが
Ｍ Ｓへ書き戻す必要があるか古２・に無関係に行なわ
ｔｌでいる。 さらに連結Ｍ Ｓは複数の、バンクと叶（Ｊｔｌる、そ
わそｔ１独立にアクセス可能な単位に分が７１ ＋いる
。ｔｌＪｉつｉ、フロニア りＤＡ’ｌ”Ａ １とＤＡ
ｉ’Ａ２ｚ）；異なるバンクに嬉するときにはＭＳがら
のノ°ロックＤＡ’ｌ’Ａ２（Ｑ読出しと、ＭＳへのプ
０ツク１ｌＡｉ’Ａ１の書込みが１１に行して行えるだ
めに、スワツピング処理時間は短かい。しかし、ブロッ
クｊｌＡＴＡｌの決定はあらかじめ定めたアルゴリズム
により決定芒ｔするｔめ、ブロックＬ）ＡＴＡＩとＤＡ
ＴＡ２とが同一のバンクに属することがしばしば生じる
。この場合、こねら二つのブロックへのアクセスｖ、１
． Ｉ１ｍ次行なわ才］る。この結果、スワツピング処
理時間が長くなる。 このスワツピング処理の必要性は、ストア安水たけでな
く、毎込み帯水のときにも生じる。 ［］発明の目的〕 し、またかつて本発明の目的は、スワツピング処理時間
の短かい緩伽記惜装置を提供することにある。 〔発明の概袈〕 このため本発明では、倉だにデータを格納する場所の候
補金欠数個あらかじめ表示し、表ボ埒れた複数の１５ｉ
′輛の内、ＭＳへのデータの書き戻しのだめの時間が最
小となるものを選択するようにした。 〔発明の実施例〕 第１図に示すようにＨＳ ２０３は一般にセットアノ７
′アテイ７方式により匍制御芒れる。ここでは１（Ｓ
２０３ ｒ、ｔ ６４カラム×８０−慣成をしており５
］２エントリより成るとしている。Ｅ Ｓ ２０３の４
エントリにＭＳ２０１のどのブロックのデータ？保（、
■しているかを示すブロックアドレスを保持するために
Ｂ５２０３の構成と同様の６４カラム×８０−から成る
アドレス・アレイ２０７が設けらｔｌでいる。 壕だ、Ｂ ８２０３内データのリプレース用に、Ｂ Ｓ
２０３の各カラムごとに２つのエントリ１１Ｎ（＋１
゜ＲＡ （１） ｋ有するリプレースメントアレイ２１
１５ カ用＄をネでいる。リプレースメントアレ、（２
０５は二つのリプレースメントアレイＲＡ （０） ／
（ｌｉがらなり、各々の各カラムのエントリは、８ｓ
２０３に新たにデータを格納するローの番号を小−１゜
本発明では、各カラムごとに複数の、ここでＶｊ二つの
リプレースすべきロ一番号が表示σｊてぃｂのが特承的
である。この二つのロ一番号に、ロー、缶号更新回路２
０６により更新される。Ｎ・１８２０はバンク（０）
２０１、バンク（１） ２０２にインメリーノ゛芒れて
いる。バンク数は更に多くてもよい。 本実施例で用いるアドレスは第２図にｉｒ＜−ｔように
３２ビツトからなる。この内、ビット０θ、ら２４まで
内ビットが必要なデータ金倉むブロックのアドレスを表
わす。ＭＳとＢ Ｓの間のチー タの転送Ｈこのブロッ
クを単位に行なわれる。この内、ビット１８から２３は
、カラムアドレスＡＩ）２とＬ、てＡＡ２０７．Ｂ８２
０３をアクセスするのにも用いられる。ビット２４は要
求源れているブロックがＩｔねているバンクを指定する
もので以下、バンクビットＢと呼ぶ。アドレスビット２
５から２７は、ヒツト０から２４にて指定σれるブロッ
ク内、０８バイトのデータを指定する。以下、これらの
ビットにアドレス部分ＡＤ３と表わす。ビット２９から
３１はこの指定された８バイトのデータ内７）１バイト
を指定するものであるが、ＢＳのアクセス時には使用ζ
Ｆない。 Ｂ５２０３の谷エントリには一つのブロックのデータが
耐重１！１ている。あるブロックデータは、−ｆｔｌ
ｋ ＋ｖ定するアドレスの内のビット１８から２３に対
応するＢＳのカラムに記憶芒れる。 アドレスアレイ２０７の谷エントリの形式は第３図に示
〜すようにアドレス部分Ａ、Ｄ１と、「Ｃ」ビットおよ
び「Ｂ」ビットよりなる。アドレス部は、７１范、する
Ｂ５２０３内の一つのエントリに保持すｔｌているブロ
ックデータ金化定するための２５ビツトの内の上位１７
ビツト（ＡＤＩ）である。Ｂビットはこのブロックに対
するバンクビットである。 Ｃビットは対応するＢ５２０３のエントリに対し書込み
（ストア）がな畑れたか否かを・■・−ｒもの−Ｃある
。 ＣＰｔＪｆ図承せす）からの、あるいは（’ Ｐ （Ｉ
とＢ５２０３の間に他のＢＳ（図示せず）〃・収すられ
ているとき、このＢＳ（図示せず）から！リデータ璧求
があると壕ずアドレスアレイ２０７の慣索を何なう。す
なわち、このデータ要求アトし・スがレジスタ２０９に
セットされる。この７− メ安水がデータの恍出しのと
きには、このとき・リップフロップ４０１がセットされ
、そこから抗出し侶％Ｒが出力される。１だ、このデー
タ散水が誓込みのときには、フリップフロップ４０２ｆ
ｉ・セットされ、そこから誓込み信号Ｗが出力芒７＋
、ｒＱ ０このとき、レジスタ３０１に書込みデータか
七′２・トさする。要求アドレスの−＠Ａ Ｄ ２ （
カラム−１′ドレス）が線１を弁してアドレスアレイ２
０７．ＩＪプレースメンドアレイ２０５、Ｂ５２０３に
ｑ ラフ１ 。 こ２Ｊ頭によって検索すべきカラムが一意的に指定され
る。ここでげカラムＣ６０が指定きれるとする。 アドレスアレイ２０７においてはカラムＣ６０に属する
８ １Ｊ−ｔ（Ｏ〜Ｒ７に言まれるデータを並夕１１に
直み出シ、２、これを比較器２０に入力する。こＱ′）
比軟器２０には要求アドレスの内のアドレス部シ） Ａ
Ｉ）１と１３ビツトが線２’（ｔ−介して入力さ才１．
こｔ］とアトし・スアレイ２０７から読み出した８つの
γドし・スの各々と比較がなされる。 比較器２０け、いずれかのローから絖み出したアドレス
と要求アドレスが一致した場合、信号Ｓ ｌ（ｒ ｒｌ
Ｊに、いずれのローから読み出したアドレスとも一致し
なかった場合は信号ＳＯを１１」にｔｂ０ 丑だいずれかのローで一致した場合、比較器２０の出力
に基つき一致したロ一番号がロ一番号発Ｌ）−回路２１
で作られる。 ＬＨ８絖み出し要求の場合〕 今、比較器２０により出力芒れる一致１８号Ｓが１とな
ったと仮定する。 Ｂ５２０３では線１を介して送らねて＜ 、”）ｈツム
アドレスＡ Ｉ）２まりカラムＣ６０に属すル１」−Ｒ
Ｏ〜Ｒ７に格納場れているデータに、ｆｆｌみ出Ｌ −
（。 データ・セレクタ２２に入力する。 データ・セレクタ２２は入力信号Ｓ１がｌ（−゛かつ読
出り、 １ｇ号Ｒが１のときにロー俳号発生回路２１よ
り入力妊れる「１一番号に対応する〕−メｖ′）内、１
ｆＭ１のアドレスＡＤ３で指定芒ネる８バイ１を選択し
て脚６に送出する。芒らにセレクタ３０はｍ９に介して
要求元へデータセレクタ２２、・〕出カデータ金転送す
る。 セレクタ３０は、Ｓ１＝「１ｊのとき、綾６１−のデー
タ（ｉｒ、５Ｏ＝ｒｌｊのときはＭＳから転速キねる？
ＩＭｓ上のデータ金銭択して線９へ出力ｒζ。 ように構成されている。をらに、ＲＡ２（’１５よりし
７スタ２０９内のカラムアドレスＡ Ｉ） ２−’ＣＪ
’ｅｊ定場ネるカラム（Ｃ６０）の二つのエントリが絖
み出びれ、Ｉ（Ａ史１ｒｌす１路２０６により内容金史
口［（７て再ひリプレースメントアレイ２０５の該当カ
フム（Ｃ６０）へ曹き込ＤＲＡ史ｉ＃ｒｌＲＭ ２０６
Ｈｌこの史軒にあたり、ロ一番号発生回路２１がら出
力式れるロ一番号全利用し、一定のルールによってロー
の食号を決定する。 リプレースメントアレイ２０５のエン下りの内在はＢ５
２０３に対して参照（絖出し又は誓込み）がな芒ｎる毎
に更新される。リプレースの候補の決め方には種々のル
ール（たとえば、Ｆｉｒｓｔ−ｉｎ、 Ｆｉｒｓｔ−ｏ
ｕｔや、１ｅａｓｔ １ｅｃｅｕｔｌｙ［Ｊｓｅｄ
（ＬＲＵ）） があるが、例えばＬＲＵ’を採用した
とすると、リプレースメントアレイ更新回路２０６は紋
も近い過去に呑照芒れてぃない２つのロー食号を決定し
、ＢＳに対する参照が完了する毎にＲＡに誓込むように
＋８成される。厳も近い過去に参照きれていない２つの
ロー舎号を決定する、平易な方法の一つは、Ｂ５２０３
の谷カラムごとに、ローＲＯ〜Ｒ３の内、最も近い過去
に参照されなかったロ一番号と、ローＲ４〜Ｒ７の内、
最も近い過去に参照されなかったロー舎号とをそれぞれ
決定して、リプレースメントアレイｆＬＡ （０） 。 ＲＡ （１）に格納することである。したがって、この
方法によれば、ロ一番号更新回路２０６はこｔｌら二つ
のローのグループごとに更新すべきロ一番号を独立に決
定する二つの回路から構成すればよい。 このとき、 Ｒｈｖ新回路２０６は、ロ一番号発生回路
２１から入力されるロ一番号が属するグループに対する
一つのエントリのみを更新すねンｊよい。 また、二つのロ一番号全決定する他の方法は、ＢＳの各
カラムごとに、８つのローの内の最も近い過去に参照さ
れなかったロ一番号および、残りの７つの番号の内の最
も近い過去に参照ｄｆｌなかったロ一番号とを決定する
方法である。このためには、 ＲＡＣ新回路２０６は、
Ｒ，Ａ（０）、 ＲＡｔｌ）ノ二つのエンｌＪ’に更新
する必要力ｉある。いすｔｌの方法を用いるにしても、
従来公知の、最も近い過去に参照されなかったロ一番号
を決定するための回路全若干の修正をするのみで用いる
ことがて′きるため、ここでは、リプレースメントアレ
イ更新回路２０６の内部回路構成の説明は省略されてい
る。 以下では簡単のために、前者の原理により回路２０６が
構成されているものとする。 一方、比較器２０での比較動作の結果、アドレスの一致
が検出されなかった場合、ＭＳ２０から要求アドレスに
対するブータラ読み出し、ζらに、このデータｋＢｓ
２０３内に格納する必要がある。 これに伴ないアドレスアレイ２０７を書きがえる。 こ（７）際、Ｂ５２０３内への要求されたデータの格納
場所にある元のデータが、曹きかえられているとき、こ
れをＭＳへ誓き込む（５Ｗａｐ ｏｕｔ ）する必要が
ある。以上の動作は次のようにして実行さｔする。 比較器２０の出力ＳＯが１になり、この出力に応答して
ＭＳ２０は読み出し動作をする。この抗出しアドレスと
してレジスタ２０’ ９にある要求アドレスが吻３．セ
レクタ３２．線５ｆ介してＭＳ２０へ送られる。セレク
タ３２は信号ｓｏが１のときに＃５１３を選択するよう
に構成される。その後、後述するように信号線１１が１
になると線１を選択するように構成される。Ｍ８２０か
ら続出したデータはｉｎ介してセレクタ３０へ入力をれ
６゜セレクタ３０は信号ｓｏが１のときにｉ８にセレク
トし、線９へ接続する。こうして読出きれたデータが線
９を介して要求元へ送られる。 Ｂ５２０３へのこのデータの簀き込みおよびアドレスア
レイ２０７の更新は以下のようにして行なわれる。 リプレースメントアレイ２０５がら読出さノまた該当す
るカラム（ここでＣ６０）に対する二つのエントリにあ
るロ一番号はアドレスセレクタ１２３へｍ１ｉｉｉ介し
て入力される。 アドレス・セレクタ１２３ｉアドレスアレイ２０７から
入力されるカラムＣ６０のローＲ，０〜Ｒ７のエントリ
の内、！１１１より入カ感れた２つのロ一番号の各々に
対応するエントリヲそ才りぞれ選択するセレクタ２２４
．２２５ （Ｆｉｇ、 ４ ）を有する。選択された２
組のエントリの各々のｒｃＪ ビット、ｒＢＪ ビット
全線１１２（！−弁してスワツピング制御回路１５０へ
入力する。 スワツピング制御回路１５０はアドレス・セレフタ１２
３で選択きれた２組のｌ’−Ｃｌ、ｒＢＪビットおよび
線１を介して入力される要求アドレスの組会せから、リ
プレースすべきＢＳのエン） ＩＪを１つだけ決定する
回路である。 第５図はスワップ制御回路１５０を示し７た図であり、
第６図は第５図におけるデコーダ１５１およびセレクタ
１５２の論理動作を説明したものである。 第５図にオイテ、線１１２ＨＷｓ１１２−１ 、線１１
２−２の２組より成り、各々にはセレクタ２２４．２２
５で選択これたアドレスアレイ２０７のエントリの「Ｃ
」ビット％ ｒＢＪ ビットの２ビツトが送られてくる
。１ｆｊｊｌ１２−１にはリプレースメントアレイ２０
５のエントリＲＡ （０）から読み出したロ一番号によ
って選択ａｎｆＣ２ビットが、また、１ｌ１２−２には
エン） ＩＪ ＫＡ（１）から読み出したロ一番号によ
って選択はれた２ビツトが送られてくるものとする。一
方線１から要求バンクアドレスＢが送られてくる。これ
らの信号はデコーダ１５１に入力きれている。デコード
結果はセレクタ１５２に入力さｎＲ，Ａ２０５から１１
Ｍ１１１へ読み出ジｆ′また２つのエントリＲＡ（０）
、ＲＡ（１）のいずれを選択するかを示す信号を第６図
に従い出力する。 第６図は計５ビットの信号の値に応じて選択きれるべき
ロ一番号（ＲＡ （０）かまたはＲＡ（１）で衣わ嘔れ
ている）を示している。第６図において項番０−７およ
び項番２４，２７．２８そして３１に対してｆｌ ［Ａ
（０）／ＲＡ（１月と記入しであるが。 これはＲＡ（０）、 Ｒ，Ａ（１）のいずれを最終的に
リプレースの対象として選択しても効果は同じであるこ
と金示しており、このような場合、実現上はいずれか一
方（たとえばＲ，Ａ（０））’ｆ−固定的に選択するよ
うにすればよい。 第６図に示すＲＡ（０）、 ＲＡ（１）の選択は次の基
準で行なわれる： （１，） ｔずリプレースの対象として書き戻しが必
要でないもの（Ｃ＝０のもの）を選択する。 （２）次にリプレースの対象として書き戻しが必要なも
のを選択せざるを得ないときは、本来のデータ読み出し
要求と、書き戻し要求とがＭＳのバンクで競合を生じる
ことが少なくなるように対象を選択する。 （３） （１）、 （２）のいずれもが不可能なとき
は、Ｒ，Ａ （０） 。 ＲＡ（１）の任意の一つを選択する。 （１）の泡がか可能となった場合、ＢＳの内容をＭＳへ
誉き戻す必要がないため、ＢＳアクセスは、ＭＳから読
出式れたデータ全ＢＳへ格納するのみで終了する。した
がって、ＢＳアクセス処理時間が短かい。また、（２）
の選択が行なわれたとき、ＢＳの内容’ｚＭ８へ書き戻
すとき、その動作は、ＭＳから要求されたデータの読出
しと並行して行うことができるためＢＳアクセス処理は
それ程長くならない。 このように、本発明では複数のリプレース候補からＢＳ
アクセス処理が短かくてすむエントリを１ｓ釈すること
ができる。 さて、（１）、 （２）、 （３）のいずれの場合でも
、Ｍａ２Ｏから読出された要求データを８８２０３へ次
のようにして書き込まれる。 ＢＳ書込み制御回路３０２は、書込み信号Ｒ１不一致信
号ＳＯが１のときに、線８上のデータを選択してＢ５２
０３へ送出する。さらに、Ｍａ２Ｏからデータの読出し
と同時に線４１０に出力きれるデータ有効信号■が入力
されるのに同期して曹込みを示す信号および線１１０か
ら入力烙ｔするロー蕾号を選択すべきことを示す信号等
を含むコントロール１ぎ号をＢ５２０３に出力する。線
１１（）のロ一番号は５ＷＡＰ制御回路１５０により決
定シれたリプレースすべきロ一番号を表す。Ｂ５２０３
では、このロ一番号と、線１を介して与えらｔするカラ
ムアドレスＡＤ２にて指定されるエントリに誓き込みを
行う。こうして、Ｍ８２０から読出されたデータの８８
２０３への書き込みが終了する。 この際ＡＡ２０７の書きかえが次のようにして行なわむ
る。 壷込むべきデータは、要求アドレスの内の−Ｌ位部分Ａ
Ｄ１とバンクビットＢおよび制御ビットＣである。アド
レスＡＤＺとＢは、レジスタ２１１に保持されｆｃ賛求
アドレスがそのまま用いられる。 また、今の場合、ＭＳから新たに読み出されたデータが
ＢＳにストアされたのであるからＣビットとして０を薔
き込めはよい。ＡＡ４込み制御回路３０３ｉ１−１：、
書込み係号Ｗが０の場合に諸いて、不一致信号ＳＯが１
になると、ＣビットとしてＯを出力する回路（図示せず
）を有する。さらにこの回路はアドレスデータ２０７に
５ＷＡＰ制御回路１５０から出力されている５１１０上
のロ一番号に従い動作することを指示する係号を制御係
号（”０ＮＴＲＯＬＳ の一部として出力する。さら
に信号ＷがＯでＳＯが１のときに、ＭＳから線４１０に
信号■が出力芒れると、この信号に同期して誓き込み係
号をこの係号Ｃ０ＮＴＩ（ＯＬＳの一部として出力する
回路全有する。こうしてＡＡ２０７は。 線１を介して与えられるカラムアドレスと、線１１０よ
り与えられるローアドレスを有するエントリに、レジス
タ２１１内のアドレスＡＤＩ、Ｂおよび値ｏ１有するＣ
ビットが書込まれる。このようにしてＢＳのかきかえが
終了する。 上述の（２）、 （３）の場合にはＭＳへの誓き戻しが
必要である。こｊｔは次のように行なわれる。 ５ＷＡＰ制御回路１５０により決定されたＬｌ一番号は
＃！１１０を弁してアドレスセレクタ１２３内のセレク
タ２２６，２２７ （第４図）に入力きれる。セレクタ
２２７は、ＡＡ２０７から出力をワているカラムＣ６０
のローＲＯ〜Ｒ７のエントリの内％＃３！ｌｌｏで指定
さねたロ一番号のエントリにあるＣビットを選択して線
１１に送る。この〔゛ビットは１ｌｌｉ介してＭＳ２０
に送らｔ）る。 ＭＳ２０はこのＣビットの１のときに［１（Ｓ内のデー
タの誓き戻し動作を行う。この書込みアドレスは、次の
ようにして発生ａｔｌる。アドレスセし／フタ１２３内
のセレクタ２２６は、線１１０Ｆ・す′）ロ一番号によ
り、ＡＡ２０７内の一つのエントリに属するアドレスデ
ータＡＤＩとＢを選択し、て巌４に出力する。これらの
データは線１を介してアドレスレジスタ２０９から与え
られるアドレスデータＡＤ２と組合されて一つのＭＳア
クセスのアドレスが形成はれる。セレクタ３２は信号１
１が１のときにこの甘酸アドレスを選択して、線５を介
してｒｖｉ Ｓに入カーｔイ）。書き込むべきデータは
次のよっにして与えられる。Ｂ５２０３からはアドレス
、へＤ２で示されるカラムＣ６０のすべてのエントリが
読み出さｔている。 データセレクタ１２２け、 ｉｌｌ １ ｈの信号と係
号Ｓ Ｏかともに１のときに、Ｂ５２０３の出力の内、
線１１Ｃ・で指定ヶねるロ一番号のエントリを遇ＥＬ、
で糾７に出力する回路（図示せず）を有する。こうして
、Ｈ８２０３のリプレースすべきエノ） ＩＪがＮＩＳ
に転送で７する。この転送は、ＭＳから抗み出さノした
要求データがＢＳに書込埼れる前に行ｌわ！Ｌることは
イうまでもない。ＭＳ２０にｂ・いては王メモリ制御回
路２００がＭＳへの要求アドレス内のバンクビットに応
じてバンクＢＫ（０）又はＢＫｆｌ）のアクセスを行う
。上１水のケース（２）のごとく、要求アドレスと畜き
戻すべきアドレスのバンク計号が異なるときこれらの異
なるバンクに対するアクセスを並行して行うことができ
る。但し、上述のケース（３）のごとく、こ力らのアド
レスが同一のバンクに属するときは２侶号ＳＯに応答し
てＭＳからの読出しが先に実行され、その後、線１１上
のＣビットに応答してＭＳへの書込みか実行さする。こ
のため％ＭＳＦｉ線７上の簀込みｆｒ−タラ保持す２〕
バツフアを有する。 〔要求がＭＳへの曹込みのとき〕 この場合フリップフロップ４０２がセットされ、書４み
１呂号Ｗが１になる。レジスタ３０１（こ鴫込みデータ
がセットされる。比較器２０で、読出し要求の書１合と
同じように比較動作が行なわ１する。 比較の結果、−散池号Ｓ１が１になったとき、Ｂ５２０
３に盲き込みが行なわれる。こねに次のように行なわ５
ｎる。Ｂ ５Ｗｒｉｔｅ ｃｏｎｔｒｏｌ ３０２は
一致信号Ｓ１が１で誓込み信号Ｗが１のときに、レジス
タ３０１内の書込みデータをセレクタしてＢ８２０３に
出力し、かつロ一番号発生回路２１から線１２１に与え
られる一致したロ一番号に応答すべきことを、ｂ・よび
線１から与えられるアト’ＶスＡＤ３にて指定される部
分のみに書込みンｆＩうべきことを指示する信号および
書込み指令を甘り係号Ｃ０ＮＴＲ０ＬＳ に出力する
。こうして、ＨＳ２０３の、ｆｌｉ！１から与えられる
要求アドレス内のカラムアドレスＡＤ２と、線１２１上
の一致ロ一番号にて指定されるエントリ内のアドレスＡ
Ｄ３の部分に誓込みデータが書込まれる。このときアド
レスアレイ２０７は次のように書きかえられる。 ＡＡ Ｗｒｉｔｅ ｃｏｎｔｒｏｌ ３０３は、書込
み信号Ｗと一致信号Ｓ１がともに１のときに埴ｌを有す
るＣビットと、線１２１上の一致ロー省号を選択すべき
ことを示す信号および書込み信号を含む信号Ｃ０ＮＴＲ
０ＬＳをＡＡ ２０７に出力する。指定きれたロ一番号
とカラムアドレスＡＤ２により指定されるエン） ＩＪ
位置にレジスタ２１１にある要求に対するアドレスＡＤ
１とＢおよびＣビットを書込む。こうして％ＡＡ２０７
のエントリのＣビットが１になる。なお、要求が畳込み
のときでもＲＡ２０５は、膀出し要求の場合と同じよう
に書きかえられる。 書込み要求発生時にアドレス比較の結果、不一致信号Ｓ
Ｏが１になると、Ｂ５２０３内のデータ全リプレースす
る必要がある。すなわち、読出し要求時に不一致信号Ｓ
Ｏが１になった場合と全く同じようにして信号ＳＯに応
答して、セレクタ３２、線５を介して与えられる要求ア
ドレスに基づきＭＳ ２０１ｄ続出し動作をする。続出
きれたデータＶｉＢＳ書込み制御３０２によりＢ５２０
３に書込まれる。すなわち、この回路３０２は信号Ｗと
ＳＯがともに１のときに、まず線８上のデータを選がし
て出力するとともに、線１１０上のリプレースすべきロ
一番号に応答すべきことを示す信号を送出する。さらに
、データ有効信号■に応答して書込み信号を送出する。 こうして、線１１０上のロ一番号、線１上のカラムアド
レスに応答して、Ｂ５２０３内に線８上のデータが書き
こまれる。ＢＳ Ｗｒｉｔｅ ４１０は先の書込み信
号送出後、レジスタ３０１の出力および書込み指令およ
び部分書込み信号全送出する。先にＭＳからのデータを
書込んだエントリの内、線１上のアドレスＡＩ）３にて
示される部分にレジスタ３０１内のデータが書込せねる
。 この際リプレースすべきＢＳのエン） ＩＪに対するＣ
ビットが１のときには、ＢＳを書きかえる前にその内容
’（ｒＭ８に書き戻す必要がある。このことは要求がＢ
Ｓへの読出しの場合と全く同様に処理きねる。 〔発明の効果〕 以上述べたように、本発明によれば、スワップアウトす
るべき回数をへらすことができ、結果としてスワップア
ウト処理に要する時間全低減できる。 図面の簡単な説明 第１図は本発明の実施例を示し、第２図は第１図の実施
例で示すアドレスを説明する図、第３図は、第１図のア
ドレスアレイ（２０７１に記憶これるデータを示す図、
第４図は第１図のアドレスセレクタ（１２３）の詳細構
成図、第５図は第１図の７０ ′Ａ ＋ （２） 第Ｚ 図 〒 −＃ ］
のアドレスアレイ内のデータの構漬をホす図、第３図は
本発明によるスワツピング回路図、第４図は本発明によ
るアドレスアレイ内の戸−タ・セレクタの詳細ブロック
図、第６図はアドレス・セレクタの詳細ブロック図、第
７図は本発明にρ・力・わるスワップ制御回路のブロッ
ク図、第８図′５ｆＪＪ 図 不 と ｍ 手続補正書 １１１″１の表小 昭和５７ ＋１特１、′１願第７］２１１ 号）
Ｌ明Ｕ）名ドｊ・ 緩衝記憶装置 １山 １１４ 明 る と ・ 特１．１出願人 ・、４．・＋ Ｉ＋ ｊ″！・要ｒｒ所代 理
人 川１ １１ しり ′１１ 象 発明の名称、明細書の全文および図面 ２ 図面の第１図〜第５図ケ別紙のとおりに補止する。 ３ 原図１第６図、第７図を削除てる。 ４ 別紙のとおりに原図面第８図を第６図と訂正する。 明 細 書 発明の名称 緩衝記憶装置 特許請求の範囲 １、他の記憶手段２０の複数位置にあるデータをそれぞ
れ保持するだめの、複数の記憶ロケ ジョン金有する第
１の記憶手段（２０３１と、該第１の手段内の記憶アド
レスおよび各データが該第２の手段に格納後憂きかえら
れたか否かにより第１．第２の値を取る制御データを記
憶する第２の手段と、該第２の手段に新たにデータ金格
納するときに利用する複数のリプレース用ロケーション
を表示する手段と、要求アドレスで指定されるデータが
該第２の手段に記憶場１１ているか否かを％要求アドレ
スと該記憶アドレスに基づき検出する手段と、該検出結
果が否定的のときに、該要求アドレスに基づき該要求デ
ータを該他の手段から該第１の手段に転送する手段と、
該表示芒ねた複数のリプレース用ロケーションの内、該
第２の手段に記憶さねでいる制御データが該第２の値の
ものを選択し、αロクー／ヨン會該転送データの記憶位
置として該第１の手段に指示する制御手段とよりなる緩
衝記憶装置。 ２、該他の手段は並列にアクセス可能な複数の）（ンク
からなり、該制御手段は、該複数のリプレース用ロケー
ションに対する制御データのいずれ（、が第１の値を南
するとべに、該要求アドレスが指定−ｒるパンクと異な
るバンク全指定するｄ己憶アドレスを有するロケーショ
ンを選択して指示する手段と、該指示されたロケ−・／
ヨンのｔ−夕分該転送されたデータが該第１の手段に舊
かれる前に該第１の手段に転送する手段とからなる第１
項の記憶装置。 発明の詳細な説明 〔発明の利用分野〕 本発明は計算機システムの記憶装置に関し、特ＶＣスト
ア制御方式としてスワツピング方式を用いた階Ｉ−記＋
＃、装置に関する。 〔発明の背景〕 情報処理装置は中央処理装置（ＣＰＵ）が要求するデー
タを毎回低速な主記憶装置［ＩＳ＋から転送していたの
では十分な性能を期待できないため、ＣＰＵとＭＳの間
にＣＰＵのスピードに回期しうる小容量高速の緩衝記憶
装＆（［３８１を噛〈ことにより、通常は１３８から高
速にチー タ倉転送すること全可能にしている。 緩衝記憶装置ＢＳを具備する記憶／スｆム、とくに多重
階を一構造をなすように複数のＩＳｓ牙貝哨する記憶シ
ステムでは、ＭＳに近い階）ｍの８８間あるいｋｌ、Ｍ
ＳとＭＳに接続されるＢＳとの間ではスワツピング方式
によるストア制御かなＪれることが多い。 スワツピング方式によるストア制御Ｊは次のような方式
をいう。 ストア要求がある時、ストア・データ１ＪＲ８にのみ書
込み、〜１Ｓには書込みを行なわない。ＨＳにおいてそ
のストア・データ金倉むブロックを１）ＡＴＡＩ とす
る。このストアの結果１次・／）ようにして後でＭＳへ
薔き込まねる。 ｃ Ｐ ＵからＢＳに対する読み出し要求で、ＢＳしこ
該−ｊ−夕が存在しない符、この該データ金倉むフロッ
ク（ＩＩＡＴＡ２とする）をＭＳから読み出して［４Ｓ
′〜＋？ｉ輌する必要が生じる。この時ＢＳ内で１）
Ａ ｉ’ Ａ ２合格悄すべき場所會空ける必要かめる
が、ここで元株のＩ）ＡＴＡＩが格納づわている場所を
１＋Ａ’ｌ’Ａ２ ｋ ＃ｒたに格納するだめの場所と
ｌ〜で選民だと−ｔ６０１）ＡＴＡＩでは一ヒ述のよう
にストアがなさｉｔたために、以目１］にＩ）ＡＴＡＩ
がＭＳから読み出されて１３ Ｓへ格納された時、中と
は、内容が変更されていり。したがってＩ）ＡＴＡ２ｉ
Ｈ８へ格納する時、ぞｒＪ） ｐ＋Ｊ ＶこＩ） Ａ
ｉ’ Ａ Ｉの内容？！−１３８から読み出し−ＣＮＩ
Ｓへ★込みケ行なうことによって、ストア動作ｌ／）
結束金１’ｖｌ Ｓへ誉込む。 Ｃのよつしこ、 Ｂ８に対する新しいデータの登録し
こともなってＢＳからＭＳへの讐込みが生じることかめ
Φη・、このようなりＳとＭＳの間でデータ・′）人７
１％え紫スワツピングと呼ぶ。 も（２、ブロックＤ Ａ Ｔ Ａ Ｚを新たに格納する
場所としてストア動作を受けていない、ブロックたとえ
はＤＡＴＡ３が格納される場所が選ばれた場合、このブ
ロックＤＡ’ｌ’Ａ３はＭＳに誓き尿す必’ｔ９ｉ−，
Ｉない。 しかし、従来の方法では、′＃たなブロックｔｍ納すべ
き場所の選択け１その場所に格納妊ｔＩＣいるデータが
Ｍ Ｓへ書き戻す必要があるか古２・に無関係に行なわ
ｔｌでいる。 さらに連結Ｍ Ｓは複数の、バンクと叶（Ｊｔｌる、そ
わそｔ１独立にアクセス可能な単位に分が７１ ＋いる
。ｔｌＪｉつｉ、フロニア りＤＡ’ｌ”Ａ １とＤＡ
ｉ’Ａ２ｚ）；異なるバンクに嬉するときにはＭＳがら
のノ°ロックＤＡ’ｌ’Ａ２（Ｑ読出しと、ＭＳへのプ
０ツク１ｌＡｉ’Ａ１の書込みが１１に行して行えるだ
めに、スワツピング処理時間は短かい。しかし、ブロッ
クｊｌＡＴＡｌの決定はあらかじめ定めたアルゴリズム
により決定芒ｔするｔめ、ブロックＬ）ＡＴＡＩとＤＡ
ＴＡ２とが同一のバンクに属することがしばしば生じる
。この場合、こねら二つのブロックへのアクセスｖ、１
． Ｉ１ｍ次行なわ才］る。この結果、スワツピング処
理時間が長くなる。 このスワツピング処理の必要性は、ストア安水たけでな
く、毎込み帯水のときにも生じる。 ［］発明の目的〕 し、またかつて本発明の目的は、スワツピング処理時間
の短かい緩伽記惜装置を提供することにある。 〔発明の概袈〕 このため本発明では、倉だにデータを格納する場所の候
補金欠数個あらかじめ表示し、表ボ埒れた複数の１５ｉ
′輛の内、ＭＳへのデータの書き戻しのだめの時間が最
小となるものを選択するようにした。 〔発明の実施例〕 第１図に示すようにＨＳ ２０３は一般にセットアノ７
′アテイ７方式により匍制御芒れる。ここでは１（Ｓ
２０３ ｒ、ｔ ６４カラム×８０−慣成をしており５
］２エントリより成るとしている。Ｅ Ｓ ２０３の４
エントリにＭＳ２０１のどのブロックのデータ？保（、
■しているかを示すブロックアドレスを保持するために
Ｂ５２０３の構成と同様の６４カラム×８０−から成る
アドレス・アレイ２０７が設けらｔｌでいる。 壕だ、Ｂ ８２０３内データのリプレース用に、Ｂ Ｓ
２０３の各カラムごとに２つのエントリ１１Ｎ（＋１
゜ＲＡ （１） ｋ有するリプレースメントアレイ２１
１５ カ用＄をネでいる。リプレースメントアレ、（２
０５は二つのリプレースメントアレイＲＡ （０） ／
（ｌｉがらなり、各々の各カラムのエントリは、８ｓ
２０３に新たにデータを格納するローの番号を小−１゜
本発明では、各カラムごとに複数の、ここでＶｊ二つの
リプレースすべきロ一番号が表示σｊてぃｂのが特承的
である。この二つのロ一番号に、ロー、缶号更新回路２
０６により更新される。Ｎ・１８２０はバンク（０）
２０１、バンク（１） ２０２にインメリーノ゛芒れて
いる。バンク数は更に多くてもよい。 本実施例で用いるアドレスは第２図にｉｒ＜−ｔように
３２ビツトからなる。この内、ビット０θ、ら２４まで
内ビットが必要なデータ金倉むブロックのアドレスを表
わす。ＭＳとＢ Ｓの間のチー タの転送Ｈこのブロッ
クを単位に行なわれる。この内、ビット１８から２３は
、カラムアドレスＡＩ）２とＬ、てＡＡ２０７．Ｂ８２
０３をアクセスするのにも用いられる。ビット２４は要
求源れているブロックがＩｔねているバンクを指定する
もので以下、バンクビットＢと呼ぶ。アドレスビット２
５から２７は、ヒツト０から２４にて指定σれるブロッ
ク内、０８バイトのデータを指定する。以下、これらの
ビットにアドレス部分ＡＤ３と表わす。ビット２９から
３１はこの指定された８バイトのデータ内７）１バイト
を指定するものであるが、ＢＳのアクセス時には使用ζ
Ｆない。 Ｂ５２０３の谷エントリには一つのブロックのデータが
耐重１！１ている。あるブロックデータは、−ｆｔｌ
ｋ ＋ｖ定するアドレスの内のビット１８から２３に対
応するＢＳのカラムに記憶芒れる。 アドレスアレイ２０７の谷エントリの形式は第３図に示
〜すようにアドレス部分Ａ、Ｄ１と、「Ｃ」ビットおよ
び「Ｂ」ビットよりなる。アドレス部は、７１范、する
Ｂ５２０３内の一つのエントリに保持すｔｌているブロ
ックデータ金化定するための２５ビツトの内の上位１７
ビツト（ＡＤＩ）である。Ｂビットはこのブロックに対
するバンクビットである。 Ｃビットは対応するＢ５２０３のエントリに対し書込み
（ストア）がな畑れたか否かを・■・−ｒもの−Ｃある
。 ＣＰｔＪｆ図承せす）からの、あるいは（’ Ｐ （Ｉ
とＢ５２０３の間に他のＢＳ（図示せず）〃・収すられ
ているとき、このＢＳ（図示せず）から！リデータ璧求
があると壕ずアドレスアレイ２０７の慣索を何なう。す
なわち、このデータ要求アトし・スがレジスタ２０９に
セットされる。この７− メ安水がデータの恍出しのと
きには、このとき・リップフロップ４０１がセットされ
、そこから抗出し侶％Ｒが出力される。１だ、このデー
タ散水が誓込みのときには、フリップフロップ４０２ｆ
ｉ・セットされ、そこから誓込み信号Ｗが出力芒７＋
、ｒＱ ０このとき、レジスタ３０１に書込みデータか
七′２・トさする。要求アドレスの−＠Ａ Ｄ ２ （
カラム−１′ドレス）が線１を弁してアドレスアレイ２
０７．ＩＪプレースメンドアレイ２０５、Ｂ５２０３に
ｑ ラフ１ 。 こ２Ｊ頭によって検索すべきカラムが一意的に指定され
る。ここでげカラムＣ６０が指定きれるとする。 アドレスアレイ２０７においてはカラムＣ６０に属する
８ １Ｊ−ｔ（Ｏ〜Ｒ７に言まれるデータを並夕１１に
直み出シ、２、これを比較器２０に入力する。こＱ′）
比軟器２０には要求アドレスの内のアドレス部シ） Ａ
Ｉ）１と１３ビツトが線２’（ｔ−介して入力さ才１．
こｔ］とアトし・スアレイ２０７から読み出した８つの
γドし・スの各々と比較がなされる。 比較器２０け、いずれかのローから絖み出したアドレス
と要求アドレスが一致した場合、信号Ｓ ｌ（ｒ ｒｌ
Ｊに、いずれのローから読み出したアドレスとも一致し
なかった場合は信号ＳＯを１１」にｔｂ０ 丑だいずれかのローで一致した場合、比較器２０の出力
に基つき一致したロ一番号がロ一番号発Ｌ）−回路２１
で作られる。 ＬＨ８絖み出し要求の場合〕 今、比較器２０により出力芒れる一致１８号Ｓが１とな
ったと仮定する。 Ｂ５２０３では線１を介して送らねて＜ 、”）ｈツム
アドレスＡ Ｉ）２まりカラムＣ６０に属すル１」−Ｒ
Ｏ〜Ｒ７に格納場れているデータに、ｆｆｌみ出Ｌ −
（。 データ・セレクタ２２に入力する。 データ・セレクタ２２は入力信号Ｓ１がｌ（−゛かつ読
出り、 １ｇ号Ｒが１のときにロー俳号発生回路２１よ
り入力妊れる「１一番号に対応する〕−メｖ′）内、１
ｆＭ１のアドレスＡＤ３で指定芒ネる８バイ１を選択し
て脚６に送出する。芒らにセレクタ３０はｍ９に介して
要求元へデータセレクタ２２、・〕出カデータ金転送す
る。 セレクタ３０は、Ｓ１＝「１ｊのとき、綾６１−のデー
タ（ｉｒ、５Ｏ＝ｒｌｊのときはＭＳから転速キねる？
ＩＭｓ上のデータ金銭択して線９へ出力ｒζ。 ように構成されている。をらに、ＲＡ２（’１５よりし
７スタ２０９内のカラムアドレスＡ Ｉ） ２−’ＣＪ
’ｅｊ定場ネるカラム（Ｃ６０）の二つのエントリが絖
み出びれ、Ｉ（Ａ史１ｒｌす１路２０６により内容金史
口［（７て再ひリプレースメントアレイ２０５の該当カ
フム（Ｃ６０）へ曹き込ＤＲＡ史ｉ＃ｒｌＲＭ ２０６
Ｈｌこの史軒にあたり、ロ一番号発生回路２１がら出
力式れるロ一番号全利用し、一定のルールによってロー
の食号を決定する。 リプレースメントアレイ２０５のエン下りの内在はＢ５
２０３に対して参照（絖出し又は誓込み）がな芒ｎる毎
に更新される。リプレースの候補の決め方には種々のル
ール（たとえば、Ｆｉｒｓｔ−ｉｎ、 Ｆｉｒｓｔ−ｏ
ｕｔや、１ｅａｓｔ １ｅｃｅｕｔｌｙ［Ｊｓｅｄ
（ＬＲＵ）） があるが、例えばＬＲＵ’を採用した
とすると、リプレースメントアレイ更新回路２０６は紋
も近い過去に呑照芒れてぃない２つのロー食号を決定し
、ＢＳに対する参照が完了する毎にＲＡに誓込むように
＋８成される。厳も近い過去に参照きれていない２つの
ロー舎号を決定する、平易な方法の一つは、Ｂ５２０３
の谷カラムごとに、ローＲＯ〜Ｒ３の内、最も近い過去
に参照されなかったロ一番号と、ローＲ４〜Ｒ７の内、
最も近い過去に参照されなかったロー舎号とをそれぞれ
決定して、リプレースメントアレイｆＬＡ （０） 。 ＲＡ （１）に格納することである。したがって、この
方法によれば、ロ一番号更新回路２０６はこｔｌら二つ
のローのグループごとに更新すべきロ一番号を独立に決
定する二つの回路から構成すればよい。 このとき、 Ｒｈｖ新回路２０６は、ロ一番号発生回路
２１から入力されるロ一番号が属するグループに対する
一つのエントリのみを更新すねンｊよい。 また、二つのロ一番号全決定する他の方法は、ＢＳの各
カラムごとに、８つのローの内の最も近い過去に参照さ
れなかったロ一番号および、残りの７つの番号の内の最
も近い過去に参照ｄｆｌなかったロ一番号とを決定する
方法である。このためには、 ＲＡＣ新回路２０６は、
Ｒ，Ａ（０）、 ＲＡｔｌ）ノ二つのエンｌＪ’に更新
する必要力ｉある。いすｔｌの方法を用いるにしても、
従来公知の、最も近い過去に参照されなかったロ一番号
を決定するための回路全若干の修正をするのみで用いる
ことがて′きるため、ここでは、リプレースメントアレ
イ更新回路２０６の内部回路構成の説明は省略されてい
る。 以下では簡単のために、前者の原理により回路２０６が
構成されているものとする。 一方、比較器２０での比較動作の結果、アドレスの一致
が検出されなかった場合、ＭＳ２０から要求アドレスに
対するブータラ読み出し、ζらに、このデータｋＢｓ
２０３内に格納する必要がある。 これに伴ないアドレスアレイ２０７を書きがえる。 こ（７）際、Ｂ５２０３内への要求されたデータの格納
場所にある元のデータが、曹きかえられているとき、こ
れをＭＳへ誓き込む（５Ｗａｐ ｏｕｔ ）する必要が
ある。以上の動作は次のようにして実行さｔする。 比較器２０の出力ＳＯが１になり、この出力に応答して
ＭＳ２０は読み出し動作をする。この抗出しアドレスと
してレジスタ２０’ ９にある要求アドレスが吻３．セ
レクタ３２．線５ｆ介してＭＳ２０へ送られる。セレク
タ３２は信号ｓｏが１のときに＃５１３を選択するよう
に構成される。その後、後述するように信号線１１が１
になると線１を選択するように構成される。Ｍ８２０か
ら続出したデータはｉｎ介してセレクタ３０へ入力をれ
６゜セレクタ３０は信号ｓｏが１のときにｉ８にセレク
トし、線９へ接続する。こうして読出きれたデータが線
９を介して要求元へ送られる。 Ｂ５２０３へのこのデータの簀き込みおよびアドレスア
レイ２０７の更新は以下のようにして行なわれる。 リプレースメントアレイ２０５がら読出さノまた該当す
るカラム（ここでＣ６０）に対する二つのエントリにあ
るロ一番号はアドレスセレクタ１２３へｍ１ｉｉｉ介し
て入力される。 アドレス・セレクタ１２３ｉアドレスアレイ２０７から
入力されるカラムＣ６０のローＲ，０〜Ｒ７のエントリ
の内、！１１１より入カ感れた２つのロ一番号の各々に
対応するエントリヲそ才りぞれ選択するセレクタ２２４
．２２５ （Ｆｉｇ、 ４ ）を有する。選択された２
組のエントリの各々のｒｃＪ ビット、ｒＢＪ ビット
全線１１２（！−弁してスワツピング制御回路１５０へ
入力する。 スワツピング制御回路１５０はアドレス・セレフタ１２
３で選択きれた２組のｌ’−Ｃｌ、ｒＢＪビットおよび
線１を介して入力される要求アドレスの組会せから、リ
プレースすべきＢＳのエン） ＩＪを１つだけ決定する
回路である。 第５図はスワップ制御回路１５０を示し７た図であり、
第６図は第５図におけるデコーダ１５１およびセレクタ
１５２の論理動作を説明したものである。 第５図にオイテ、線１１２ＨＷｓ１１２−１ 、線１１
２−２の２組より成り、各々にはセレクタ２２４．２２
５で選択これたアドレスアレイ２０７のエントリの「Ｃ
」ビット％ ｒＢＪ ビットの２ビツトが送られてくる
。１ｆｊｊｌ１２−１にはリプレースメントアレイ２０
５のエントリＲＡ （０）から読み出したロ一番号によ
って選択ａｎｆＣ２ビットが、また、１ｌ１２−２には
エン） ＩＪ ＫＡ（１）から読み出したロ一番号によ
って選択はれた２ビツトが送られてくるものとする。一
方線１から要求バンクアドレスＢが送られてくる。これ
らの信号はデコーダ１５１に入力きれている。デコード
結果はセレクタ１５２に入力さｎＲ，Ａ２０５から１１
Ｍ１１１へ読み出ジｆ′また２つのエントリＲＡ（０）
、ＲＡ（１）のいずれを選択するかを示す信号を第６図
に従い出力する。 第６図は計５ビットの信号の値に応じて選択きれるべき
ロ一番号（ＲＡ （０）かまたはＲＡ（１）で衣わ嘔れ
ている）を示している。第６図において項番０−７およ
び項番２４，２７．２８そして３１に対してｆｌ ［Ａ
（０）／ＲＡ（１月と記入しであるが。 これはＲＡ（０）、 Ｒ，Ａ（１）のいずれを最終的に
リプレースの対象として選択しても効果は同じであるこ
と金示しており、このような場合、実現上はいずれか一
方（たとえばＲ，Ａ（０））’ｆ−固定的に選択するよ
うにすればよい。 第６図に示すＲＡ（０）、 ＲＡ（１）の選択は次の基
準で行なわれる： （１，） ｔずリプレースの対象として書き戻しが必
要でないもの（Ｃ＝０のもの）を選択する。 （２）次にリプレースの対象として書き戻しが必要なも
のを選択せざるを得ないときは、本来のデータ読み出し
要求と、書き戻し要求とがＭＳのバンクで競合を生じる
ことが少なくなるように対象を選択する。 （３） （１）、 （２）のいずれもが不可能なとき
は、Ｒ，Ａ （０） 。 ＲＡ（１）の任意の一つを選択する。 （１）の泡がか可能となった場合、ＢＳの内容をＭＳへ
誉き戻す必要がないため、ＢＳアクセスは、ＭＳから読
出式れたデータ全ＢＳへ格納するのみで終了する。した
がって、ＢＳアクセス処理時間が短かい。また、（２）
の選択が行なわれたとき、ＢＳの内容’ｚＭ８へ書き戻
すとき、その動作は、ＭＳから要求されたデータの読出
しと並行して行うことができるためＢＳアクセス処理は
それ程長くならない。 このように、本発明では複数のリプレース候補からＢＳ
アクセス処理が短かくてすむエントリを１ｓ釈すること
ができる。 さて、（１）、 （２）、 （３）のいずれの場合でも
、Ｍａ２Ｏから読出された要求データを８８２０３へ次
のようにして書き込まれる。 ＢＳ書込み制御回路３０２は、書込み信号Ｒ１不一致信
号ＳＯが１のときに、線８上のデータを選択してＢ５２
０３へ送出する。さらに、Ｍａ２Ｏからデータの読出し
と同時に線４１０に出力きれるデータ有効信号■が入力
されるのに同期して曹込みを示す信号および線１１０か
ら入力烙ｔするロー蕾号を選択すべきことを示す信号等
を含むコントロール１ぎ号をＢ５２０３に出力する。線
１１（）のロ一番号は５ＷＡＰ制御回路１５０により決
定シれたリプレースすべきロ一番号を表す。Ｂ５２０３
では、このロ一番号と、線１を介して与えらｔするカラ
ムアドレスＡＤ２にて指定されるエントリに誓き込みを
行う。こうして、Ｍ８２０から読出されたデータの８８
２０３への書き込みが終了する。 この際ＡＡ２０７の書きかえが次のようにして行なわむ
る。 壷込むべきデータは、要求アドレスの内の−Ｌ位部分Ａ
Ｄ１とバンクビットＢおよび制御ビットＣである。アド
レスＡＤＺとＢは、レジスタ２１１に保持されｆｃ賛求
アドレスがそのまま用いられる。 また、今の場合、ＭＳから新たに読み出されたデータが
ＢＳにストアされたのであるからＣビットとして０を薔
き込めはよい。ＡＡ４込み制御回路３０３ｉ１−１：、
書込み係号Ｗが０の場合に諸いて、不一致信号ＳＯが１
になると、ＣビットとしてＯを出力する回路（図示せず
）を有する。さらにこの回路はアドレスデータ２０７に
５ＷＡＰ制御回路１５０から出力されている５１１０上
のロ一番号に従い動作することを指示する係号を制御係
号（”０ＮＴＲＯＬＳ の一部として出力する。さら
に信号ＷがＯでＳＯが１のときに、ＭＳから線４１０に
信号■が出力芒れると、この信号に同期して誓き込み係
号をこの係号Ｃ０ＮＴＩ（ＯＬＳの一部として出力する
回路全有する。こうしてＡＡ２０７は。 線１を介して与えられるカラムアドレスと、線１１０よ
り与えられるローアドレスを有するエントリに、レジス
タ２１１内のアドレスＡＤＩ、Ｂおよび値ｏ１有するＣ
ビットが書込まれる。このようにしてＢＳのかきかえが
終了する。 上述の（２）、 （３）の場合にはＭＳへの誓き戻しが
必要である。こｊｔは次のように行なわれる。 ５ＷＡＰ制御回路１５０により決定されたＬｌ一番号は
＃！１１０を弁してアドレスセレクタ１２３内のセレク
タ２２６，２２７ （第４図）に入力きれる。セレクタ
２２７は、ＡＡ２０７から出力をワているカラムＣ６０
のローＲＯ〜Ｒ７のエントリの内％＃３！ｌｌｏで指定
さねたロ一番号のエントリにあるＣビットを選択して線
１１に送る。この〔゛ビットは１ｌｌｉ介してＭＳ２０
に送らｔ）る。 ＭＳ２０はこのＣビットの１のときに［１（Ｓ内のデー
タの誓き戻し動作を行う。この書込みアドレスは、次の
ようにして発生ａｔｌる。アドレスセし／フタ１２３内
のセレクタ２２６は、線１１０Ｆ・す′）ロ一番号によ
り、ＡＡ２０７内の一つのエントリに属するアドレスデ
ータＡＤＩとＢを選択し、て巌４に出力する。これらの
データは線１を介してアドレスレジスタ２０９から与え
られるアドレスデータＡＤ２と組合されて一つのＭＳア
クセスのアドレスが形成はれる。セレクタ３２は信号１
１が１のときにこの甘酸アドレスを選択して、線５を介
してｒｖｉ Ｓに入カーｔイ）。書き込むべきデータは
次のよっにして与えられる。Ｂ５２０３からはアドレス
、へＤ２で示されるカラムＣ６０のすべてのエントリが
読み出さｔている。 データセレクタ１２２け、 ｉｌｌ １ ｈの信号と係
号Ｓ Ｏかともに１のときに、Ｂ５２０３の出力の内、
線１１Ｃ・で指定ヶねるロ一番号のエントリを遇ＥＬ、
で糾７に出力する回路（図示せず）を有する。こうして
、Ｈ８２０３のリプレースすべきエノ） ＩＪがＮＩＳ
に転送で７する。この転送は、ＭＳから抗み出さノした
要求データがＢＳに書込埼れる前に行ｌわ！Ｌることは
イうまでもない。ＭＳ２０にｂ・いては王メモリ制御回
路２００がＭＳへの要求アドレス内のバンクビットに応
じてバンクＢＫ（０）又はＢＫｆｌ）のアクセスを行う
。上１水のケース（２）のごとく、要求アドレスと畜き
戻すべきアドレスのバンク計号が異なるときこれらの異
なるバンクに対するアクセスを並行して行うことができ
る。但し、上述のケース（３）のごとく、こ力らのアド
レスが同一のバンクに属するときは２侶号ＳＯに応答し
てＭＳからの読出しが先に実行され、その後、線１１上
のＣビットに応答してＭＳへの書込みか実行さする。こ
のため％ＭＳＦｉ線７上の簀込みｆｒ−タラ保持す２〕
バツフアを有する。 〔要求がＭＳへの曹込みのとき〕 この場合フリップフロップ４０２がセットされ、書４み
１呂号Ｗが１になる。レジスタ３０１（こ鴫込みデータ
がセットされる。比較器２０で、読出し要求の書１合と
同じように比較動作が行なわ１する。 比較の結果、−散池号Ｓ１が１になったとき、Ｂ５２０
３に盲き込みが行なわれる。こねに次のように行なわ５
ｎる。Ｂ ５Ｗｒｉｔｅ ｃｏｎｔｒｏｌ ３０２は
一致信号Ｓ１が１で誓込み信号Ｗが１のときに、レジス
タ３０１内の書込みデータをセレクタしてＢ８２０３に
出力し、かつロ一番号発生回路２１から線１２１に与え
られる一致したロ一番号に応答すべきことを、ｂ・よび
線１から与えられるアト’ＶスＡＤ３にて指定される部
分のみに書込みンｆＩうべきことを指示する信号および
書込み指令を甘り係号Ｃ０ＮＴＲ０ＬＳ に出力する
。こうして、ＨＳ２０３の、ｆｌｉ！１から与えられる
要求アドレス内のカラムアドレスＡＤ２と、線１２１上
の一致ロ一番号にて指定されるエントリ内のアドレスＡ
Ｄ３の部分に誓込みデータが書込まれる。このときアド
レスアレイ２０７は次のように書きかえられる。 ＡＡ Ｗｒｉｔｅ ｃｏｎｔｒｏｌ ３０３は、書込
み信号Ｗと一致信号Ｓ１がともに１のときに埴ｌを有す
るＣビットと、線１２１上の一致ロー省号を選択すべき
ことを示す信号および書込み信号を含む信号Ｃ０ＮＴＲ
０ＬＳをＡＡ ２０７に出力する。指定きれたロ一番号
とカラムアドレスＡＤ２により指定されるエン） ＩＪ
位置にレジスタ２１１にある要求に対するアドレスＡＤ
１とＢおよびＣビットを書込む。こうして％ＡＡ２０７
のエントリのＣビットが１になる。なお、要求が畳込み
のときでもＲＡ２０５は、膀出し要求の場合と同じよう
に書きかえられる。 書込み要求発生時にアドレス比較の結果、不一致信号Ｓ
Ｏが１になると、Ｂ５２０３内のデータ全リプレースす
る必要がある。すなわち、読出し要求時に不一致信号Ｓ
Ｏが１になった場合と全く同じようにして信号ＳＯに応
答して、セレクタ３２、線５を介して与えられる要求ア
ドレスに基づきＭＳ ２０１ｄ続出し動作をする。続出
きれたデータＶｉＢＳ書込み制御３０２によりＢ５２０
３に書込まれる。すなわち、この回路３０２は信号Ｗと
ＳＯがともに１のときに、まず線８上のデータを選がし
て出力するとともに、線１１０上のリプレースすべきロ
一番号に応答すべきことを示す信号を送出する。さらに
、データ有効信号■に応答して書込み信号を送出する。 こうして、線１１０上のロ一番号、線１上のカラムアド
レスに応答して、Ｂ５２０３内に線８上のデータが書き
こまれる。ＢＳ Ｗｒｉｔｅ ４１０は先の書込み信
号送出後、レジスタ３０１の出力および書込み指令およ
び部分書込み信号全送出する。先にＭＳからのデータを
書込んだエントリの内、線１上のアドレスＡＩ）３にて
示される部分にレジスタ３０１内のデータが書込せねる
。 この際リプレースすべきＢＳのエン） ＩＪに対するＣ
ビットが１のときには、ＢＳを書きかえる前にその内容
’（ｒＭ８に書き戻す必要がある。このことは要求がＢ
Ｓへの読出しの場合と全く同様に処理きねる。 〔発明の効果〕 以上述べたように、本発明によれば、スワップアウトす
るべき回数をへらすことができ、結果としてスワップア
ウト処理に要する時間全低減できる。 図面の簡単な説明 第１図は本発明の実施例を示し、第２図は第１図の実施
例で示すアドレスを説明する図、第３図は、第１図のア
ドレスアレイ（２０７１に記憶これるデータを示す図、
第４図は第１図のアドレスセレクタ（１２３）の詳細構
成図、第５図は第１図の７０ ′Ａ ＋ （２） 第Ｚ 図 〒 −＃ ］
Claims (1)
- 中央処理装置と主記憶装置の聞Ｅ１個以上の緩衝記憶装
置ｔ−階層構造をなすように有するｄＵ２憶シフシステ
ムいて、上記中央処理装置から要求されたデータを転送
データとして転送する際に、上記主記憶装置もしくは上
記緩衝記憶装置のいずれかにおいて、転送すべきデータ
を読出す処理と、よりＣＰＵに近い側の緩衝記憶装置よ
り送らｒてきたｌｔ侠アータを書込む処理の２つを同一
６己ｔＪｉ装置にて実行しなければならない時、上記［
Ｉ ｍデータ？、この置換データの誓込みと転送データ
の絖出しの競合が減るように選択でさる手段をもち、上
記書込み及び読出し金並夕１」に実行できること全可能
にし次階１−記憶装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57071211A JPS58189890A (ja) | 1982-04-30 | 1982-04-30 | 階層記憶装置 |
| DE8383104225T DE3381064D1 (de) | 1982-04-30 | 1983-04-29 | Pufferspeicher mit einem swappingschaltkreis. |
| CA000427073A CA1202426A (en) | 1982-04-30 | 1983-04-29 | Buffer storage including a swapping circuit |
| EP83104225A EP0093428B1 (en) | 1982-04-30 | 1983-04-29 | Buffer storage including a swapping circuit |
| US06/490,518 US4608671A (en) | 1982-04-30 | 1983-05-02 | Buffer storage including a swapping circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57071211A JPS58189890A (ja) | 1982-04-30 | 1982-04-30 | 階層記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58189890A true JPS58189890A (ja) | 1983-11-05 |
Family
ID=13454114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57071211A Pending JPS58189890A (ja) | 1982-04-30 | 1982-04-30 | 階層記憶装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4608671A (ja) |
| EP (1) | EP0093428B1 (ja) |
| JP (1) | JPS58189890A (ja) |
| CA (1) | CA1202426A (ja) |
| DE (1) | DE3381064D1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4740923A (en) * | 1985-11-19 | 1988-04-26 | Hitachi, Ltd | Memory circuit and method of controlling the same |
| CA1293565C (en) * | 1986-04-28 | 1991-12-24 | Norio Ebihara | Semiconductor memory |
| CA1299768C (en) * | 1987-03-04 | 1992-04-28 | Ikuo Yamada | Memory access control system |
| JP2545416B2 (ja) * | 1987-11-21 | 1996-10-16 | 株式会社日立製作所 | 半導体メモリ |
| US5268319A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Highly compact EPROM and flash EEPROM devices |
| EP0618535B1 (en) | 1989-04-13 | 1999-08-25 | SanDisk Corporation | EEPROM card with defective cell substitution and cache memory |
| US5467460A (en) * | 1990-02-14 | 1995-11-14 | Intel Corporation | M&A for minimizing data transfer to main memory from a writeback cache during a cache miss |
| US6230233B1 (en) * | 1991-09-13 | 2001-05-08 | Sandisk Corporation | Wear leveling techniques for flash EEPROM systems |
| US5390308A (en) * | 1992-04-15 | 1995-02-14 | Rambus, Inc. | Method and apparatus for address mapping of dynamic random access memory |
| WO2004040586A1 (en) * | 2002-10-28 | 2004-05-13 | Sandisk Corporation | Automated wear leveling in non-volatile storage systems |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3541529A (en) * | 1969-09-22 | 1970-11-17 | Ibm | Replacement system |
| US4168541A (en) * | 1978-09-25 | 1979-09-18 | Sperry Rand Corporation | Paired least recently used block replacement system |
| JPS5619575A (en) * | 1979-07-25 | 1981-02-24 | Fujitsu Ltd | Data processing system having hierarchy memory |
| US4303993A (en) * | 1979-10-10 | 1981-12-01 | Honeywell Information Systems Inc. | Memory present apparatus |
-
1982
- 1982-04-30 JP JP57071211A patent/JPS58189890A/ja active Pending
-
1983
- 1983-04-29 CA CA000427073A patent/CA1202426A/en not_active Expired
- 1983-04-29 EP EP83104225A patent/EP0093428B1/en not_active Expired
- 1983-04-29 DE DE8383104225T patent/DE3381064D1/de not_active Expired - Lifetime
- 1983-05-02 US US06/490,518 patent/US4608671A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0093428A2 (en) | 1983-11-09 |
| EP0093428B1 (en) | 1990-01-03 |
| DE3381064D1 (de) | 1990-02-08 |
| CA1202426A (en) | 1986-03-25 |
| US4608671A (en) | 1986-08-26 |
| EP0093428A3 (en) | 1986-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1223974A (en) | Interleaved set-associative memory | |
| US5535361A (en) | Cache block replacement scheme based on directory control bit set/reset and hit/miss basis in a multiheading multiprocessor environment | |
| JP3620473B2 (ja) | 共有キャッシュメモリのリプレイスメント制御方法及びその装置 | |
| CN100524251C (zh) | 采用压缩缓存线信息价值的计算系统、处理器及方法 | |
| CN104298622B (zh) | 使用fifo的最近最少使用的高速缓存替代实现 | |
| CN109983536A (zh) | 响应标签匹配命令的存储电路 | |
| JPS58189890A (ja) | 階層記憶装置 | |
| US20040054855A1 (en) | Shared memory multiprocessor performing cache coherence control and node controller therefor | |
| JP4920378B2 (ja) | 情報処理装置およびデータ検索方法 | |
| JPS5991546A (ja) | 中央処理装置 | |
| JPH0361214B2 (ja) | ||
| JP2002073412A (ja) | メモリへのアクセス方法及びメモリ | |
| CN113961483A (zh) | 高速缓存存储器和使用高速缓存存储器的方法 | |
| CN107111461A (zh) | 在基于中央处理单元(cpu)的系统中通过经压缩存储器控制器(cmc)使用背靠背读取操作来提供存储器带宽压缩 | |
| KR19990067880A (ko) | 병렬프로세서 및 연산처리방법 | |
| CN103778070A (zh) | 多个块一致性操作的并行处理 | |
| US5313605A (en) | High bandwith output hierarchical memory store including a cache, fetch buffer and ROM | |
| JPH10208493A (ja) | 冗長アレイを備えるメモリ及び管理方法 | |
| CN107291630B (zh) | 一种高速缓冲存储器处理方法及装置 | |
| JP2006139401A (ja) | マルチポートキャッシュメモリ及びマルチポートキャッシュメモリのアクセス制御方式 | |
| EP0279189B1 (en) | Storage system | |
| WO2005029336A1 (ja) | キャッシュメモリおよびキャッシュメモリ制御方法 | |
| CN101908378A (zh) | 闪存的控制器以及于闪存存取数据的方法 | |
| JP5493954B2 (ja) | キャッシュシステム | |
| US20040158683A1 (en) | Apparatus and method for snoop access in a dual access, banked and pipelined data cache memory unit |