JPH0553736A - ページメモリ - Google Patents

Abstract

(57)【要約】 【目的】 縦横両方向に同じアクセス速度をもつページ
メモリを実現する。 【構成】 ページメモリ１は複数のメモリＩＣを縦横マ
トリクス状に配置して構成する。アドレス信号と方向指
定信号を受けてＸ方向メモリ選択制御回路３は縦Ｘ方向
の行の選択信号を出力し、Ｙ方向選択制御回路２は横Ｙ
方向の選択信号を出力する。両方の信号は方向指定信号
とアドレス信号の指示に応じて、縦１列あるいは横１行
を構成するメモリＩＣのみを活性化するよう動作する。
データ選択回路４は方向指定信号、アドレス信号、読み
書き制御信号をうけて、アクセスデータ信号と各メモリ
ＩＣの入／出力端子の接続を縦方向や横方向の並びにな
るように切り替える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】印字画像をページメモリと呼ばれ
る半導体ＲＡＭ上に形成し、各々の印字原理に基づいて
そのメモリの記憶データを用紙上に印刷するページプリ
ンタやラスタ型プロッタのメモリに関する。

【０００２】

【従来の技術】従来は装置にとって都合のよい複数ビッ
トをまとめてワードとして、そのワードを単位として読
み書きのアクセスを行っていた。図２は従来技術による
典型的なページメモリの構成例である。縦Ｘ軸方向にｕ
ライン、横Ｙ軸方向にｖビットのメモリ空間で、Ｙ軸方
向にはｎビットを１ワードとして区切られｖ／ｎワード
分並んでいる。従ってＹ軸についてのみｎビツトを一括
して読み書きできる。但し、Ｘ軸とＹ軸及びそれらの方
向については説明の便宜上割り付けたものである。

【０００３】

【発明が解決しようとする課題】しかし、従来のページ
メモリでは、アクセス単位がそのワードに固定されてい
るため、ワードの並びに対して垂直方向にアクセスした
い場合には著しい処理速度の低下を招いていた。直線を
描くなどのグラフィック処理を行おうとすると縦Ｘ方向
にアクセスしたい場合が少なくないが、極めて煩雑な処
理を必要とする。この様子を図３を使って説明する。Ｙ
座標Ｙ０からＹ０＋７までの８ビットが１ワードで構成
されているとする。Ｙ０＋２で縦Ｘ方向にＸ０からＸ０
＋３まで４ドット分”１”、を書こうとすると以下に述
べるような操作が必要になる。

【０００４】Ｘ座標Ｘ０、Ｙ座標Ｙ０から１ワードデー
タ（００００００００）を読みだす。それと書きたいデ
ータ（００１０００００）と論理和演算し（００１００
０００）を得る。それをあらためて上記座標に書き戻
す。次にＸ座標をＸ０＋１として１ワードデータ（００
００００１１）を読みだす。書きたいデータと論理和演
算し（００１０００１１）を得て、その座標に書き戻
す。同様の操作をＸ座標Ｘ０＋３まで繰り返す。既にあ
るデータを一旦読んで論理和演算するのは元データを壊
さないようにするためであるが、仮にこの操作を必要と
しなかったり、処理時間としては隠ぺいできるような装
置であっても４回の書き込み操作は必須要件であり、ワ
ード並び方向、この場合はＹ軸方向、に比べて４倍の時
間がかかるという課題があった。

【０００５】本発明はこの点に鑑み、簡単な構成で縦横
両方向に同等のアクセス速度を持つページメモリを実現
するものである。

【０００６】

【課題を解決するための手段】上記課題を解決するため
に、この発明はメモリＩＣを複数個マトリクス状に配置
する。アドレス信号と方向指定信号によって、その複数
のメモリＩＣの中から活性化するメモリＩＣを選択し、
読み書き動作を制御するＸ方向メモリ選択制御回路とＹ
方向メモリ選択制御回路を設ける。さらに方向指定信号
と読み書き制御信号によって、各メモリＩＣの入力／出
力データ端子とアクセスデータ信号の接続を切り換える
データ選択回路を設ける。

【０００７】

【作用】Ｘ方向選択制御回路が出力する縦Ｘ方向の選択
及び制御信号と、Ｙ方向選択制御回路が出力する横Ｙ方
向の選択及び制御信号の両方がオン状態で選ばれたとこ
ろのメモリＩＣのみが活性化される。方向指定信号が縦
向きを指示している場合には縦一列、横向きを指示して
いる場合は横一列に複数同時に活性化されるように動作
する。その一列の位置はアドレス信号の値による。

【０００８】一方、データ選択回路はアクセスデータ信
号と各メモリＩＣの入／出力データ端子の接続を、方向
指定信号が縦向き指示なら縦並びに、横向き指示なら横
並びになるように切り換える。

【０００９】

【実施例】本発明の好適な実施例を以下図面を用いて説
明する。図１は本発明の具体的構成例を示している。ペ
ージメモリ１は４行４列に配置された合計１６個のメモ
リＩＣＭ０，Ｍ１、Ｍ２〜Ｍ１５からなっている。個々
のメモリＩＣは、図示していないが入／出力データ端子
を１個ずつもっている。従って４ビツトＸ４ビツトの平
面を構成していることになり、ページメモリ１を論理的
に全体を見ると図４のようになる。Ｘ方向、Ｙ方向とも
その座標値の増分４毎に該当するメモリＩＣが循環する
ようになっている。

【００１０】例えばＸ座標１、Ｙ座標２のデータを記憶
するのはＭ６であるが、同様にＸ座標１、Ｙ座標６のデ
ータを記憶するのはＭ６であり、またＸ座標５、Ｙ座標
２のデータを記憶するのもＭ６である、といった具合い
である。このようにしてＸ軸方向ｕライン、Ｙ軸方向ｖ
ビットの空間を構成している。この例の場合後で説明す
るように、ＸＹ両方向共に４ビットを１ワードとしてア
クセスできる。

【００１１】次にページメモリ１を構成する１６個のメ
モリを選択的に活性化させる回路がＹ方向メモリ選択制
御回路２とＸ方向メモリ選択制御回路３である。横書き
（Ｙ軸方向）か縦書き（Ｘ軸方向）を指示する方向指定
信号と、アクセス番地を指示するアドレス信号と、アク
セスが読みだしなのか書き込みなのかを指示する読み書
き制御信号をＹ方向メモリ選択制御回路２とＸ方向メモ
リ選択制御回路３が受けて、Ｘ方向メモリ選択制御回路
３はＸ軸方向の選択信号Ｈ０，Ｈ１、Ｈ２、Ｈ３を生成
する。と同時にＹ方向メモリ選択制御回路２はＹ軸方向
の選択信号Ｖ０，Ｖ１，Ｖ２、Ｖ３を生成する。これら
両方向の選択信号が共にＯＮ状態であるところのメモリ
のみが活性化、つまり読み書き可能状態になりその動作
が行われる。

【００１２】同様に方向指定信号、読み書き制御信号を
受けてデータ選択回路４は各メモリＩＣの入／出力デー
タ端子とアクセスデータ信号の接続を切り替える。これ
らの動作する様子を図５、図６に示す。図５は方向指定
信号が横書きを指示した場合を示している。アドレス信
号からＸ方向選択信号はＨ２のみ、Ｙ方向選択信号はＶ
０〜Ｖ３すべてがＯＮした場合は３行目の４ビット、具
体的には４個のメモリＩＣＭ８，Ｍ９、Ｍ１０、Ｍ１
１、のみが活性化するとともに、アクセスデータの４ビ
ットはＹ方向に並んだ形で該４個のメモリＩＣの入／出
力データ端子に接続される。読み書き制御信号が書き込
み動作を指示するならアクセスデータがその４個のメモ
リＩＣに記憶され、逆に読みだし動作を指示するならそ
の４個のメモリＩＣが記憶している内容をアクセスデー
タ信号に出力する。選択されない他の１２個のメモリＩ
Ｃは＊印でしめしており、何等動作はしない。

【００１３】図６は方向指定信号が縦書きを指示した場
合を示している。アドレス信号からＹ方向はＶ１のみ、
Ｘ方向はＨ０〜Ｈ３すべてＯＮの場合は２列目の４ビツ
ト、具体的には４個のメモリＩＣＭ１、Ｍ５、Ｍ９、Ｍ
１３のみが活性化するとともに、アクセスデータ４ビッ
トはＸ方向に並んだ形で該４個のメモリＩＣの入／出力
データ端子に接続される。読み書き制御信号に対する動
作は図５での説明と同様である。また＊印の非選択のメ
モリＩＣが動作しないことも同様である。

【００１４】以上説明したようにＹ方向メモリ選択制御
回路２とＸ方向メモリ選択制御回路３とデータ選択回路
４は連動して１６個のメモリＩＣの中から４個を選び出
し、縦１列あるいは横１行の４ビツトを一度にアクセス
できるように動作するものである。これらの動作を更に
詳しく説明していく。まずページメモリ１についてより
詳細に図７に示す。個々のメモリＩＣは１本の入／出力
端子を持つダイナミックＲＡＭを用いている。Ｘ方向選
択制御回路３の４本の選択出力信号Ｈ０〜Ｈ３は各々横
向きに並んだメモリＩＣのＲＡＳ端子に接続されてい
る。またＹ方向選択制御回路２の選択出力信号Ｖ０〜Ｖ
３は縦向きに並んだメモリＩＣのＣＡＳ端子に接続され
ている。ダイナミックＲＡＭはＲＡＳ，ＣＡＳ信号を所
定のタイミングで両方ともＯＮしなければ活性化するこ
とができない。従って選択信号Ｈ０〜Ｈ３、Ｖ０〜Ｖ３
がＲＡＳ，ＣＡＳ信号としてのタイミングで生成されれ
ば１行あるいは１列の４個のメモリＩＣを選択的に活性
化することができる。

【００１５】では次にアドレス信号からＹ方向メモリ選
択制御回路２とＸ方向メモリ選択制御回路３が選択出力
信号Ｖ０〜Ｖ３、Ｈ０〜Ｈ３を生成する方法を説明す
る。図８にアドレス信号の構成を示している。大きくは
Ｘ座標を表す部分とＹ座標を表す部分とから構成され
る。ページメモリ１の空間としては図４にならってＸ軸
方向ｕライン、Ｙ軸方向ｖビットするとＸ座標を表すに
はlog2ｕ以上、Ｙ座標を表すにはlog2ｖ以上のビット数
が有ればよい。それらの下位２ビットは４行あるいは４
列のなかのひとつを指示している。例えば、図８のＹ座
標部で見るとその下位ＹＡ０、ＹＡ１は、 ＹＡ１ ＹＡ０ 選択 ０ ０ → Ｖ０；縦１列目 ０ １ → Ｖ１；縦２列目 １ ０ → Ｖ２；縦３列目 １ １ → Ｖ３；縦４列目 の選択情報を示し、同様にＸ座標で見るとＸＡ０，ＸＡ
１は ＸＡ１ ＸＡ０ 選択 ０ ０ → Ｈ０；横１行目 ０ １ → Ｈ１；横２行目 １ ０ → Ｈ２；横３行目 １ １ → Ｈ３；横４行目 の選択情報を示している。従って縦４ビット、横４ビッ
トの中の任意の位置を選択することができる。更に方向
指定信号の指示内容を加味することによって任意の一行
あるいは一列を選択する操作が可能になる。方向指定信
号が縦書きを指示している場合にはＸ方向メモリ選択制
御回路３はＸＡ１、ＸＡ０の信号を無視してＨ０〜Ｈ３
をすべてＯＮにする。

【００１６】一方、Ｙ方向メモリ選択制御回路２はＹＡ
１、ＹＡ０信号によって縦列を選択してＶ０〜Ｖ３のひ
とつだけをＯＮにする。この動作によって任意の縦４ビ
ット、言い替えれば縦に並ぶ４個のメモリＩＣを選択し
活性化できる。また方向指定信号が横書きを指示してい
る場合には、Ｙ方向メモリ選択制御回路２はＹＡ１、Ｙ
Ａ０信号を無視してＶ０〜Ｖ３をすべてＯＮにする。一
方、Ｘ方向メモリ選択制御回路３はＸＡ１、ＸＡ０信号
によって横一行を選択してＨ０〜Ｈ３のひとつだけをＯ
Ｎにする。この動作によって任意の横４ビツト、すなわ
ち横方向に並ぶ４個のメモリＩＣを選択し活性化できる
のである。このようにして縦Ｘ方向にも横Ｙ方向にも４
ビット単位でアクセスできるので４ビットを１ワードと
することになる。

【００１７】従って図８のｊビットとはＸ方向のワード
アドレスビットであり、ｋビットとはＹ方向のワードア
ドレスビットと言うことになる。ｊビット分の信号はダ
イナミックＲＡＭ（ＤＲＡＭ）のロウアドレス信号とし
て、ｋビット分の信号は同じくコラムアドレス信号とし
て時分割されて図７の１６個のメモリＩＣの図示されな
いアドレス端子を駆動する。この制御もＹ方向メモリ選
択制御回路２やＸ方向メモリ選択制御回路３が行う。

【００１８】次に、データ選択回路４の動作について詳
しく説明する。図９は読み書き制御信号が書き込み動作
を指示した場合のデータ選択回路４の動作を表したもの
である。方向指定信号の指示によって書き込みアクセス
データの４ビットＤ０，Ｄ１，Ｄ２，Ｄ３と各メモリＩ
Ｃ、詳しくはメモリＩＣの入力データ端子、の接続が切
り替えられることを示している。例えばメモリＩＣＭ２
の場合、横書きならばアクセスデータ信号のＤ２ビット
と接続されてその内容、１あるいは０、が書き込まれ
る。縦書きならば同じくＤ０ビットと接続されてその内
容が書き込まれると言った具合いである。この機能は２
入力１出力の単純な選択器（マルチプレクサ）で実現で
きる。但し、Ｍ０、Ｍ５、Ｍ１０、Ｍ１５のようにマト
リクスの対角線上にあるメモリＩＣに対するデータは切
り替える必要がないので接続は固定である。

【００１９】次に、読み書き制御信号が読みだし動作を
指示した場合のデータ選択回路４の動作を図１０で説明
する。方向指定信号が横方向を指示した場合、横１行に
並んだメモリＩＣの出力データがアクセスデータ信号に
現れなければならない。４行の内１行を選択するのに利
用されるのが既に説明したアドレス信号ＸＡ１、ＸＡ０
である。例えばそれらが００の値の時には第１行が選択
されてアクセスデータ信号の各ビットＤ０，Ｄ１、Ｄ
２、Ｄ３には各々メモリＩＣＭ０、Ｍ１、Ｍ２、Ｍ３の
出力データが現れるようにする。

【００２０】従ってアクセスデータＤ０に着目すると、
これに接続されるメモリＩＣはＸＡ１，ＸＡ０の値によ
ってＭ０、Ｍ４、Ｍ８、Ｍ１２のいずれかが選択される
ことになる。同様にＤ１についてはＭ１、Ｍ５、Ｍ９、
Ｍ１３のいずれか、Ｄ２についてはＭ２、Ｍ６、Ｍ１
０、Ｍ１４のいずれか、Ｄ３についてはＭ３、Ｍ７、Ｍ
１１、Ｍ１５のいずれかがＸＡ１、ＸＡ０信号によって
選択される。よって４入力１出力の選択器として機能す
ることになる。縦方向に読みだし動作を行う場合には列
の選択をアドレス信号ＹＡ１、ＹＡ０を用いて行う。例
えばＹＡ１、ＹＡ０が０１の値の時にはＤ０、Ｄ１、Ｄ
２、Ｄ３には各々メモリＩＣＭ０、Ｍ４、Ｍ８、Ｍ１２
の出力データが現れるようにする。

【００２１】従ってＤ０に着目すると、これに接続され
るメモリＩＣはＹＡ１、ＹＡ０の値によってＭ０、Ｍ
１、Ｍ２、Ｍ３のいずれかが選択される。同様にＤ１に
ついてはＭ４、Ｍ５、Ｍ６、Ｍ７のいずれか、Ｄ２につ
いてはＭ８、Ｍ９、Ｍ１０、Ｍ１１のいずれか、Ｄ３に
ついてはＭ１２，Ｍ１３、Ｍ１４、Ｍ１５のいずれかが
ＹＡ１、ＹＡ０の値によって選択される。横方向の場合
と同じく４入力１出力の選択器として機能する。もし読
みだし動作については一方向だけでよい場合は極めて単
純に構成できる。例えば横方向のみの読みだし動作でよ
ければ図１１に示す様に縦に並ぶメモリＩＣの出力デー
タ端子どうしを結びそのままアクセスデータ信号の各々
のビットＤ０、Ｄ１、Ｄ２、Ｄ３に接続すればよい。

【００２２】このように単純に接続できるのはＹ方向メ
モリ選択制御回路２とＸ方向メモリ選択制御回路３によ
って活性化されないメモリＩＣはその出力データを駆動
することはなく、ハイインピータンス状態にあるから、
活性化されたメモリＩＣの出力データが正しく信号線に
現れるようになるからである。

【００２３】

【発明の効果】以上の説明により縦Ｘ方向にも、横Ｙ方
向にも同じアクセス速度を持つページメモリが実現でき
ることが明かになった。またそればかりでなく本発明に
よるページメモリはデータの回転操作も可能となる。図
１２を使って説明する。図１２（ａ）の元データに示し
た様なデータパターン、文字フォントやその一部など、
があるとする。これを１行ずつ上から下へと順番に読ん
で、それを図１２（ｂ）の縦書き込みに示すように１列
ずつ左から右へと書いていくと、元データに対して９０
度回転したことになる。

【００２４】これまでページメモリは説明を簡便にする
為に１６個のメモリＩＣによって構成される４ｘ４のマ
トリクスであるとして説明したが、一般化してＮｘＮ
（Ｎは整数）とすることは容易である。またそれを構成
する個々のメモリＩＣは１本の入／出力データ端子をも
っているとしたが、多ビットのデータ端子を持っていて
もビット毎に制御可能なメモリであれば利用できる。更
に、縦１列あるいは横１行だけでなく、方向指定信号を
多ビット化して斜め方向の読み書きなど機能を拡張する
ことも容易である。

【図面の簡単な説明】

【図１】本発明の実施例を示す構成図である。

【図２】従来技術によるページメモリの構造図である。

【図３】従来技術によるページメモリ上のワードの並び
に対して垂直方向の書き込み動作の説明図である。

【図４】本発明によるページメモリのＸＹ座標空間図で
ある。

【図５】横書きの例示図である。

【図６】縦書きの例示図である。

【図７】ＤＲＡＭを使用した場合のメモリ配置と縦横選
択信号の接続図である。

【図８】アドレス信号のビット構成図である。

【図９】書き込み動作時のアクセスデータ信号とメモリ
の接続切り替えの説明図である。

【図１０】読みだし動作の方向別にアクセスデータ信号
とメモリの接続切り替えを説明した図である。

【図１１】読みだし方向が横方向に限定されている場合
のメモリの出力データ端子とアクセスデータ信号の接続
図である。

【図１２】回転操作の説明図である。

【符号の説明】

１ ページメモリ ２ Ｙ方向メモリ選択制御回路 ３ Ｘ方向メモリ選択制御回路 ４ データ選択回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ページプリンタやラスター型プロッタ
   の印字画像を形成するページメモリにおいて、 （１）縦、横にマトリクス状に配置したメモリＩＣと、 （２）アドレス信号と方向指定信号によって、活性化す
   るメモリＩＣを縦方向に選択し制御する為のＸ方向メモ
   リ選択制御回路と、 （３）アドレス信号と方向指定信号によって、活性化す
   るメモリＩＣを横方向に選択し制御する為のＹ方向メモ
   リ選択制御回路と、 （４）方向指定信号と読み書き制御信号によって、各メ
   モリＩＣの入出力データ端子とアクセスデータ信号の接
   続を切り換えるデータ選択回路とから成ることを特徴と
   するページメモリ。