JPS62264322A - 印字装置 - Google Patents

印字装置

Info

Publication number
JPS62264322A
JPS62264322A JP61108928A JP10892886A JPS62264322A JP S62264322 A JPS62264322 A JP S62264322A JP 61108928 A JP61108928 A JP 61108928A JP 10892886 A JP10892886 A JP 10892886A JP S62264322 A JPS62264322 A JP S62264322A
Authority
JP
Japan
Prior art keywords
data
area
circuit
address
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61108928A
Other languages
English (en)
Inventor
Atsushi Kojima
淳 小嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Casio Electronics Manufacturing Co Ltd
Original Assignee
Casio Computer Co Ltd
Casio Electronics Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd, Casio Electronics Manufacturing Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP61108928A priority Critical patent/JPS62264322A/ja
Publication of JPS62264322A publication Critical patent/JPS62264322A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Record Information Processing For Printing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、ホストコンピュータ、ワードプローヒフ9−
等の外部機器から送信されたデータをトノ1−で印字す
る印字装置に関する。
〔従 来 技 術〕
従来、例えば文字の印字部分の任怠の行等、印字の一部
を他の部分より強調するため、文字の背景に特定パター
ンを印字する網掛処理等が行われている。このような網
、掛処理は、一般には第6図に示すように、まず不図示
のCPU (プロセ・ノサ回路)によりフレームメモリ
30に文字データが書込まれる。この後、CPUから網
掛回路31に網掛処理を行う範囲にイメージデータが送
出される。網掛回路31はフレームメモリ30に書込ま
れた文字データを読出し、文字データと前記イメージデ
ータなオア加算して再びフレームメモリ30に書込む。
これにより、フし・−ムノモリ30には文字データとそ
の背景部分にイメージデータが1込まれ、網掛のデータ
処理が終了する。
また、例えば文字データの黒ドツト部分と白ドツト部分
を反転させて、文字を白ドツトデータで書込み、背景部
分を黒ドツトデータで書込む反転処理も行われている。
この反転処理も、前記と同様に一度フレームメモリ30
に文字データを書込み、この後そのデータを読出し、黒
ドツトデータと白ドツトデータを反転させて再びフレー
ムメモリ30に書込まれる。更に、印字領域を指定゛し
て[旨定領域内のみに印字を行うという場合、CPUに
よりデータ書込時にフレームメモリへのデータの書込位
置が指定された範囲であるかがチェックされる。
〔従来技術の問題点〕
しかしながら、前述の網掛処理、或いは反転処理を行う
場合、いずれもフレームメモリに文字データを書込み、
その後そのデータを読出し、網掛或いは反転処理を行っ
て再びデータをフレームメモリに書込まなければならな
い。従って、データの書込みが2回となるため、データ
の処理時間もその分長いものとなる。また、印字領域を
指定してth定領領域み印字を行う場合も、フレームメ
モリへのデータの、書込位置をチェ・7りしなければな
らないため、データ処理速度が遅(なり、且つ処理手順
も複雑になる問題があった。
〔発明の目的〕
本発明は上記問題点に鑑み、網掛処理或いは反転処理の
データ処理速度を速めることができ、また指定領域のみ
印字する場合も、データ処理速度を速めることができる
印字装置を提供することを目的とする。
〔発明の要点〕
本発明は、上記目的を達成するために、外部機器より送
信された印字データを記憶手段に記憶させた後に印字す
る印字装置において、前記外部機器の指定により前記記
憶手段の領域を指定する領域指定手段と、該領域指定手
段により指定された領域内のデータを処理するデータ処
理手段とを有することを特徴とする。
〔発明の実施例〕 。
以下、本発明の実施例を図面を参照して詳細に説明する
。まず、印字装置の構成について説明する。第2図にそ
の印字装置の概略回路ブロック図を示す。
第2図において、1はホストコンピュータ2から送信さ
れたコードデータを文字パターンに変換してイメージデ
ータを作成するインターフェイスコン1−ローラである
。印字装置は、インターフェイスコントローラ1とイメ
ージデータを印字する印字部3により主に構成される。
印字部3は、液晶光シャッタ、発光ダイオード、マルチ
スタイラス、レーザ等を印字ヘッドとした電子写真ペー
ジプリンタである。
インターフェイスコントローラ1は、I/F(インター
フェイス)部4を有し、ホストコンピュータ2からパラ
レル或いはシリアルデータにより送信されるコードは、
I/F部4に受信される。
コードデータが受信されると、コントローラ5が後述す
る文字処理部9を介して文字発生部6にコードデータに
対応した文字パターンをCG(キャラクタ−ジェネレー
タ)カートリッジ7から続出すよう指令信号を送出する
。CGカートリッジ7は、文字データをドツトにより記
憶するもので、例えば24×24ドツト或いは32X 
32ドツトのアルファべ・ノド、数字、カナ、漢字など
のドツト構成を記憶したRoMで構成される。コントロ
ーラ5の指令信号により、文字発生部6はCGカートリ
ッジ7からコードデータに対応した文字パターンを読出
し、この読出された文字パターンはコントローラ5によ
り、フレームメモリ8にイメージデータとして書込まれ
る。、また、9は文字処理部であって、ホストコンピュ
ータ2から送信された制御データに基づき、文字の縮小
、拡大、回転、文字発生部6の制御等を行う回路である
。フレームメモリ8に格納されたイメージデータは、1
/F部10から印字部3に送出される。なお、印字装置
にデータを送信する外部機器として代表的にホストコン
ピュータ2を示したが、これに限ることな(パーソナル
コンピュータ、ワードプロセッサ等も外部機器に含まれ
る。
フレームメモリ8は、1ページに印字すべき全ての文字
、グラフ等をドツト単位で記憶するものである。例えば
、B4サイズの用紙に240ドツト/1シの記録密度で
印字する場合、第3図に示すように、2304X 33
60ドツト、即ち約1Mバイトの記憶容置を必要とする
。また、第3図はRAMを用いたフレームメモリ8の構
成を示したもので、フレームメモリ8の座標をX、Yの
二次元で表した場合、X方向に16ドツトを1ワードと
して144ワード、即ち2304ドツトが配列され、他
方のY方向に3360トノ1−配列されている。従って
、前述の如(240ドツト/ Sンの記録密度にてB4
サイズの用紙1ペ一ジ分を記憶できる。フレームメモリ
8に格納されたデータを印字部3に送出する場合は、+
’+ii記コントローラ5の制御により、YOからYi
3sqまで順次1ライン毎に各144ワード(2304
ビット)のデータをシリアルに印字部3に送出する。こ
こで、データ“1″を印字、データ“0”を非印字と定
めている。部ちデータ“1”を書込んだ場合は黒ドツト
が印字され、データ“0”を害込むと、その部分は白ド
ツトとなり非印字となる。
フレーJいメモリ8のほぼ中央部にAとして示す斜線領
域は、詳しくは後述するが、ホストコンピュータ2によ
りt旨定されたデータ処理領域である。
この領域A内において、網掛処理や反転処理或いはへ領
域のみ印字を許可する等の処理が行われる。
また、(XA、Yt、)は指定領域六の始点アドレス、
(XA□+  Ya+Jは終点アドレスであり、Xはワ
ード単位、Yはトン1一単位である。
第4図はフレームメモリ8の指定領域Aの先頭アドレス
と始点アドレスをそれぞれ詳♀■に示した−ものである
。X方向は前述の如くワード単位で指定されるが、これ
を更にビット単位で指定する場合は、図示の如く先頭の
ワード(16ビ・7ト)の何番目のビットから領域を指
定するかがホストコンピュータ2により指定される。第
4図の例では、始点XAでは最初のワードの16ビツト
中、第8ビット以後、また終点XA+Nでは最後のワー
ドの16ビツト中、第9ビツトまでが指定される。
第1図は本発明の一実施例の回路ブロック図を示したも
のである。
図中21は、前述の如くホストコンピュータ2によりフ
レームメモリ8のデータ処理領域を指定する領域指定回
路である。領域指定回路21は、複数段けられ、それぞ
れホストコンピュータ2から送出される領域指定アドレ
スデータによりフレームメモリ8のデータ処理領域が指
定される。領域を旨定アドレスデータは、アドレスバス
11から領域指定回路21のラッチ12a、12b及び
12G、12dに入力される。X方向の始点アドレスX
Aはラッチ12aにラッチされ、終点アドレスXAtへ
はラッチ12bにラッチされる。またY方向の始点アド
レスY、はラッチ12cにラッチされ、終点アドレスY
B+いはラッチ12dにラッチされる。そして、ラッチ
12a及び12bの出力は比較回路13aに送出され、
ラッチ12C及び12dの出力は比較回路13bに送出
される。一方、比較回路13a及び13bには、それぞ
れフレームメモリ8に書込む文字のビットデータ14の
アドレスが送出される。即ち、比較回路13aには、X
アドレス15が送出され、比較回路13bにはYアドレ
ス16が送出される。
比較回路13aは、前記ラッチ12a及び12bから入
力された始点アドレスxA、4%点71ルスXAや、と
、文字のビットデータのアドレス15とを比較する。比
較結果がX=XA、I!pち文字データ14のアドレス
Xが指定された始点アドレスXAと等しければ、比較回
路13aの出力Ooから出力信号を送出する。また、比
較結果がXAくXくXAや、であれ、ば、比較回路13
aの出力01から出力信号を送出する。更に、比較結果
がX = XA、、、であれば、比較回路13aの出力
02から出力信号を送出する。比較回路13aの出力0
0から出力信号を送出する場合は、文字のピノ1データ
のアドレスXが始点アドレスXAであることを示し、前
記第4図に示したように、XAの何ピットロからX方向
のアドレスを1旨定するかの始点データXAC)ATA
をラッチ17aにラッチする。
第4図の例では、XAoA□4が8ビツト目からであり
、この場合はXAの1ワードのうち0〜7ビノトをデー
タ“0″に、2〜15ビツトをデータ“1”にセントす
る。これにより、XAの第8ビツト目以後が指定領域と
して指定される。比較口!a13aの出力0+から出力
信号があった場合は、Xが始点アドレスXAと終点アド
レスXA、、の間にあることを示し、ラッチ17bに1
ワードの全ビットを“1”にセントする。また、比較回
路13aの出力02から出力信号が送出された場合は、
Xが終点アドレスXA+、であることを示し、X44%
の何ビット目まで領域を指定するかの終点アドレスデー
タX、。ATAをラッチ17cにランチする。第4図に
示した例では、X、。Q−fAが第9ビツト目であり、
この場合はX+MThの1ワードのうちO〜9ピントが
データ“1″に、10〜15ビツトがデータ“O”とな
るように、ラッチ17cにラッチする。
ラッチL7b〜17cの出力は、セレクタ18に送出さ
れ、セレクタ18では前記比較回路13aの出力とラッ
チ17a〜17cの出力に基づいて、フレームメモリ8
のX方向のどのビットをデータ“1゛にするか決定する
。一方、比較回路13bもフレームメモリ8のY方向の
始点アドレスY、、終点アドレス指定ヤ、とYアドレス
16を比較し、アドレスYが始点アドレスY8と終点ア
ドレス者−の間にあうたときあるいは始点アドレスYI
lもしくは終点アドレスYB+mと等しいときに、出力
00から出力信号を送出する。Y方向のアドレスハヒッ
ト単位で指定されるため、X方向のアドレス指定のよう
に1ワードの何ピント目からデータを1”にセントする
等の処理は不要である。
セレクタ18の出力及び比較回路13bの出力は、X方
向の各ビットに対応して配列されたアンドゲ−−1・1
9に送出される。アンドゲート19はデータ処理領域の
最終ゲートであって、各ゲート19にX方向及びY方向
のアドレスl旨定データが入力されるため、その出力は
前記ホストコンピュータ2により指定されたフレームメ
モリ8のデータ処理領域を指定する信号となる。
アンドゲート19の出力は、オア回路2oに送出され、
且つ他方の領域指定回路21のアンドゲート(図示せず
)の出力もオア回路2oに送出される。本実施例では、
領域指定回路21を2回路設けであるので、フレームメ
モリ8の任意の2箇所の領域を指定できる。各領域指定
回路21の出力はオア回路20によってオア加算され、
データ処理回路24に送出される。領域指定回路21は
、1回路、或いは3回路以上であってもよ(、必要に応
じて設ければよい。データ処理回路24は、精11)処
理、反転処理、を旨定領域内のみデータの書込みを許可
する処理の3つの処理を行う回路である。これらのデー
タ処理のうちどのデータ処理を行うかは指定信号25に
よって指定される。
まず、網掛処理について説明する。網掛処理を行う場合
は、前述の如くホストコンピュータ2からのt旨定信号
25により網掛処理が指定され、これによりデータ処理
回路24内の切換回路(図示せず)が網掛処理回路24
aが作動するように切換える。ここで、前記フレームメ
モリ8の領域を指定するオア回路20の出力をLと定義
する。また、文字のビソトデーク14の出力をNと定義
し、更にパターンデコーダ22の出力をMと定義する。
パターンデコーダ22は、tfi411)処理を行う場
合に網掛パターンを記憶するアドレスデコーダであって
、いくつかの網掛パターンの中から選択信号23により
1つが選択される。例えば、第5図に示すような網掛パ
ターンがパターンデコーダ22内に記憶されている。第
5図に示す網掛パターンは、面積率が25%であって、
前記Yアドレス16の入力を解析し、偶数ピントであれ
ばolの2ビットを繰り返し出力し、奇数ビットであれ
ばo。
の2ビツトを繰り返し出方する。これにより、全体では
25%の面積率の網B)処理となる。なお、第5図の例
では、Xアドレスは網掛データに無関係である。
データ処理回路24の網掛処理回路24aは、アンド回
路Q1とオア回fi!3Q2よりなり、アンド回路Q1
に前記オア回路2oの出力L及びパターンデコーダ22
の出力Mが入力される。従って、アンド回路Q!の出力
は、前記領域指定回路21により指定された領域のみに
網掛処理がなされた出力、叩ち1h定領域のみに25%
の面積率のドノトデータが出力されることになる。この
出力はオア回路Q2で文字のビットデータNとオア加算
され、フレームメモリ8に書込まれる。オア回路Q2は
、前記網掛データと文字のビットデータをオア加算する
ため、その出力は双方の合成データとなり、フレームメ
モリ8には前記を旨定領域のみ文字のビットデータと網
掛データの合成データが書込まれ、他の領域は文字のビ
ットデータのみ書込まれる。
一方、反転処理を行う場合は、ホストコンピュータ2か
らの指定信号25により反転処理が指定される。これに
より、データ処理回路24の切換回路が反転処理回路2
4bが作動するよう切換える。反転処理回路24bは、
イクスクルシイプオア回路(以下、EOR回路という)
Q3よりなり、このEOR回路Q3に前記オア回路20
の出力と、文字のビットデータ14が入力される。EO
R回路Q3は、双方の入力が一致したとき、その出力が
ローレベルとなるので、前記領域指定回路21によりt
旨定された領域はデータ“1”、且つ文字のビットデー
タデータ“1”とすると、指定領域内において文字のビ
ットデータの部分が“O”となり、その他の背景部分が
“1”となる。従って、フレームメモリ8には文字のデ
ータの“1”と“O”が反転して書込まれる。
更に、指定領域のみに印字を行い、指定領域外は印字を
禁止する場合は、前記と同様にホストコンピュータ2か
らの指定信号25により指定@域のみに印字を許可する
ように指定される。これにより、データ処理回路24の
切換回路が指定領域のみデータ書込みを許可する書込許
可回路24cに切換える。書込許可回路24cは、アン
ド回路Q4よりなり、その入力に前記オア回路20の出
力りと、文字のビットデータ14が入力される。
アンド回路Q4は、前記領域指定回路21の出力と、文
字のビットデータとアンドを取るため、指定領域外は全
て“0”が出力され、指定領域内においてのビットデー
タのみ“1”が出力される。
従って、指定領域内のみデータ書込が許可され、指定領
域外はデータ書込みが禁止される。
データ処理回路24の各回路の出力は、フレームメモリ
8に送出され、それぞれホストコンピュータ2の指定に
より網掛、反転、指定領域のみ印字等の処理を同時に行
ってフレームメモリ8に書込まれる。フレームメモリ8
に書込まれたデータは、前述の如く順次1ライン毎に読
出され、印字部3に送出されて印字部3により印字が行
われる。
なお、実施例では、記憶手段としてフレームメモリを示
したが、例えば部分的メモリを使用した場合であっても
、網掛、反転等の処理は同様の方法で行えばよい。
〔発明の効果〕 以上説明したように本発明によれば、外部機器の指定に
より記憶手段の書込領域を指定する領域指定手段と、該
領域指定手段により指定された領域内のデータを処理す
るデータ処理手段を設けたので、記憶手段の領域指定と
同時に、その指定領域内でのデータ処理が行える。従っ
て、記憶手段の[旨定VJ域でのデータ処理を1回で行
うことができるので、従来のように2回書込みを行うこ
とにより処理速度が遅くなるという問題点を解決するこ
とができ、極めて高速にデータ処理を行うことができる
。また、データ処理としては、網掛、反転の処理が指定
領域内において1回のデータ書込みが行うことができ、
且つ指定領域内のみ印字を許可する処理も1回のデータ
書込みで行うことができる。更に、記憶手段の領域を指
定する場合、外部機器からの指定アドレスに従って自動
的に領域が指定されるので、その都度データ書込等にチ
ェックする必要がなく、処理速度の向上を図ることがで
きる。
【図面の簡単な説明】
第1図は本発明の一実施例の回路ブロック図、第2図は
本発明に係る印字装置の概ll13回路ブロック図、 第3図はフレーJ、メモリを模式的に示す説明図、第4
図はフレームメモリの指定領域の一部を模式的に詳細に
示す説明図、 第5図は網掛パターンの−・例を示す説明図、第6図は
従来法でl1i41j)処理を行う場合のブロック図で
ある。 ■・・・インターフェイスコントローラ、2・・・ポス
トコンピュータ、 3・・・印字部、 6・・・文字発生部、 7・・・CGカー1−リッジ、 8・・・フレームメモリ、 12a−12d・・・ラッチ、 13a、13b・・−比較回路1 .18・・・セレクタ、 19・・・アンドゲート、 20・・・オア回路、 21・・・領域指定回路、 22・・・バクーンデコーダ、 24・・・データ処理回路、 24a・・・網掛処理回路、 24b・・・反転処理回路、 2・IC・・・害込許可回路。 特許出願人   カシオ針算機株式会社間   上  
 カシオ電子工業株式会社Oi&2  図

Claims (4)

    【特許請求の範囲】
  1. (1)外部機器より送信された印字データを記憶手段に
    記憶させた後に印字する印字装置において、前記外部機
    器の指定により前記記憶手段の領域を指定する領域指定
    手段と、該領域指定手段により指定された領域内のデー
    タを処理するデータ処理手段とを有することを特徴とす
    る印字装置。
  2. (2)前記データ処理手段は、前記印字データに別デー
    タを合成することを特徴とする特許請求の範囲第1項記
    載の印字装置。
  3. (3)前記データ処理手段は、前記印字データを反転さ
    せることを特徴とする特許請求の範囲第1項記載の印字
    装置。
  4. (4)前記データ処理手段は、前記領域指定手段により
    指定された領域のみ印字を許可することを特徴とする特
    許請求の範囲第1項記載の印字装置。
JP61108928A 1986-05-12 1986-05-12 印字装置 Pending JPS62264322A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61108928A JPS62264322A (ja) 1986-05-12 1986-05-12 印字装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61108928A JPS62264322A (ja) 1986-05-12 1986-05-12 印字装置

Publications (1)

Publication Number Publication Date
JPS62264322A true JPS62264322A (ja) 1987-11-17

Family

ID=14497209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61108928A Pending JPS62264322A (ja) 1986-05-12 1986-05-12 印字装置

Country Status (1)

Country Link
JP (1) JPS62264322A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02245349A (ja) * 1989-03-20 1990-10-01 Fujitsu Ltd プリンタの印刷制御方式
JPH0378822A (ja) * 1989-08-23 1991-04-04 Mitsubishi Electric Corp イメージデータ処理装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02245349A (ja) * 1989-03-20 1990-10-01 Fujitsu Ltd プリンタの印刷制御方式
JPH0378822A (ja) * 1989-08-23 1991-04-04 Mitsubishi Electric Corp イメージデータ処理装置
JPH0769771B2 (ja) * 1989-08-23 1995-07-31 三菱電機株式会社 イメージデータ処理装置

Similar Documents

Publication Publication Date Title
JPS61249175A (ja) 図形処理装置
JPS6277633A (ja) プリンタ制御装置
JPS63163889A (ja) 画像処理装置
KR920007752B1 (ko) 프린터용 데이타의 수평선처리기
JPS62264322A (ja) 印字装置
JPH01136770A (ja) プリンタ
JP2974322B2 (ja) 文字処理装置及び方法
JP2502530B2 (ja) 印字装置
JPH04205069A (ja) 画像処理装置
JPS5867456A (ja) 出力装置
JPS5867457A (ja) 出力装置
JPS59125430A (ja) 出力制御方法
JP2758875B2 (ja) 登録文字表示システム
JPS61117970A (ja) 画像デ−タ記憶メモリの制御方法
JPS61208574A (ja) 情報バツフア方式
JPH01206443A (ja) メモリアクセス回路並びに該回路を備える出力装置
JPS61292674A (ja) 文字パタ−ン発生装置
JPH05150916A (ja) 印字装置
JPS63118927A (ja) イメ−ジメモリの書込み制御装置
JPS60176166A (ja) 文書処理装置
JPH03280096A (ja) フォントデータ生成装置
JPH05212915A (ja) ページ・プリンタのコントローラ
JPH0744452A (ja) メモリアクセス回路
JPH0412867A (ja) ドットパターン発生装置
JPH01229651A (ja) 画像記録装置