JPH05235782A - 垂直データ・水平データ交換方法及び回路 - Google Patents
垂直データ・水平データ交換方法及び回路Info
- Publication number
- JPH05235782A JPH05235782A JP4032199A JP3219992A JPH05235782A JP H05235782 A JPH05235782 A JP H05235782A JP 4032199 A JP4032199 A JP 4032199A JP 3219992 A JP3219992 A JP 3219992A JP H05235782 A JPH05235782 A JP H05235782A
- Authority
- JP
- Japan
- Prior art keywords
- data
- latch means
- vertical
- horizontal
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
- G06F7/78—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Image Processing (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 マトリクス状に配列されたデータ群の垂直デ
ータ・水平データ交換方法と回路に関し、ラッチ手段の
数を少なくし、また、データの連続処理ができるととも
に容積的にも小さくする。 【構成】 垂直・水平にＮ×Ｍビット単位で伝送される
データ群を受けるＮ×Ｍ個のラッチ手段１(i,j)(i:垂直
方向番号、j:水平方向番号)と、Ｍ又はＮの大きい方の
２乗が形成する正方マトリクスの対角軸Ｌに対称になる
ように、Ｎ×Ｍ個のラッチ手段１(i,j)に加えて配列し
たＭ×（Ｎ−Ｍ）又は（Ｍ−Ｎ）×Ｎ個のラッチ手段１
(i,j) とよりなるラッチマトリクス１０を備えておき、
対角軸Ｌ上以外の位置のラッチ手段１(i,j) の前段にセ
レクト手段を配置して、通常は前段のラッチ手段１(i,
j) からのデータを受けるようにし、Ｍ回に一回上記対
角軸Ｌに対称な位置のラッチ手段１(i,j) に入力されよ
うとするデータを受けるようにする構成とする。
ータ・水平データ交換方法と回路に関し、ラッチ手段の
数を少なくし、また、データの連続処理ができるととも
に容積的にも小さくする。 【構成】 垂直・水平にＮ×Ｍビット単位で伝送される
データ群を受けるＮ×Ｍ個のラッチ手段１(i,j)(i:垂直
方向番号、j:水平方向番号)と、Ｍ又はＮの大きい方の
２乗が形成する正方マトリクスの対角軸Ｌに対称になる
ように、Ｎ×Ｍ個のラッチ手段１(i,j)に加えて配列し
たＭ×（Ｎ−Ｍ）又は（Ｍ−Ｎ）×Ｎ個のラッチ手段１
(i,j) とよりなるラッチマトリクス１０を備えておき、
対角軸Ｌ上以外の位置のラッチ手段１(i,j) の前段にセ
レクト手段を配置して、通常は前段のラッチ手段１(i,
j) からのデータを受けるようにし、Ｍ回に一回上記対
角軸Ｌに対称な位置のラッチ手段１(i,j) に入力されよ
うとするデータを受けるようにする構成とする。
Description
【０００１】
【産業上の利用分野】この発明は垂直データ・水平デー
タ交換方法と回路に関し、特に、ラッチ手段の数を少な
くした上記方法と回路に関するものである。
タ交換方法と回路に関し、特に、ラッチ手段の数を少な
くした上記方法と回路に関するものである。
【０００２】
【従来技術】垂直データ・水平データ交換回路はパリテ
ィ演算、パリティエラー検出あるいはタイム・スロット
・インターチェンジのデータ多重あるいはデータ分離等
に使用される。
ィ演算、パリティエラー検出あるいはタイム・スロット
・インターチェンジのデータ多重あるいはデータ分離等
に使用される。
【０００３】図９は垂直方向Ｎビット、水平方向Ｍビッ
トで構成されるデータ群の水平方向データ列を垂直方向
データ列に変換する場合の従来の垂直データ・水平デー
タ交換回路を示すブロック図であり、図１０は上記回路
において上記Ｎ＝２、Ｍ＝３とした場合のタイミング図
である。
トで構成されるデータ群の水平方向データ列を垂直方向
データ列に変換する場合の従来の垂直データ・水平デー
タ交換回路を示すブロック図であり、図１０は上記回路
において上記Ｎ＝２、Ｍ＝３とした場合のタイミング図
である。
【０００４】尚、図１０においてデータａに付した符号
ＸＹＺはＸ：データ群の番号、Ｙ：垂直方向の番号、
Ｚ：水平方向の番号を表している。垂直データの各ビッ
トはそれぞれ入力データａ（１）〜ａ（Ｎ）（括弧内は
上記Ｙの番号のみを示している）がＭビットのシフトレ
ジスタ１０ｋ（ｋ：各シフトレジスタを区分する添字で
１≦ｋ≦Ｍ）にクロック信号ｃｋに従って図１０
（ａ）、（ｂ）に示すように入力されている。このシフ
トレジスタ１０ｋに入力されたＭビットの水平データａ
（１）〜ａ（Ｎ）は、クロック信号ｃｋのＭ倍の周期の
タイミング信号Ｓｐによって図１０（ｃ）、（ｄ）に示
すようにＭビットのフリップフロップ２０ｋにラッチさ
れ、Ｍビットのパラレルデータに変換される。更に、こ
のパラレルデータをセレクタ３００に入力し、上記タイ
ミング信号Ｓｐの１／３の周期のセレクト信号Ｓｔによ
って図１０（ｅ）に示すように、時分割多重して垂直デ
ータとする。
ＸＹＺはＸ：データ群の番号、Ｙ：垂直方向の番号、
Ｚ：水平方向の番号を表している。垂直データの各ビッ
トはそれぞれ入力データａ（１）〜ａ（Ｎ）（括弧内は
上記Ｙの番号のみを示している）がＭビットのシフトレ
ジスタ１０ｋ（ｋ：各シフトレジスタを区分する添字で
１≦ｋ≦Ｍ）にクロック信号ｃｋに従って図１０
（ａ）、（ｂ）に示すように入力されている。このシフ
トレジスタ１０ｋに入力されたＭビットの水平データａ
（１）〜ａ（Ｎ）は、クロック信号ｃｋのＭ倍の周期の
タイミング信号Ｓｐによって図１０（ｃ）、（ｄ）に示
すようにＭビットのフリップフロップ２０ｋにラッチさ
れ、Ｍビットのパラレルデータに変換される。更に、こ
のパラレルデータをセレクタ３００に入力し、上記タイ
ミング信号Ｓｐの１／３の周期のセレクト信号Ｓｔによ
って図１０（ｅ）に示すように、時分割多重して垂直デ
ータとする。
【０００５】また、特開昭６１−２０４３１号公報には
以下のような方式が記載されている。すなわち図１１に
示すように、水平、垂直にＮ×Ｍのデータ群に対して同
数のラッチよりなるラッチマトリクス４００を備えてお
き、該ラッチマトリクス４００を構成する各ラッチ４０
Ｐに順次アドレスを与えることによりデータをラッチさ
せた後、各ラッチより、該各ラッチのアドレスを順次与
えることによって必要な順序でマトリクスの位置を変換
したデータを読み出すようにしている。
以下のような方式が記載されている。すなわち図１１に
示すように、水平、垂直にＮ×Ｍのデータ群に対して同
数のラッチよりなるラッチマトリクス４００を備えてお
き、該ラッチマトリクス４００を構成する各ラッチ４０
Ｐに順次アドレスを与えることによりデータをラッチさ
せた後、各ラッチより、該各ラッチのアドレスを順次与
えることによって必要な順序でマトリクスの位置を変換
したデータを読み出すようにしている。
【０００６】
【発明が解決しようとする課題】上記した従来の第１の
構成によると、シリアルの入力データを一旦パラレルデ
ータに変更し、更にそのパラレルデータを時分割多重
（パラレル−シリアル変換に相当）するという操作を行
っている。従って、１垂直データにつきＭビットのデー
タを水平に保持するシフトレジスタ１０ｋを構成するＭ
個のフリップフロップと、更に、該水平データを垂直デ
ータに変換して保持するＭ個のフリップフロップが必要
となる。従って、垂直方向Ｎビットのエータ群ではＮ×
２Ｍ個のフリップフロップが必要となる。
構成によると、シリアルの入力データを一旦パラレルデ
ータに変更し、更にそのパラレルデータを時分割多重
（パラレル−シリアル変換に相当）するという操作を行
っている。従って、１垂直データにつきＭビットのデー
タを水平に保持するシフトレジスタ１０ｋを構成するＭ
個のフリップフロップと、更に、該水平データを垂直デ
ータに変換して保持するＭ個のフリップフロップが必要
となる。従って、垂直方向Ｎビットのエータ群ではＮ×
２Ｍ個のフリップフロップが必要となる。
【０００７】このようにフリップフロップ数が多いと回
路構成が複雑になり、また、コストデメリットももちろ
ん大きくなる欠点がある。上記特開昭６１−２０４３１
号公報に記載のマトリクス交換方法によると一旦各ラッ
チ手段にラッチされたデータを順次読み出すために、後
続のデータを所定時間待機させる必要があり、連続処理
ができない欠点があるとともに、読み出したデータを整
列するための回路網５００が必要となり、構成が複雑に
なる欠点がある。
路構成が複雑になり、また、コストデメリットももちろ
ん大きくなる欠点がある。上記特開昭６１−２０４３１
号公報に記載のマトリクス交換方法によると一旦各ラッ
チ手段にラッチされたデータを順次読み出すために、後
続のデータを所定時間待機させる必要があり、連続処理
ができない欠点があるとともに、読み出したデータを整
列するための回路網５００が必要となり、構成が複雑に
なる欠点がある。
【０００８】この発明は上記従来の事情に鑑みて提案さ
れたものであって、フリップフロップ等のラッチ手段の
数を少なくして回路構成を簡単にし、また、データの連
続処理ができるとともに容積的にも小さく、価格的にも
安い垂直データ・水平データ変換方法及び回路を提供す
ることを目的とするものである。
れたものであって、フリップフロップ等のラッチ手段の
数を少なくして回路構成を簡単にし、また、データの連
続処理ができるとともに容積的にも小さく、価格的にも
安い垂直データ・水平データ変換方法及び回路を提供す
ることを目的とするものである。
【０００９】
【課題を解決するための手段】この発明は上記目的を達
成するために以下の手段を採用している。すなわち、図
１に示すように垂直・水平にＮ×Ｍ（Ｎ，Ｍはそれぞれ
正の整数）ビットで配列されたデータ群ａXYZ を、Ｎ又
はＭの大きい方の２乗が形成するマトリクスの対角軸Ｌ
を対称に転置することによって、該データ群ａXYZ の垂
直・水平配列を交換するものである。
成するために以下の手段を採用している。すなわち、図
１に示すように垂直・水平にＮ×Ｍ（Ｎ，Ｍはそれぞれ
正の整数）ビットで配列されたデータ群ａXYZ を、Ｎ又
はＭの大きい方の２乗が形成するマトリクスの対角軸Ｌ
を対称に転置することによって、該データ群ａXYZ の垂
直・水平配列を交換するものである。
【００１０】上記方法を実現するために図２に示すよう
に、垂直・水平にＮ×Ｍビット単位で伝送されるデータ
群ａXYZ を受けるＮ×Ｍ個のラッチ手段１(i,j) i:垂直
方向番号、j:水平方向番号 と、Ｍ又はＮの大きい方の
２乗が形成する正方マトリクスの対角軸Ｌに対称になる
ように、上記Ｎ×Ｍ個のラッチ手段１(i,j) に加えて配
列したＭ×（Ｎ−Ｍ）又は（Ｍ−Ｎ）×Ｎ個のラッチ手
段１(i,j) とよりなるラッチマトリクス１０を備えてお
き、上記対角軸Ｌ上以外の位置の各ラッチ手段１(i,j)
の前段にセレクト手段２(i,j) を配置して（図５、図７
参照）、通常は前段のラッチ手段１(i,j) からのデータ
を受けるようにうにし、Ｍ回に一回上記対角軸Ｌに対称
な位置のラッチ手段１(i,j) に入力されようとするデー
タを受けるようにする。
に、垂直・水平にＮ×Ｍビット単位で伝送されるデータ
群ａXYZ を受けるＮ×Ｍ個のラッチ手段１(i,j) i:垂直
方向番号、j:水平方向番号 と、Ｍ又はＮの大きい方の
２乗が形成する正方マトリクスの対角軸Ｌに対称になる
ように、上記Ｎ×Ｍ個のラッチ手段１(i,j) に加えて配
列したＭ×（Ｎ−Ｍ）又は（Ｍ−Ｎ）×Ｎ個のラッチ手
段１(i,j) とよりなるラッチマトリクス１０を備えてお
き、上記対角軸Ｌ上以外の位置の各ラッチ手段１(i,j)
の前段にセレクト手段２(i,j) を配置して（図５、図７
参照）、通常は前段のラッチ手段１(i,j) からのデータ
を受けるようにうにし、Ｍ回に一回上記対角軸Ｌに対称
な位置のラッチ手段１(i,j) に入力されようとするデー
タを受けるようにする。
【００１１】
【作用】図１は垂直・水平にＮ×Ｍビットでマトリクス
状に配列された水平データ群ａ XYZ (X: データ群の番
号、Y:垂直方向番号、Z:水平方向番号）を垂直データに
変換する状態を示す概念図である。
状に配列された水平データ群ａ XYZ (X: データ群の番
号、Y:垂直方向番号、Z:水平方向番号）を垂直データに
変換する状態を示す概念図である。
【００１２】すなわち、所定の軸Ｌに対称に各データ群
ａXYZ を転置するものであって、上記所定の軸ＬとはＮ
＝Ｍのときは図１（Ａ）に示すように正方に配列された
Ｎ2（Ｍ2 ）のデータ列の対角軸Ｌであり、Ｎ＞Ｍのと
き、又はＮ＜Ｍのときは図１（Ｂ）（Ｃ）に示すよう
に、Ｎ又はＭの中のいずれか一方の大きい方の数の２乗
のデータ群を仮定した場合の対角軸Ｌとなる。
ａXYZ を転置するものであって、上記所定の軸ＬとはＮ
＝Ｍのときは図１（Ａ）に示すように正方に配列された
Ｎ2（Ｍ2 ）のデータ列の対角軸Ｌであり、Ｎ＞Ｍのと
き、又はＮ＜Ｍのときは図１（Ｂ）（Ｃ）に示すよう
に、Ｎ又はＭの中のいずれか一方の大きい方の数の２乗
のデータ群を仮定した場合の対角軸Ｌとなる。
【００１３】Ｎ×Ｍビットでマトリクス状に配列された
データ群を上記対角軸Ｌを対称に転置すると、水平デー
タａXYZ が垂直データａXZY に変換されることになる。
また、このことから垂直データは当然水平データに変換
できることになる。
データ群を上記対角軸Ｌを対称に転置すると、水平デー
タａXYZ が垂直データａXZY に変換されることになる。
また、このことから垂直データは当然水平データに変換
できることになる。
【００１４】上記Ｎ×Ｍのマトリクス状のデータ配列を
形成するには、当然Ｎ×Ｍ個のラッチ手段が必要とな
る。Ｎ＝Ｍのときは上記数Ｎ2 （Ｍ2 ）のラッチ手段が
必要個数となるが、Ｎ＞Ｍ又はＮ＜Ｍのときには図２
（Ａ）（Ｂ）に示すように、上記Ｎ×Ｍのラッチ手段１
(i,j) （ｉ，ｊ：各ラッチを区分する添字で１≦ｉ≦
Ｎ、１≦ｊ≦Ｍ）に加えてＭ×（Ｎ−Ｍ）個〔Ｎ＞Ｍの
とき〕又は（Ｍ−Ｎ）×Ｎ個〔Ｎ＜Ｍのとき〕のラッチ
手段１(i,j) が、上記対角軸Ｌに関して対称となるよう
に配置される。
形成するには、当然Ｎ×Ｍ個のラッチ手段が必要とな
る。Ｎ＝Ｍのときは上記数Ｎ2 （Ｍ2 ）のラッチ手段が
必要個数となるが、Ｎ＞Ｍ又はＮ＜Ｍのときには図２
（Ａ）（Ｂ）に示すように、上記Ｎ×Ｍのラッチ手段１
(i,j) （ｉ，ｊ：各ラッチを区分する添字で１≦ｉ≦
Ｎ、１≦ｊ≦Ｍ）に加えてＭ×（Ｎ−Ｍ）個〔Ｎ＞Ｍの
とき〕又は（Ｍ−Ｎ）×Ｎ個〔Ｎ＜Ｍのとき〕のラッチ
手段１(i,j) が、上記対角軸Ｌに関して対称となるよう
に配置される。
【００１５】水平方向データａXYZ を垂直方向データａ
XZY に変換する場合、例えば図３（ａ）→（ｂ）に示す
ようにまず、上記セレクト手段２(i,j) を前段のラッチ
手段１(i,j) のデータを受けるようにしておき、垂直方
向にＮ個のデータａXYZ が各ラッチ手段１(i,j) をシフ
トしながらクロック信号に従ってＭ−１個水平方向に整
列される（図３（ｂ））。そして、Ｍ回目には上記セレ
クト手段２(i,j) を対角軸Ｌに関して対称な位置のラッ
チ手段１(i,j) に入力されようとするデータを受けるよ
うにして、各データを転置位置のラッチ手段１(i,j) に
保持させる（図３（ｃ））。この後転置された垂直デー
タを出力しながら後続の水平データを入力することにな
る。
XZY に変換する場合、例えば図３（ａ）→（ｂ）に示す
ようにまず、上記セレクト手段２(i,j) を前段のラッチ
手段１(i,j) のデータを受けるようにしておき、垂直方
向にＮ個のデータａXYZ が各ラッチ手段１(i,j) をシフ
トしながらクロック信号に従ってＭ−１個水平方向に整
列される（図３（ｂ））。そして、Ｍ回目には上記セレ
クト手段２(i,j) を対角軸Ｌに関して対称な位置のラッ
チ手段１(i,j) に入力されようとするデータを受けるよ
うにして、各データを転置位置のラッチ手段１(i,j) に
保持させる（図３（ｃ））。この後転置された垂直デー
タを出力しながら後続の水平データを入力することにな
る。
【００１６】但し、図３に示すように、水平データ数Ｍ
＞垂直データ数ＮのときはＭ回につきＭ−Ｎ回の無効デ
ータａ0 が出力されることになり、また、図４に示すよ
うに垂直データ数Ｎ＞水平データ数ＭのときはＮ回につ
き、Ｎ−Ｍ回の無効データａ i を入力することが必要と
なる。
＞垂直データ数ＮのときはＭ回につきＭ−Ｎ回の無効デ
ータａ0 が出力されることになり、また、図４に示すよ
うに垂直データ数Ｎ＞水平データ数ＭのときはＮ回につ
き、Ｎ−Ｍ回の無効データａ i を入力することが必要と
なる。
【００１７】
【実施例】図５は垂直データＮ＝３、水平データＭ＝３
の場合であって、水平データを垂直データに変換する場
合の実施例を示し、図６はそのタイミング図である。
の場合であって、水平データを垂直データに変換する場
合の実施例を示し、図６はそのタイミング図である。
【００１８】ラッチ手段としてのＤ−フリップフロップ
（以下単にフリップフロップとする）ＦＦ(i,j) が３×
３個配置されている。また、該３×３個のフリップフロ
ップＦＦ(i,j) のマトリクスの対角軸Ｌに位置する以外
のフリップフロップＦＦ(i,j) の前段にはセレクト手段
２(i,j) が配置されている。
（以下単にフリップフロップとする）ＦＦ(i,j) が３×
３個配置されている。また、該３×３個のフリップフロ
ップＦＦ(i,j) のマトリクスの対角軸Ｌに位置する以外
のフリップフロップＦＦ(i,j) の前段にはセレクト手段
２(i,j) が配置されている。
【００１９】各セレクト手段２(i,j) の一方の入力端子
には前段のフリップフロップＦＦ(i,j) の出力が入力
され、他方の入力端子には上記対角軸Ｌに関して対称
な位置のフリップフロップＦＦ(i,j) へ入力されるべき
データが入力されている。
には前段のフリップフロップＦＦ(i,j) の出力が入力
され、他方の入力端子には上記対角軸Ｌに関して対称
な位置のフリップフロップＦＦ(i,j) へ入力されるべき
データが入力されている。
【００２０】上記構成において、通常は上記セレクト手
段２(i,j) の端子は側にＯＮになっており、図６
（ａ）、（ｂ）、（ｃ）に示すように上記各フリップフ
ロップＦＦ(i,j) にはクロック信号ｃｋによって水平デ
ータａ(1),ａ(2),ａ(3) 〔括弧内は垂直方向番号Ｙの値
のみ示した〕が順次入力側から出力側にシフトされなが
ら入力される。一方、上記セレクト手段２(i,j) には上
記クロック信号ｃｋの３倍の周期のセレクト信号Ｓｔ
（図６（ｄ））が入力され、このセレクト信号Ｓｔの立
ち上がりでセレクト手段２(i,j) の端子がＯＮとな
り、図６（ｅ）に示すように水平データａXYZ が垂直方
向データａXZY に変換されることになる。
段２(i,j) の端子は側にＯＮになっており、図６
（ａ）、（ｂ）、（ｃ）に示すように上記各フリップフ
ロップＦＦ(i,j) にはクロック信号ｃｋによって水平デ
ータａ(1),ａ(2),ａ(3) 〔括弧内は垂直方向番号Ｙの値
のみ示した〕が順次入力側から出力側にシフトされなが
ら入力される。一方、上記セレクト手段２(i,j) には上
記クロック信号ｃｋの３倍の周期のセレクト信号Ｓｔ
（図６（ｄ））が入力され、このセレクト信号Ｓｔの立
ち上がりでセレクト手段２(i,j) の端子がＯＮとな
り、図６（ｅ）に示すように水平データａXYZ が垂直方
向データａXZY に変換されることになる。
【００２１】その後、クロック信号ｃｋに従って上記の
ように変換された垂直データａXZY（例えばａ1ZY ）が
順次出力されるとともに、次の水平データａXYZ （例え
ばａ 2YZ ）が順次入力されることになる。
ように変換された垂直データａXZY（例えばａ1ZY ）が
順次出力されるとともに、次の水平データａXYZ （例え
ばａ 2YZ ）が順次入力されることになる。
【００２２】図７はＮ＝２、Ｍ＝３の場合の本発明の別
の実施例を示すものである。この場合、フリップフロッ
プＦＦ(i,j) による２×３のラッチマトリクスに加え
て、対角軸Ｌ（３×３のラッチマトリクスを仮定したと
きの対角軸）に対称になるように２個（Ｎ×（Ｍ−
Ｎ））〔図７破線部〕が配置される。もちろん、前記図
５の場合と同様対角軸Ｌの位置を除いて、各フリップフ
ロップＦＦ(i,j) の前段には原則としてセレクト手段２
(i,j) が配置され、前段のフリップフロップＦＦ(i,j)
よりのデータか、上記対角軸Ｌに対称位置のフリップフ
ロップＦＦ(i,j) に入力されるデータかのいずれかを端
子を切り変えることによって選択できるようになっ
ているが、後述の理由で該セレクト手段２(i,j) の一部
を省略することができる場合がある。
の実施例を示すものである。この場合、フリップフロッ
プＦＦ(i,j) による２×３のラッチマトリクスに加え
て、対角軸Ｌ（３×３のラッチマトリクスを仮定したと
きの対角軸）に対称になるように２個（Ｎ×（Ｍ−
Ｎ））〔図７破線部〕が配置される。もちろん、前記図
５の場合と同様対角軸Ｌの位置を除いて、各フリップフ
ロップＦＦ(i,j) の前段には原則としてセレクト手段２
(i,j) が配置され、前段のフリップフロップＦＦ(i,j)
よりのデータか、上記対角軸Ｌに対称位置のフリップフ
ロップＦＦ(i,j) に入力されるデータかのいずれかを端
子を切り変えることによって選択できるようになっ
ているが、後述の理由で該セレクト手段２(i,j) の一部
を省略することができる場合がある。
【００２３】この場合、垂直データＮは２であるので、
図８（ａ）（ｂ）に示すように２段のフリップフロップ
ＦＦに水平データａXYZ が順次入力され、クロック信号
ｃｋの３回に１回セレクト信号Ｓｔ（図８（ｃ））がセ
レクト手段２(i,j) を作動させて端子から端子に切
換える。
図８（ａ）（ｂ）に示すように２段のフリップフロップ
ＦＦに水平データａXYZ が順次入力され、クロック信号
ｃｋの３回に１回セレクト信号Ｓｔ（図８（ｃ））がセ
レクト手段２(i,j) を作動させて端子から端子に切
換える。
【００２４】これによって図８（ｅ）〔図３（ｃ）に対
応〕に示すように、水平データａXY Z は垂直データａ
XZY に変換されることになる。この場合、水平に３個の
データが２個のデータになるので出力は３回に１回の無
効データａ0 を含むことになる。
応〕に示すように、水平データａXY Z は垂直データａ
XZY に変換されることになる。この場合、水平に３個の
データが２個のデータになるので出力は３回に１回の無
効データａ0 を含むことになる。
【００２５】図７の実施例は垂直データ数Ｎ＜水平デー
タ数Ｍである場合であるが、逆に垂直データ数Ｎ＞水平
データ数Ｍである場合には、図４（ａ）→（ｄ）に示す
ように入力データにＮ−Ｍ回無効データａi を含ませる
必要がある。すなわち、垂直３列、水平２列のデータ群
ａ1xZ を（ａ）→（ｂ）のようにシフト及び水平、垂直
交換させ、次いで、無効データａi が無い状態で後続の
データ群ａ2xY を順次入力すると、図（ｃ）に対応する
ステップで、水平、垂直の転置がなされることになり、
データ群ａz1x の最後尾のデータａ131 ，ａ132 が壊れ
ることになる。従って、この場合図４に示すように入力
データの３回に１回無効データａi を入れる必要があ
る。
タ数Ｍである場合であるが、逆に垂直データ数Ｎ＞水平
データ数Ｍである場合には、図４（ａ）→（ｄ）に示す
ように入力データにＮ−Ｍ回無効データａi を含ませる
必要がある。すなわち、垂直３列、水平２列のデータ群
ａ1xZ を（ａ）→（ｂ）のようにシフト及び水平、垂直
交換させ、次いで、無効データａi が無い状態で後続の
データ群ａ2xY を順次入力すると、図（ｃ）に対応する
ステップで、水平、垂直の転置がなされることになり、
データ群ａz1x の最後尾のデータａ131 ，ａ132 が壊れ
ることになる。従って、この場合図４に示すように入力
データの３回に１回無効データａi を入れる必要があ
る。
【００２６】ところで、図７における縦の一列目の２つ
のフリップフロップＦＦ1,3 , ＦＦ 2,3 には上記したよ
うに置換後は無効データａ0 が、ラッチされるのみであ
り、他から転置されたデータがラッチされるわけではな
いのでその前段にはセレクト手段２(i,j) を備える必要
はない。
のフリップフロップＦＦ1,3 , ＦＦ 2,3 には上記したよ
うに置換後は無効データａ0 が、ラッチされるのみであ
り、他から転置されたデータがラッチされるわけではな
いのでその前段にはセレクト手段２(i,j) を備える必要
はない。
【００２７】更にＮ＜Ｍの場合の転置データのみを受け
るフリップフロップＦＦ(i,j) の先頭のフリップフロッ
プ〔図２（Ｂ）の（Ｍ−Ｎ）×Ｎ個のフリップフロップ
の先頭のフリップフロップＦＦ(i,j) あるいは図７の垂
直方向の３列目の先頭のフリップフロップＦＦ(3,2) 〕
は転置データを受けるのみであって、シフトデータを受
けることがないのでその前段にセレクト手段２(i,j) を
置く必要はない。
るフリップフロップＦＦ(i,j) の先頭のフリップフロッ
プ〔図２（Ｂ）の（Ｍ−Ｎ）×Ｎ個のフリップフロップ
の先頭のフリップフロップＦＦ(i,j) あるいは図７の垂
直方向の３列目の先頭のフリップフロップＦＦ(3,2) 〕
は転置データを受けるのみであって、シフトデータを受
けることがないのでその前段にセレクト手段２(i,j) を
置く必要はない。
【００２８】
【発明の効果】以上説明したようにこの発明は、マトリ
クスの転置の原理を応用してマトリクス状に配置された
ラッチ手段に保持された水平データ（垂直データ）を垂
直データ（水平データ）に変換することになるので、ラ
ッチ手段の数を著しく少なくすることができる。従っ
て、構成が簡単になるとともにコスト上、あるいは体積
上の利点が生ずることになる。
クスの転置の原理を応用してマトリクス状に配置された
ラッチ手段に保持された水平データ（垂直データ）を垂
直データ（水平データ）に変換することになるので、ラ
ッチ手段の数を著しく少なくすることができる。従っ
て、構成が簡単になるとともにコスト上、あるいは体積
上の利点が生ずることになる。
【図１】本発明の原理図である。
【図２】本発明のラッチ手段配列原理図である。
【図３】本発明の動作原理図である。
【図４】本発明の動作原理図である。
【図５】本発明の一実施例ブロック図である。
【図６】本発明の一実施例のタイミング図である。
【図７】本発明の他の実施例ブロック図である。
【図８】本発明の他の実施例のタイミング図である。
【図９】従来例ブロック図である。
【図１０】従来例タイミング図である。
【図１１】他の従来例ブロック図である。
１〔ＦＦ〕(i,j) ラッチ手段〔フリップフロップ〕 ２(i,j) セレクト手段 １０ ラッチマトリクス ａxyz データ群 Ｌ マトリクスの対角軸
Claims (3)
- 【請求項１】 垂直・水平にＮ×Ｍ（Ｎ，Ｍはそれぞれ
正の整数）ビットで配列されたデータ群(aXYZ ) X:デー
タ群の番号、Y:垂直方向番号、Z:水平方向番号 を、Ｎ
又はＭの大きい方の２乗が形成する正方マトリクスの対
角軸(L) に関して対称に各データを転置することによっ
て、該データ群(aXYZ ) の垂直・水平配列を交換するこ
とを特徴とする垂直データ・水平データ交換方法。 - 【請求項２】 垂直・水平にＮ×Ｍビット単位で伝送さ
れるデータ群(aXYZ) を受けるＮ×Ｍ個のラッチ手段(1
(i,j)) i: 垂直方向番号、j:水平方向番号と、Ｍ又はＮ
の大きい方の２乗が形成する正方マトリクスの対角軸
(L) に関して対称になるように、上記Ｎ×Ｍ個のラッチ
手段(1(i,j))に加えて配列したＭ×（Ｎ−Ｍ）又は（Ｍ
−Ｎ）×Ｎ個のラッチ手段(1(i,j))とよりなるラッチマ
トリクス(10)と、 上記対角軸(L) 位置以外の各ラッチ手段(1(i,j))の前段
に配置され、前段のラッチ手段(1(i,j))からのデータを
受けるか、上記対角軸(L) に関して対称な位置のラッチ
手段(1(i,j))に入力されようとするデータを受けるかを
選択するセレクト手段(2(i,j))とよりなる垂直データ・
水平データ交換回路。 - 【請求項３】 上記セレクト手段(2(i,j))が通常は前段
のラッチ手段(1(i,j))よりのデータを受け、Ｍ回に一回
上記対角軸(L) に関して対称な位置のラッチ手段(1(i,
j))に入力されようとするデータを受けてデータ群(a
XYZ ) を転置する請求項２に記載の垂直データ・水平デ
ータ交換回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4032199A JPH05235782A (ja) | 1992-02-19 | 1992-02-19 | 垂直データ・水平データ交換方法及び回路 |
| US08/020,055 US5396236A (en) | 1992-02-19 | 1993-02-19 | Converting method of vertical data/horizontal data and a circuit therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4032199A JPH05235782A (ja) | 1992-02-19 | 1992-02-19 | 垂直データ・水平データ交換方法及び回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05235782A true JPH05235782A (ja) | 1993-09-10 |
Family
ID=12352240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4032199A Pending JPH05235782A (ja) | 1992-02-19 | 1992-02-19 | 垂直データ・水平データ交換方法及び回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5396236A (ja) |
| JP (1) | JPH05235782A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE59502700D1 (de) * | 1994-07-13 | 1998-08-06 | Oce Printing Systems Gmbh | Verfahren und vorrichtung zum speichern und drehen von bitmustern |
| US5680156A (en) * | 1994-11-02 | 1997-10-21 | Texas Instruments Incorporated | Memory architecture for reformatting and storing display data in standard TV and HDTV systems |
| US5649150A (en) * | 1995-04-12 | 1997-07-15 | International Business Machines Corporation | Scannable last-in-first-out register stack |
| US5875456A (en) * | 1995-08-17 | 1999-02-23 | Nstor Corporation | Storage device array and methods for striping and unstriping data and for adding and removing disks online to/from a raid storage array |
| KR0175733B1 (ko) * | 1995-11-01 | 1999-04-15 | 이준 | 비트-시리얼 메트릭스 전치를 위한 초대규모 집적회로 |
| US5870581A (en) * | 1996-12-20 | 1999-02-09 | Oak Technology, Inc. | Method and apparatus for performing concurrent write operations to a single-write-input register file and an accumulator register |
| US5946222A (en) * | 1996-12-20 | 1999-08-31 | Oak Technology, Inc. | Method and apparatus for performing a masked byte addition operation |
| US6223181B1 (en) | 1997-07-31 | 2001-04-24 | Oak Technology, Inc. | Memory conserving and compression technique-compatible image rotation system |
| TW468269B (en) * | 1999-01-28 | 2001-12-11 | Semiconductor Energy Lab | Serial-to-parallel conversion circuit, and semiconductor display device employing the same |
| JP2003333110A (ja) * | 2002-05-17 | 2003-11-21 | Mitsubishi Electric Corp | シリアルデータ受信回路 |
| US7990296B1 (en) * | 2010-03-10 | 2011-08-02 | Smsc Holdings S.A.R.L. | High speed low power cell providing serial differential signals |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1099232B (de) * | 1959-07-15 | 1961-02-09 | Olympia Werke Ag | Schaltanordnung fuer einen Pufferspeicher |
| US4274085A (en) * | 1979-06-28 | 1981-06-16 | Motorola, Inc. | Flexible mode DES system |
| FR2543323B1 (fr) * | 1983-03-25 | 1985-06-14 | Efcis | Decodeur d'une donnee dans un sous-groupe de p donnees appartenant a un groupe de n donnees |
| CA1252902A (en) * | 1985-10-31 | 1989-04-18 | David R. Pruett | Method for rotating a binary image |
| US4797852A (en) * | 1986-02-03 | 1989-01-10 | Intel Corporation | Block shifter for graphics processor |
| US5203005A (en) * | 1989-05-02 | 1993-04-13 | Horst Robert W | Cell structure for linear array wafer scale integration architecture with capability to open boundary i/o bus without neighbor acknowledgement |
| FR2657739B1 (fr) * | 1990-01-26 | 1992-05-07 | Sgc Thomson Microelectronics Sa | Serialiseur/deserialiseur. |
-
1992
- 1992-02-19 JP JP4032199A patent/JPH05235782A/ja active Pending
-
1993
- 1993-02-19 US US08/020,055 patent/US5396236A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5396236A (en) | 1995-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1087755A (en) | Apparatus for transposition sorting of equal length records in overlap relation with record loading and extraction | |
| JPH05235782A (ja) | 垂直データ・水平データ交換方法及び回路 | |
| JP3235534B2 (ja) | パラレル―パラレル変換回路並びにこれを用いたパラレル―シリアル変換回路及びシリアル―パラレル変換回路 | |
| US4707805A (en) | Data processing circuit for digital audio system | |
| US6078937A (en) | Barrel shifter, circuit and method of manipulating a bit pattern | |
| JPH09179726A (ja) | 擬似乱数発生装置 | |
| JPH10224231A (ja) | シリアルーパラレル変換回路 | |
| US4961159A (en) | Cellular automaton for generating random data | |
| JP2000188555A (ja) | ブロックインターリーブ回路 | |
| US5101201A (en) | Apparatus for converting scan data of a keyboard | |
| EP0431416A2 (en) | Apparatus and method for accessing a cyclic redundancy error check code generated in parallel | |
| JP2887369B2 (ja) | ２次元配列データアクセス装置 | |
| JPH0433169B2 (ja) | ||
| JP2824976B2 (ja) | ２次元配列データ回転装置 | |
| JP2509176B2 (ja) | デ−タ速度変換処理回路 | |
| JP2689735B2 (ja) | シリアル信号切替制御回路 | |
| US5604496A (en) | Data processing device using data correlation | |
| JP3012505B2 (ja) | フレーム同期回路 | |
| JP2957333B2 (ja) | 空間スイッチ内未使用入力回線検出方式 | |
| JPS63128818A (ja) | 多重変換回路 | |
| SU1005065A1 (ru) | Ассоциативный матричный процессор | |
| JPH0221632B2 (ja) | ||
| JP3455828B2 (ja) | ビットシフト回路 | |
| JP3034548B2 (ja) | 時間スイッチ | |
| JP2845781B2 (ja) | メモリ書き込み制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011113 |