JP2824976B2 - ２次元配列データ回転装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は高速でかつ小形経済的な
画像処理装置、パターン認識装置等の実現に必要となる
２次元配列データの９０度回転装置に関するものであ
る。

【０００２】

【従来の技術】画像処理、パターン認識、行列計算等で
は２次元配列データの９０度回転がしばしば要求され
る。従ってこれらの分野への適用を目指す処理装置の性
能向上にはこの９０度回転の高速化が必須と言える。

【０００３】高速な９０度回転の実現方式は、行単位で
順次入力した配列データを列単位で出力する（あるいは
列単位で入力したデータを行単位で出力する）直並列変
換器（特願昭５７−１２１７５３）、２次元配列データ
に対し、行、列両方向のアクセスメモリ（Ｄａｂｉｄ
Ｃ．Ｖａｎ ＶＯＯＲＨＩＳ ａｎｄ Ｔｈｏｍａｓ
Ｈ．ＭＯＲＲＩＮ，’Ｍｅｍｏｒｙ Ｓｙｓｙｔｅｍｓ
ｆｏｒＩｍａｇｅＰｒｏｃｅｓｓｉｎｇ’，ＩＥＥＥ
Ｔｒａｎｓ．Ｃｏｍｐｕｔ．ｖｏｌ．Ｃ−２７，ｐ
ｐ．１１３−１２５）等の２次元配列データの列、行を
変換する手段を用いる方法が知られている。ここでは、
より一般的に用いられており、かつ本発明に関係の深い
前者の直並列変換器を用いる方式について簡単に説明す
る。

【０００４】図１２はその回転装置の一例を示してお
り、２次元配列データの記憶手段であるアクセス幅がＷ
のメモリ２、２次元配列データの列、行を変換する手段
であるサイズがＷ×Ｗの２次元直並列変換器５０、図示
しない制御部等からなる。２次元直並列変換器５０はシ
フトエレメント（ＳＦＥ）１２がマトリクス状に接続さ
れ構成されている。

【０００５】その９０度回転の動作はＷ×Ｗの２次元配
列データが行単位でメモリ１５から読み出され、それが
２次元直並列変換器１６内のシフトエレメント１２の左
側端子に列信号として供給され、右側から出力された信
号は右方向に隣接するシフトエレメント１２に列信号と
して供給され、シフトエレメント１２の下側から行単位
に取り出した信号は順次メモリ２に書き込むことによっ
て行われる。

【０００６】この動作から明らかなように、Ｗ×Ｗの２
次元読み出しにＷマシンサイクル、直並列変換器１６か
らメモリ１５への書き込みにＷマシンサイクル必要であ
り、合計して次の時間が必要となる

【０００７】Ｓ_W ＝２Ｗ・・・・・・・・（１）

【０００８】但し、行単位のメモリアクセス、直並列変
換器１６に対する入出力は、何れも１マシンサイクルで
実現できるものとしている。これによりメモリ内に格納
されているＡ×Ａ（ＡはＷの整数倍）の大規模な２次元
配列データを、Ｗ×Ｗ単位の回転を繰り返して実現する
場合、全体の所要マシンサイクル数は次のようになっ
て、回転の処理速度はＷに比例することが分かる。

【０００９】Ｓ_T＝（Ａ₂／Ｗ）×２Ｗ ＝２Ａ₂ ／Ｗ・・・・・・・・・・（２）

【００１０】

【発明が解決しようとする課題】しかしながら従来方式
で回転速度の向上を図ろうとすると、（２）式から直並
列変換器のハードウェア規模が回転速度の２乗に比例し
て著しく増大する事をも意味している。これは直並列変
換器がＷ×Ｗのエレメントで構成されることに起因して
いる。このハードウェア規模増大の特性は、説明を割愛
した２次元アクセスメモリを使用しても同様である。

【００１１】本発明はこのような状況に鑑みてなされた
もので、２次元配列データの９０度回転を速度の低下な
しにかつ、コンパクトに実現するようにしたものであ
る。

【００１２】

【課題を解決するための手段】この目的を達成するため
に、Ｎ個のリング状に接続される（Ｗ×Ｎ）×（Ｗ／
Ｎ）の列行変換ユニットの配列に、これらの全ユニット
との間の並列データ転送あるいは、指定する列行変換ユ
ニットとの間の個別のデータ転送が実現されるようメモ
リを接続し、更にメモリと列行変換ユニットの間、列行
変換ユニット間のデータの転送やアドレスの発生の制御
を行う制御部を付加することで回転装置を構成する。

【００１３】そして、この構成によって得られる（Ｗ／
Ｎ）行×（Ｗ／Ｎ）列の２次元配列データを単位とする
９０度回転を各列行変換ユニットで並列に実行する機能
と、列行変換ユニット間で（Ｗ／Ｎ）行×（Ｗ／Ｎ）列
の２次元配列データを転送する機能と、指定した列行変
換ユニットとメモリとの間で（Ｗ／Ｎ）行×（Ｗ／Ｎ）
列の２次元配列データを転送する機能とを組み合わせる
ことで、高速な９０度回転を実現する。

【００１４】具体的には請求項１の発明は、メモリユニ
ットのそれぞれから読み出したデータを行単位あるいは
列単位としてそのメモリユニットに対応する列行変換ユ
ニットに格納する第１の転送手段と、列行変換ユニット
が保持する２次元配列データを隣接する列行変換ユニッ
トに転送する第２の転送手段と、第２の転送手段によっ
て転送されたデータのうち特定の列行変換ユニットを選
択してメモリユニットに書き戻す書込手段と、メモリユ
ニットから読み出したデータを行単位のデータとして列
行変換ユニットに保持させたときはその保持されたデー
タを列単位に読み出して選択された特定のメモリユニッ
トに書き込まれるように書込手段を制御し、メモリユニ
ットから読み出したデータを列単位のデータとして列行
変換ユニットに保持させたときはその保持されたデータ
を行単位に読み出して選択された特定のメモリユニット
に書き込まれるように書込手段を制御する制御部とを備
えたものである。

【００１５】請求項２の発明はメモリユニットのうち特
定のものを選択してからそこから読み出したデータを行
単位あるいは列単位としてその選択されたメモリユニッ
トに対応する列行変換ユニットに格納する第１の転送手
段と、列行変換ユニットが保持する２次元配列データを
隣接する列行変換ユニットに転送する第２の転送手段
と、各列行変換ユニットが保持するデータをその列行変
換ユニットに対応するメモリユニットに書き戻す書込手
段と、メモリユニットから読み出したデータを行単位の
データとして列行変換ユニットに保持させたときはその
保持されたデータを列単位に読み出して列行変換ユニッ
トに対応するメモリユニットに書き込まれるように書込
手段を制御し、メモリユニットから読み出したデータを
列単位のデータとして列行変換ユニットに保持させたと
きはその保持されたデータを行単位に読み出して列行変
換ユニットに対応するメモリユニットに書き込まれるよ
うに書込手段を制御する制御部とを備えたものである。

【００１６】

【作用】具体的には、被回転２次元配列データの単位で
あるＷ行×Ｗ列の２次元配列データの一部である横長の
短冊状の（Ｗ／Ｎ）行×Ｗ列をメモリから１行ずつ順次
読み出し、その行をＮ分割したものを、それぞれ対応す
る列行変換ユニットに列として順次格納する。この格納
データを列行変換ユニット間で、１方向に転送しなが
ら、書き込みの活性化の制御により、所定の列行変換ユ
ニットから（Ｗ／Ｎ）行×（Ｗ／Ｎ）列の単位で順次メ
モリに書き戻すことで、回転後の２次元配列データの一
部である横長の短冊状の配列のＷ行×（Ｗ／Ｎ）列とし
て、メモリ内に組み立てることができる。

【００１７】従って、横長の短冊状の２次元配列データ
をＷ行×Ｗ列の２次元配列データから切り出して列行変
換ユニット配列に読み出す際の切り出し位置、列行変換
ユニットから書き戻す際のユニット対応のメモリの活性
化位置等を適当に切り換えながら、この縦横変換処理を
繰り返すことで回転単位のＷ行×Ｗ列の２次元配列デー
タの９０度回転を実現することができる。

【００１８】

【実施例】図１は本発明の一実施例を示すブロック図で
ある。図から明らかなように、この例は列行変換ユニッ
ト配列１、メモリ２、制御部３からなる。ここで、列行
変換ユニット配列１は４個の（Ｗ／４）×（Ｗ／４）の
サイズの列行変換ユニット１１ａ〜１１ｄで構成してい
る。また、メモリ２は細破線で示される活性化制御信号
により、個別に書き込みの制御が可能な４個のメモリユ
ニット２１ａ〜２１ｄで構成している。

【００１９】なお、太破線で示される制御信号は各ユニ
ットの共通の制御信号である。また外部からこの回転装
置をアクセスするための入出力インターフェイスは図示
していない。

【００２０】図２は更に列行変換ユニット１１の内部構
成を示している。この列行変換ユニット１１はシフトエ
レメント（ＳＦＥ）１２の（Ｗ／４）個×（Ｗ／４）個
の配列、隣接列行変換ユニット１１からの入力、メモリ
２０からの入力との何れかを選択してシフトエレメント
１２の配列に入力するためのセレクタ（ＳＥＬ）１３等
からなる、サイズが（Ｗ／４）×（Ｗ／４）の直並列変
換器で構成している。

【００２１】また、シフトエレメント１２は１クロック
毎に保持しているデータを右（転送方向が右の場合）あ
るいは下方向（転送方向が下の場合）に出力するか、左
（転送方向が左の場合）あるいは上（転送方向が上の場
合）からの入力データを更新する機能を有する。従っ
て、シフトエレメント１２の配列は（Ｗ／４）行×（Ｗ
／４）列の２次元配列データを右方向と下方向に、ある
いは左方向と上方向にシフトすることができる。なお、
シフトエレメントの転送方向、セレクタ１３の入力選択
の制御は、制御部３から各列行変換ユニットに共通に配
られる制御信号によって行う。

【００２２】以下、本実施例による図３に示すＷ行×Ｗ
列のサイズのイメージデータを９０度回転する場合につ
いて説明する。図３でＡ，Ｂ，Ｃ・・・・Ｐはそれぞれ
（Ｗ／４）行×（Ｗ／４）列のサブイメージデータであ
り、全体のイメージデータは予めＡ，Ｂ，Ｃ，Ｄが図４
に示す左端のメモリユニット２１ａに、Ｅ，Ｆ，Ｇ，Ｈ
がその右隣のメモリユニット２１ｂに、Ｉ，Ｊ，Ｋ，Ｌ
が更にその右隣のメモリユニット２１ｃに、Ｍ，Ｎ，
Ｏ，Ｐが右端のメモリユニット２１ｄに入る図４に示す
形でメモリ２に格納されているものとする。

【００２３】さて、このメモリ２のイメージデータを上
側から（Ｗ／４）行、即ち「Ａ，ＥＩ，Ｍ」を読み出
す。このときに、列行変換ユニット配列１はセレクタ１
３がメモリユニット２１からの入力を選択するようにな
っており、転送方向は右方向に設定されているものとす
る。するとメモリ２から読み出された（Ｗ／４）行のデ
ータは列データに変換されて列行変換ユニット配列１に
格納され、横長の短冊状配列データ「Ａ，Ｅ，Ｉ，Ｍ」
が図５に示されるように、各々の列行変換ユニット１１
を単位に時計方向に９０度回転された形で、列行変換ユ
ニット配列１に格納される。

【００２４】この回転後のデータを列行変換ユニット１
内で下方向にシフトしながらそのメモリに対する出力
を、右端のメモリユニット２１ｄのみ書き込みを活性化
する活性化制御信号を与えてメモリの回転後のイメージ
データの格納領域の下側から書き込むと、図６に示すよ
うにメモリユニット２１ｄにＭのデータが格納される。

【００２５】次に、各列行変換ユニット１１のセレクタ
１３を隣接列行変換ユニットからの入力に選び、右方向
のシフトを行うと、列行変換ユニット間のリング状の接
続のために、列行変換ユニット内の回転後のデータは図
７のように移動する。続いてＭの場合と同様に、列行変
換ユニット配列内１のデータを右端のメモリユニット２
１ｄのみを活性化してＭの上側の位置に書き込めば、図
８が得られる。

【００２６】以上の列行変換ユニット間の右方向シフト
と右端のメモリユニットへの書き込みを繰り返せば、図
９のように、もともとは横長の短冊状配列データ「Ａ，
Ｅ，Ｉ，Ｍ」が縦長の短冊状配列データトして格納され
る。

【００２７】以上の横長の短冊状配列データをメモリか
ら読み出し、右方向に順次シフトして縦長の短冊状配列
データとしてメモリユニットに格納する一連の動作を活
性化するメモリユニットを１つずつずらしながら更に３
回繰り返すと、９０度回転後のイメージデータが図１０
のように得られる。

【００２８】すなわち、列行変換ユニットに列方向に書
き込んだものは、その列行変換ユニットから行方向に読
み出してメモリユニットに記憶させ、列行変換ユニット
に行方向に書き込んだものは行方向に読み出してメモリ
ユニットに書き込めば９０度回転が実現できる。そし
て、隣接する列行変換ユニットにデータを転送すると共
に特定の列行変換ユニットからメモリユニットにデータ
を書き戻せば、図４のように横方向に並んでいる例えば
Ａ，Ｅ，Ｉ，Ｍのワードを９０度回転したものを図１０
のように縦方向に記憶させることができる。

【００２９】ここで、ハードウェア規模、所要マシンサ
イクル数等に関し、列行変換ユニットの数がＮの場合に
ついて従来例と比較して評価する。始めにハードウェア
規模について評価する。図３の構成から明らかなよう
に、メモリ部分に付いては（Ｗ／Ｎ）の幅のメモリユニ
ットに分割されているだけであり、ハードウェア規模は
従来の変わらない。

【００３０】これに対し、９０度回転器の部分に付いて
は本発明では（Ｗ／Ｎ）×（Ｗ／Ｎ）のサイズの列行変
換ユニットがＮ個で構成されているので、列行変換ユニ
ットとして従来例と同一のものを用いるとすれば、ハー
ドウェア規模はＷ2 ／Ｎと従来方式の１／Ｎになる。ま
た、高速化を図ろうとして回転器のサイズが大きくな
り、１つのＬＳＩに収まらなくなる場合、分割してＬＳ
Ｉ化を図る必要が生じるが、この場合には列行変換ユニ
ットを単位とすることで容易に実現できる。

【００３１】しかし、所要マシンサイクル数については
第１の実施例の構成のままではＮ倍に増加する。以下、
この所要マシンサイクル数を算出する。先ず、初めの
（Ｗ／Ｎ）行Ｗ列の横長の短冊状２次元配列データを列
行変換ユニット配列１に行、列を変換しながらメモリ２
０から読み出す処理の所要マシンサイクル数Ｓ１は１行
分の読み出しと、その読み出した行を列行変換ユニット
１１に入力しながら列行変換ユニットの保持データを全
体的に右方向にマシンサイクルで実現されるために、そ
の所要マシンサイクル数Ｓ1 は次のようになる。

【００３２】Ｓ₁ ＝Ｗ／Ｎ ・・・・・・・（３）

【００３３】これに続く活性化したメモリユニットに書
き込む処理の所要マシンサイクル数Ｓ2 は列行変換ユニ
ット１１の保持データを下方向に全体的に１行分シフト
する処理と、その出力をメモリに書き込む動作がやはり
１マシンサイクルで実現できるので、次のようになる。

【００３４】Ｓ₂ ＝Ｗ／Ｎ ・・・・・・・（４）

【００３５】更にこれに続く列行変換ユニット１１の保
持する２次元配列データを１ユニット分、右方向にシフ
トする処理の所要マシンサイクル数Ｓ₃ は、右方向への
１列分のシフトが１マシンサイクルで実現されるので、
次のようになる。

【００３６】Ｓ₃ ＝Ｗ／Ｎ ・・・・・・・・（５）

【００３７】結局、（Ｗ／Ｎ）行×Ｗ列の横長の短冊状
の２次元配列データを縦長のＷ行×（Ｗ／Ｎ）列の縦長
の短冊状２次元配列データに変換する際の所要マシンサ
イクル数ＳS は次のようになる。

【００３８】 Ｓ_S＝Ｓ₁＋Ｎ×Ｓ₂＋（Ｎ−１）×Ｓ₃・・・・（６） ＝２Ｗ ・・・・・・・・・・・・・（７）

【００３９】従って、Ｗ行×Ｗ列の２次元配列データの
９０度回転に要するトータルのマシンサイクル数Ｓ_T は
Ｗ行×Ｗ列の２次元配列データがＮ本の短冊状部分に分
割されていることから次のようになる。

【００４０】 Ｓ_T ＝２Ｎ×Ｗ ・・・・・・・・（８）

【００４１】このトータルの所要マシンサイクル数はＷ
×Ｗの列行変換器で９０度回転を実現する場合の所要マ
シンサイクル数２Ｗに比べてＮ倍大きくなっていること
が分かる。もっともこのトータルの所要マシンサイクル
数はＷ×Ｗの列行変換器で９０度回転を実現する場合の
所要マシンサイクル数２Ｗに比べＮ倍に増加しても、回
転器部分の性能／コストは先に説明したように、回転の
ハードウェア規模が１／Ｎに低減されるから、従来に比
べ低下しない。

【００４２】更に、本発明では所要マシンサイクル数に
ついては次の２つの方法により容易に低減可能であり、
これによって性能／コストで従来方式に大きく差をつけ
ることができる。その一つの方法は、列行変換ユニット
間のデータ転送速度、即ちマシンサイクルあたりのシフ
ト量を（５）式の算出で前提とした１より大きくするこ
とである。

【００４３】これは２〜４程度ならば、比較的容易に実
現できる。シフトエレメント１２がセレクタとレジスタ
のみで構成されることから、列行変換ユニット間の転送
速度をマシンサイクルを決める比較的低速なメモリのア
クセスタイムより数倍高速にできることによる。他の方
法は回転後の２次元配列データを複数行まとめてメモリ
ユニット２１に転送する方法である。以下この後者の方
法を取り込んだ本発明の第２の実施例について説明す
る。

【００４４】図１１は第１の実施例とは異なる部分の列
行変換ユニット内の構成、メモリユニット２１内の構
成、列行変換ユニット１１、メモリユニット２１間の接
続構成を合わせて示した図である（これら以外は第１の
実施例と同一の構成なので説明を省略する）。

【００４５】第１の実施例との違いは、次の通りである （ａ）第１の実施例のシフトエレメント１２が図１１で
はレジスタ１４で置き換えられており（これは第２の実
施例ではシフトエレメントがレジスタのみで構成されて
いることを意味している）、列行変換ユニットでは方向
のシフトのみ行えるようにしている。 （ｂ）列行変換ユニットの保持する２次元配列データを
一括してメモリユニット２に書き込めるように、メモリ
ユニットの書き込み幅を（Ｗ／Ｎ）倍に広げ、各レジス
タ１４をメモリユニット２に直接接続している。 （ｃ）メモリユニット２から列行変換ユニット１１に対
し、２次元配列データを１行単位で読み出せるように、
セレクタ２２を設けている。

【００４６】この第２の実施例の動作は第１の実施例の
それに比べると回転後の２次元配列データを活性化した
メモリユニットに書き込む際に、第１の実施例のように
列行変換ユニットで下方向にシフトしながら１行ずつ書
き込むのではなく、列行変換ユニット内の２次元配列デ
ータを各レジスタ１４からメモリユニットにつながる接
続線を介して一括して書き込む点が異なる。

【００４７】従って第１の実施例で（Ｗ／Ｎ）ステップ
要したこの書き込み動作の所要ステップ数Ｓ2 が１にな
る。また第２の実施例ではシフトエレメントがレジスタ
１４のみで構成されることから、右方向のシフトの一層
の高速化が可能である。今、このシフト速度がマシンサ
イクルあたり４にできるとすると列行変換ユニット間の
転送の所要サイクル数Ｓ₃ は、（Ｗ／Ｎ）／４となる。
従って短冊あたりの回転の所要マシンサイクル数Ｓ_S は
次のようになる。

【００４８】Ｓ_S＝Ｓ₁＋４×Ｓ₂＋３×Ｓ₃ ＝（７Ｗ／４Ｎ）＋４ ・・・・・・（９）

【００４９】これからトータルの回転の所要マシンサイ
クル数ＳT は次のようになる。 Ｓ_T ＝（７Ｗ／４）＋４Ｎ ・・・・・・（１０）

【００５０】このＳT の値は従来の２Ｗと同等（例えば
Ｗ＝６４、Ｎ＝４の場合には１２８と従来の値と一致す
る）である。従って列行変換ユニット配列は従来の列行
変換器に比べ、１／Ｎのハードウェア量で構成されるの
で、性能／コスト比はＮ倍向上する。

【００５１】なお、以上の実施例では何れも請求項で記
載した列行変換ユニットとメモリの間の転送の活性制御
をメモリユニットに対する書き込みの活性制御で実現す
る場合を説明してきたが、これは一旦メモリに全て書き
込んだ後、そのデータをメモリ内で移動する際の活性を
メモリユニット毎に制御することでも等価的に実現する
ことができる。また、逆にメモリから列行変換ユニット
配列１０に対してデータを入力する際の活性を制御する
ことでも実現できる。この場合の回転処理（反時計方向
の９０度回転処理）は、データの流れを示す太い実線の
矢印の方向が図３の実施例と全く逆になる。すなわち、
矢印の方向が図３とは逆で、且つ行列変換ユニットに対
するデータ入力の活性制御機能を付加する構成で、先の
例の回転後の２次元配列データを図１０から図４に向か
う逆の操作により、元の回転対象の２次元配列データに
戻す処理によっても９０度回転が実現される。

【００５２】ところで、第１の実施例では書き込みの活
性化信号の生成方法には触れていないが、共通の制御信
号同様に、外部から与える命令を制御部内で直接デコー
ドすることでも、制御用のレジスタを設けその出力でも
生成できる。この後者の方法は、プロセッサアレイの構
成単位であるプロセッシングエレメントＰＥの動作の活
性を制御するための活性制御レジスタをそのまま回転時
の転送の活性制御に利用できるため、本発明をＳＩＭＤ
形の並列プロセッサに組み込む場合に有効である。

【００５３】また、以上の実施例では列行変換ユニット
として書き込み時に行、列を変換するタイプのものを用
いてきたが、読み出し時に列、行を変換するタイプのも
のを用いても同様に回転機構を構成することができる。
この場合には、列行変換ユニットの入力側のセレクタが
出力側に移動する。更に、列行変換器として、本実施例
のように直並列変換器を用いるのではなく、（Ｗ／Ｎ）
×（Ｗ／Ｎ）のサイズの２次元アクセスメモリを用いる
ことでも構成できる。

【００５４】また、以上の説明ではメモリのアクセス
幅、列行変換ユニットのサイズ等の単位については触れ
ていないが、これは２次元配列データ要素の語長によっ
て決まる。即ち、２次元配列データの要素の語長が１ビ
ット（２値データ）ならば、単位はビットとなる（この
場合、例えば幅がＷとは幅はＷビットのことである）。
要素の語長がＷならば単位はＷ倍されたＷビットとなる
（この場合、例えば幅がＷとは幅がＷ×Ｗビットのこと
である。）。

【００５５】

【発明の効果】以上説明したように本発明は、複数の列
行変換ユニットをリング状に接続してメモリに記憶させ
るデータもこの列行変換ユニットに対応したものとした
ので、回転速度を低下させることなく回転器のハードウ
ェア規模を大きく低減できる。また速度向上のため回転
器の規模を大きくして１個のＬＳＩに収まり切らなくな
っても、回転器が行列変換ユニットの配列で構成されて
いるため、列行変換ユニットを単位として分割して構成
することで容易に解決される利点もある。

【００５６】従って、２次元配列データの９０度回転を
多用する画像処理、パターン認識処理等を行うための装
置に本発明を適用すれば、高速化と小形、経済化の両立
が可能となる。また、本発明は列行変換ユニットとメモ
リユニットとの組み合わせを単位とする規則的な配列と
して構成されているので、同じくプロセッサエレメント
を単位とする規則的な配列で構成されるプレセッサアレ
イ形の並列プロセッサに整合性良く組み込むことができ
る。

【００５７】従って本発明は２次元配列データの高速処
理を目的とするこの種の並列プロセッサを小形経済的に
実現する上でも極めて有効である。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロック図

【図２】列行変換ユニットの構成を示すブロック図

【図３】被回転イメージデータを示す図

【図４】本発明の一実施例による回転処理を説明するた
めの図

【図５】本発明の一実施例による回転処理を説明するた
めの図

【図６】本発明の一実施例による回転処理を説明するた
めの図

【図７】本発明の一実施例による回転処理を説明するた
めの図

【図８】本発明の一実施例による回転処理を説明するた
めの図

【図９】本発明の一実施例による回転処理を説明するた
めの図

【図１０】本発明の一実施例による回転処理を説明する
ための図

【図１１】本発明の第２の実施例の構成を示すブロック
図

【図１２】従来の９０度回転機構の構成を示すブロック
図

【符号の説明】

１ 行列変換ユニット配列 ２ メモリ ３ 制御部 １１ 列行変換ユニット １２ シフトエレメント １３ セレクタ ２１ メモリユニット

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 リング状に接続される複数の列行変換ユ
   ニットと、前記各列行変換ユニットに対応するメモリユ
   ニットとを備えた２次元配列データ回転装置において、 前記メモリユニットのそれぞれから読み出したデータを
   行単位あるいは列単位としてそのメモリユニットに対応
   する前記列行変換ユニットに格納する第１の転送手段
   と、 前記列行変換ユニットが保持する２次元配列データを隣
   接する列行変換ユニットに転送する第２の転送手段と、 前記第２の転送手段によって転送されたデータのうち特
   定の列行変換ユニットを選択して前記メモリユニットに
   書き戻す書込手段と、 前記メモリユニットから読み出したデータを行単位のデ
   ータとして前記列行変換ユニットに保持させたときはそ
   の保持されたデータを列単位に読み出して前記選択され
   た特定のメモリユニットに書き込まれるように前記書込
   手段を制御し、前記メモリユニットから読み出したデー
   タを列単位のデータとして前記列行変換ユニットに保持
   させたときはその保持されたデータを行単位に読み出し
   て前記選択された特定のメモリユニットに書き込まれる
   ように前記書込手段を制御する制御部とを備えたことを
   特徴とする２次元配列データ回転装置。
2. 【請求項２】 リング状に接続される複数の列行変換ユ
   ニットと、前記各列行変換ユニットに対応するメモリユ
   ニットとを備えた２次元配列データ回転装置において、 前記メモリユニットのうち特定のものを選択してからそ
   こから読み出したデータを行単位あるいは列単位として
   その選択されたメモリユニットに対応する前記列行変換
   ユニットに格納する第１の転送手段と、 前記列行変換ユニットが保持する２次元配列データを隣
   接する列行変換ユニットに転送する第２の転送手段と、 前記各列行変換ユニットが保持するデータをその列行変
   換ユニットに対応する前記メモリユニットに書き戻す書
   込手段と、 前記メモリユニットから読み出したデータを行単位のデ
   ータとして前記列行変換ユニットに保持させたときはそ
   の保持されたデータを列単位に読み出して前記列行変換
   ユニットに対応するメモリユニットに書き込まれるよう
   に前記書込手段を制御し、前記メモリユニットから読み
   出したデータを列単位のデータとして前記列行変換ユニ
   ットに保持させたときはその保持されたデータを行単位
   に読み出して前記列行変換ユニットに対応するメモリユ
   ニットに書き込まれるように前記書込手段を制御する制
   御部とを備えたことを特徴とする２次元配列データ回転
   装置。