JPH028336B2 - - Google Patents
Info
- Publication number
- JPH028336B2 JPH028336B2 JP58109562A JP10956283A JPH028336B2 JP H028336 B2 JPH028336 B2 JP H028336B2 JP 58109562 A JP58109562 A JP 58109562A JP 10956283 A JP10956283 A JP 10956283A JP H028336 B2 JPH028336 B2 JP H028336B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bits
- block
- column
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 144
- 238000005070 sampling Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 14
- 238000013500 data storage Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 description 44
- 238000010586 diagram Methods 0.000 description 24
- 239000011159 matrix material Substances 0.000 description 22
- 125000004122 cyclic group Chemical group 0.000 description 17
- 230000008707 rearrangement Effects 0.000 description 6
- 238000000605 extraction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000013075 data extraction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Input (AREA)
- Image Processing (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は画像信号やパターン信号等のデータを
メモリに記憶する時に、記憶したデータを任意の
方向から縮小して読出し得るようにしたデータ記
憶方法に関する。
メモリに記憶する時に、記憶したデータを任意の
方向から縮小して読出し得るようにしたデータ記
憶方法に関する。
従来例の構成とその問題点
最近、文書等の画像データをスキヤナ等の入力
装置で読取り、読取つた画像データを大容量の記
憶装置に順次記憶し、この記憶装置に記憶されて
いる画像データを必要に応じて取出し、これを
CRTデイスプレイ装置やプリンタ等の出力装置
に出力する画像フアイリング装置が開発されてい
る。このような画像フアイリング装置において
は、読取られた画像データは一頁分をまず画像メ
モリに記憶した後、記憶装置に記憶する。また、
記憶装置から読出された画像データは一頁分をま
ず画像メモリに記憶した後、CRTデイスプレイ
装置やプリンタ等の出力装置に出力する構成とな
つている。
装置で読取り、読取つた画像データを大容量の記
憶装置に順次記憶し、この記憶装置に記憶されて
いる画像データを必要に応じて取出し、これを
CRTデイスプレイ装置やプリンタ等の出力装置
に出力する画像フアイリング装置が開発されてい
る。このような画像フアイリング装置において
は、読取られた画像データは一頁分をまず画像メ
モリに記憶した後、記憶装置に記憶する。また、
記憶装置から読出された画像データは一頁分をま
ず画像メモリに記憶した後、CRTデイスプレイ
装置やプリンタ等の出力装置に出力する構成とな
つている。
第１図は入力される原稿（文書）を示した図
で、一般に取扱われる文書にはａに示すように縦
長に書かれた文書だけでなく、図面等でｂに示す
ように横長に書かれた文書、ｃに示すように２ペ
ージ分の内容を１枚にした文書がある。このよう
な文書を全て第１図ａに示すように縦長に書かれ
た文書であることを基準として第１図ａ〜ｃを同
じ方法でスキヤナ等の入力装置で読取り、メモリ
に記憶する場合に、メモリに書かれているデータ
を読取りCRTデイスプレイ装置に表示すると第
１図ｂ及びｃの内容は90度回転して表示される。
また、入力時に第１図ａのデータが180度回転し
て読込まれた時はCRTデイスプレイ装置に180度
回転して表示される。第２図は読取つたままの状
態でCRTデイスプレイ装置に表示された図を示
す。このため、CRTデイスプレイ装置に人間が
見易い状態で表示しようとすると、第３図に示す
ように表示すればよく、第２図ｂは右へ90度回
転、第２図ｃは左へ90度回転、第２図ｄは180度
回転して表示する。従つて、メモリからCRTデ
イスプレイ装置にデータを転送する時に電子的に
データを90度回転或いは180度回転して転送する
必要がある。
で、一般に取扱われる文書にはａに示すように縦
長に書かれた文書だけでなく、図面等でｂに示す
ように横長に書かれた文書、ｃに示すように２ペ
ージ分の内容を１枚にした文書がある。このよう
な文書を全て第１図ａに示すように縦長に書かれ
た文書であることを基準として第１図ａ〜ｃを同
じ方法でスキヤナ等の入力装置で読取り、メモリ
に記憶する場合に、メモリに書かれているデータ
を読取りCRTデイスプレイ装置に表示すると第
１図ｂ及びｃの内容は90度回転して表示される。
また、入力時に第１図ａのデータが180度回転し
て読込まれた時はCRTデイスプレイ装置に180度
回転して表示される。第２図は読取つたままの状
態でCRTデイスプレイ装置に表示された図を示
す。このため、CRTデイスプレイ装置に人間が
見易い状態で表示しようとすると、第３図に示す
ように表示すればよく、第２図ｂは右へ90度回
転、第２図ｃは左へ90度回転、第２図ｄは180度
回転して表示する。従つて、メモリからCRTデ
イスプレイ装置にデータを転送する時に電子的に
データを90度回転或いは180度回転して転送する
必要がある。
一方、CRTデイスプレイ装置の表示ドツト数
に制限があると、読取られ記憶装置に記憶されて
いる原稿一頁分の画像データを表示することが出
来ない。また、プリンタのサイズにも制限がある
と原稿一頁分の画像データをプリント出力するこ
とが出来ない。従つて、このような場合には、も
との画像データをサンプリングして縮小し、
CRTデイスプレイ装置に表示或いはプリンタへ
出力する必要がある。
に制限があると、読取られ記憶装置に記憶されて
いる原稿一頁分の画像データを表示することが出
来ない。また、プリンタのサイズにも制限がある
と原稿一頁分の画像データをプリント出力するこ
とが出来ない。従つて、このような場合には、も
との画像データをサンプリングして縮小し、
CRTデイスプレイ装置に表示或いはプリンタへ
出力する必要がある。
従来、上記のような回転制御が容易に行えるよ
うなメモリの構成とデータの記憶方法として以下
の方法がある。
うなメモリの構成とデータの記憶方法として以下
の方法がある。
第４図は読取られた原稿の走査方向を示す図
で、第５図は回転制御が容易に行える従来のメモ
リ構成図である。説明を容易にするために、便宜
上第４図に示す読取られた原稿が横走査（行方
向）1024ドツト、縦走査（列方向）1024ライン
（ドツト）として説明を行う。従つて、対象とす
る文書のデータ量は1024×1024でビツトとなる。
メモリを１×64Kワードの容量を持つ記憶素子
（RAM）で構成しようとすると16個のRAMが必
要となる。この場合において回転制御が容易に行
えるよう、第５図のように16個のRAMを４×４
のマトリツクス状に配列する。
で、第５図は回転制御が容易に行える従来のメモ
リ構成図である。説明を容易にするために、便宜
上第４図に示す読取られた原稿が横走査（行方
向）1024ドツト、縦走査（列方向）1024ライン
（ドツト）として説明を行う。従つて、対象とす
る文書のデータ量は1024×1024でビツトとなる。
メモリを１×64Kワードの容量を持つ記憶素子
（RAM）で構成しようとすると16個のRAMが必
要となる。この場合において回転制御が容易に行
えるよう、第５図のように16個のRAMを４×４
のマトリツクス状に配列する。
データの書込みは次のような方法に基づいて行
う。
う。
各ラインのデータ（1024ビツト）は第６図に示
すように、４ビツトずつ256ブロツクに分割する。
各ブロツクの１ビツト目はマトリツクス状に配列
されたRAMの１列目に、以下２ビツト目は２列
目に、３ビツト目は３列目に、４ビツト目は４列
目に書込む。また、4K−３（Ｋは正の整数）ライ
ン目のデータはマトリツクス状に配列された
RAMの１行目に、以下4K−２ライン目のデータ
は２行目に、4K−１ライン目のデータは３行目
に、4Kライン目のデータは４行目に書込む。従
つて、ｌライン目における各ブロツクのｊビツト
目のデータは１＋mod4（ｌ−１）行ｊ列目の
RAMに書かれる。
すように、４ビツトずつ256ブロツクに分割する。
各ブロツクの１ビツト目はマトリツクス状に配列
されたRAMの１列目に、以下２ビツト目は２列
目に、３ビツト目は３列目に、４ビツト目は４列
目に書込む。また、4K−３（Ｋは正の整数）ライ
ン目のデータはマトリツクス状に配列された
RAMの１行目に、以下4K−２ライン目のデータ
は２行目に、4K−１ライン目のデータは３行目
に、4Kライン目のデータは４行目に書込む。従
つて、ｌライン目における各ブロツクのｊビツト
目のデータは１＋mod4（ｌ−１）行ｊ列目の
RAMに書かれる。
上記のようなデータの書込み方法により、任意
の方向から４ビツトずつのデータを読出すことが
出来、90度単位で回転したデータを読出せる。
の方向から４ビツトずつのデータを読出すことが
出来、90度単位で回転したデータを読出せる。
しかし、上記に示した従来のメモリ構成と記憶
方式ではデータを一度に４ビツトずつしか扱うこ
とが出来ず、より高速にデータの書込み、読取り
を行うためには、RAMへの書込み速度及び読取
り速度を上げるか或いはマトリツクスを構成する
RAMを多くし一度に扱うビツト数を増やさなけ
ればならない。
方式ではデータを一度に４ビツトずつしか扱うこ
とが出来ず、より高速にデータの書込み、読取り
を行うためには、RAMへの書込み速度及び読取
り速度を上げるか或いはマトリツクスを構成する
RAMを多くし一度に扱うビツト数を増やさなけ
ればならない。
しかしながら、速度を上げようとしても、その
処理速度はRAMの最大処理速度以上速くするこ
とが出来ない。従つて、マトリツクスを構成する
RAMを多くし一度に扱うビツト数を増やし高速
にデータの書込み、読取りを行う場合を考える
と、２倍の処理速度にするためにはデータを一度
に８ビツトずつ扱う必要がありマトリツクス構成
を８×８の構成にしなければならず、この場合64
個のRAMが必要となる。一般に速度をｍ倍にす
るとｍの２乗倍に比例して必要なRAMの個数が
増大し、回路の必要面積の増大化及びコスト高を
招く欠点がある。
処理速度はRAMの最大処理速度以上速くするこ
とが出来ない。従つて、マトリツクスを構成する
RAMを多くし一度に扱うビツト数を増やし高速
にデータの書込み、読取りを行う場合を考える
と、２倍の処理速度にするためにはデータを一度
に８ビツトずつ扱う必要がありマトリツクス構成
を８×８の構成にしなければならず、この場合64
個のRAMが必要となる。一般に速度をｍ倍にす
るとｍの２乗倍に比例して必要なRAMの個数が
増大し、回路の必要面積の増大化及びコスト高を
招く欠点がある。
また、従来データの縮小に際しては、並列に
（第５図のメモリ構成では４ビツトずつ）データ
を読出した後、データをサンプリングして縮小す
ると言う方法が取られている。そのために、デー
タの縮小率に応じて並列に取扱えるビツト数が変
化し、画像メモリから読出しCRTデイスプレイ
装置やプリンタへのデータの転送速度が低下する
か、或いはCRTデイスプレイ装置やプリンタへ
のデータの転送速度が規定されていると、読出し
速度を縮小率に応じて高速にしなければならない
欠点がある。
（第５図のメモリ構成では４ビツトずつ）データ
を読出した後、データをサンプリングして縮小す
ると言う方法が取られている。そのために、デー
タの縮小率に応じて並列に取扱えるビツト数が変
化し、画像メモリから読出しCRTデイスプレイ
装置やプリンタへのデータの転送速度が低下する
か、或いはCRTデイスプレイ装置やプリンタへ
のデータの転送速度が規定されていると、読出し
速度を縮小率に応じて高速にしなければならない
欠点がある。
発明の目的
本発明の目的は画像信号等のデータのメモリへ
の書込みに際して、縮小率が２の指数乗の時、縮
小率に関係なくサンプリングして縮小されたデー
タを、2m（ｍは正の整数）ビツトずつ並列に任意
の方向からデータの読出し得るためのデータの記
憶方法を提供することである。
の書込みに際して、縮小率が２の指数乗の時、縮
小率に関係なくサンプリングして縮小されたデー
タを、2m（ｍは正の整数）ビツトずつ並列に任意
の方向からデータの読出し得るためのデータの記
憶方法を提供することである。
発明の構成
上記目的を達成するために本発明では、縮小率
が２の指数乗であり、最大2-n（ｎは正の整数）ま
での縮小において、データを行方向、列方向にそ
れぞれ2m+nビツトごとに分割し、2m+n×2m+nビツ
トのデータをブロツク単位として扱い、各ブロツ
ク内における同一行内のデータ及び同一列内のデ
ータを縮小率に応じてサンプリングした結果を順
に2mごとにグループ分けした場合に、各グループ
内における2m個のデータは並列に動作可能な2m個
の独立したメモリに分解して記憶されるように
2m+n×2m+n個のデータの記憶方法を定め、2mビツ
トずつ並列にデータを読出し得るようにする。
が２の指数乗であり、最大2-n（ｎは正の整数）ま
での縮小において、データを行方向、列方向にそ
れぞれ2m+nビツトごとに分割し、2m+n×2m+nビツ
トのデータをブロツク単位として扱い、各ブロツ
ク内における同一行内のデータ及び同一列内のデ
ータを縮小率に応じてサンプリングした結果を順
に2mごとにグループ分けした場合に、各グループ
内における2m個のデータは並列に動作可能な2m個
の独立したメモリに分解して記憶されるように
2m+n×2m+n個のデータの記憶方法を定め、2mビツ
トずつ並列にデータを読出し得るようにする。
実施例の説明
以下本発明の実施例について説明する。
今、対象とする原稿の走査方向及び取扱うデー
タ量は前記従来例で用いたのと同じで、第４図に
示す走査方向であり、横走査（行方向）1024ビツ
ト、縦走査（列方向）1024ライン（ドツト）で総
データ量1024×1024ビツトであるとする。メモリ
を１×64Kワードの容量を持つ記憶素子（RAM）
で構成しようとすると16個のRAMが必要とな
る。８ビツトずつ並列に動作出来るように、
RAMをメモリ構成要素として２個のRAMで１
つのメモリを構成し、計８個の独立したメモリを
構成する。第７図は８個の独立したメモリでメモ
リ回路を構成した図である。Ｍ１，Ｍ２，……
…，Ｍ８は各メモリを表している。
タ量は前記従来例で用いたのと同じで、第４図に
示す走査方向であり、横走査（行方向）1024ビツ
ト、縦走査（列方向）1024ライン（ドツト）で総
データ量1024×1024ビツトであるとする。メモリ
を１×64Kワードの容量を持つ記憶素子（RAM）
で構成しようとすると16個のRAMが必要とな
る。８ビツトずつ並列に動作出来るように、
RAMをメモリ構成要素として２個のRAMで１
つのメモリを構成し、計８個の独立したメモリを
構成する。第７図は８個の独立したメモリでメモ
リ回路を構成した図である。Ｍ１，Ｍ２，……
…，Ｍ８は各メモリを表している。
今、データの最大の縮小率が1/2であるとする
と、各データを行方向、列方向にそれぞれ16ビツ
トごとに分割し、16×16＝256ビツトのデータを
ブロツク単位として扱う。第８図は1024×1024ビ
ツトのデータを行方向、列方向にそれぞれ16ビツ
トごとに分割した図で、行方向に64、列方向に
64、総計4096個のブロツクに分割する。（ｉ、ｊ）
はｉ行ｊ列目のブロツクを示している。更に、ブ
ロツク内の16×16ビツトのデータは１行１列目か
ら行方向に順に１〜256までの番号付けを行う。
第９図は番号付けを行つたブロツク内の256ビツ
トのデータを示した図である。
と、各データを行方向、列方向にそれぞれ16ビツ
トごとに分割し、16×16＝256ビツトのデータを
ブロツク単位として扱う。第８図は1024×1024ビ
ツトのデータを行方向、列方向にそれぞれ16ビツ
トごとに分割した図で、行方向に64、列方向に
64、総計4096個のブロツクに分割する。（ｉ、ｊ）
はｉ行ｊ列目のブロツクを示している。更に、ブ
ロツク内の16×16ビツトのデータは１行１列目か
ら行方向に順に１〜256までの番号付けを行う。
第９図は番号付けを行つたブロツク内の256ビツ
トのデータを示した図である。
この256個の番号付けされたデータの記憶に際
しては行方向に８個並列に取扱う。従つて、ブロ
ツク内の各行のデータを８ビツトずつ順に区切つ
た８ビツトのデータは総て異なつたメモリに記憶
する。更に、この256個の番号付けされたデータ
は各メモリに以下のように分解して記憶する。
しては行方向に８個並列に取扱う。従つて、ブロ
ツク内の各行のデータを８ビツトずつ順に区切つ
た８ビツトのデータは総て異なつたメモリに記憶
する。更に、この256個の番号付けされたデータ
は各メモリに以下のように分解して記憶する。
第１０図は各メモリに記憶するデータを示した
図である。メモリＭ１には〔１、16、24、31、
39、46、54、61、69、76、84、91、99、106、
114、121、136、143、151、158、166、173、181、
188、196、203、211、218、226、233、241、256〕
のデータを、メモリＭ２には〔２、９、17、32、
40、47、55、62、70、77、85、92、100、107、
115、122、129、144、152、159、167、174、182、
189、197、204、212、219、227、234、242、249〕
のデータを、メモリＭ３には〔３、10、18、25、
33、48、56、63、71、78、86、93、101、108、
116、123、130、137、145、160、168、175、183、
190、198、205、213、220、228、235、243、250〕
のデータを、メモリＭ４には〔４、11、19、26、
34、41、49、64、72、79、87、94、102、109、
117、124、131、138、146、153、161、176、184、
191、199、206、214、221、229、236、244、251〕
のデータを、メモリＭ５には〔５、12、20、27、
35、42、50、57、65、80、88、95、103、110、
118、125、132、139、147、154、162、169、177、
192、200、207、215、222、230、237、245、252〕
のデータを、メモリＭ６には〔６、13、21、28、
36、43、51、58、66、73、81、96、104、111、
119、126、133、140、148、155、163、170、178、
185、193、208、216、223、231、238、246、253〕
のデータを、メモリＭ７には〔７、14、22、29、
37、44、52、59、67、74、82、89、97、112、
120、127、134、141、149、156、164、171、179、
186、194、201、209、224、232、239、247、254〕
のデータを、メモリＭ８には〔８、15、23、30、
38、45、53、60、68、75、83、90、98、105、
113、128、135、142、150、157、165、172、180、
187、195、202、210、217、225、240、248、255〕
のデータを記憶する。
図である。メモリＭ１には〔１、16、24、31、
39、46、54、61、69、76、84、91、99、106、
114、121、136、143、151、158、166、173、181、
188、196、203、211、218、226、233、241、256〕
のデータを、メモリＭ２には〔２、９、17、32、
40、47、55、62、70、77、85、92、100、107、
115、122、129、144、152、159、167、174、182、
189、197、204、212、219、227、234、242、249〕
のデータを、メモリＭ３には〔３、10、18、25、
33、48、56、63、71、78、86、93、101、108、
116、123、130、137、145、160、168、175、183、
190、198、205、213、220、228、235、243、250〕
のデータを、メモリＭ４には〔４、11、19、26、
34、41、49、64、72、79、87、94、102、109、
117、124、131、138、146、153、161、176、184、
191、199、206、214、221、229、236、244、251〕
のデータを、メモリＭ５には〔５、12、20、27、
35、42、50、57、65、80、88、95、103、110、
118、125、132、139、147、154、162、169、177、
192、200、207、215、222、230、237、245、252〕
のデータを、メモリＭ６には〔６、13、21、28、
36、43、51、58、66、73、81、96、104、111、
119、126、133、140、148、155、163、170、178、
185、193、208、216、223、231、238、246、253〕
のデータを、メモリＭ７には〔７、14、22、29、
37、44、52、59、67、74、82、89、97、112、
120、127、134、141、149、156、164、171、179、
186、194、201、209、224、232、239、247、254〕
のデータを、メモリＭ８には〔８、15、23、30、
38、45、53、60、68、75、83、90、98、105、
113、128、135、142、150、157、165、172、180、
187、195、202、210、217、225、240、248、255〕
のデータを記憶する。
この記憶の方法により、各ブロツク内の各行の
データを８ビツトずつ順に区切つた８ビツトのデ
ータ〔１、２、３、４、５、６、７、８〕、〔９、
10、11、12、13、14、15、16〕、〔17、18、19、
20、21、22、23、24〕、………、〔249、250、251、
252、253、254、255、256〕及び各列のデータを
８ビツトずつ順に区切つた８ビツトのデータ
〔１、17、33、49、65、81、97、113〕、〔129、
145、161、177、193、209、225、241〕、〔２、18、
34、50、66、82、98、114〕、………、〔144、160、
176、192、208、224、240、256〕は総て異なつた
メモリに記憶されている。
データを８ビツトずつ順に区切つた８ビツトのデ
ータ〔１、２、３、４、５、６、７、８〕、〔９、
10、11、12、13、14、15、16〕、〔17、18、19、
20、21、22、23、24〕、………、〔249、250、251、
252、253、254、255、256〕及び各列のデータを
８ビツトずつ順に区切つた８ビツトのデータ
〔１、17、33、49、65、81、97、113〕、〔129、
145、161、177、193、209、225、241〕、〔２、18、
34、50、66、82、98、114〕、………、〔144、160、
176、192、208、224、240、256〕は総て異なつた
メモリに記憶されている。
また、各ブロツク内のデータを行方向に２ビツ
トごとにサンプリングした結果の８ビツトのデー
タ〔１、３、５、７、９、11、13、15〕、〔17、
19、21、23、25、27、29、31〕、………、〔241、
243、245、247、249、251、253、255〕或いは
〔２、４、６、８、10、12、14、16〕、〔18、20、
22、24、26、28、30、32〕、………〔242、244、
246、248、250、252、254、256〕は総て異なつた
メモリに記憶されている。
トごとにサンプリングした結果の８ビツトのデー
タ〔１、３、５、７、９、11、13、15〕、〔17、
19、21、23、25、27、29、31〕、………、〔241、
243、245、247、249、251、253、255〕或いは
〔２、４、６、８、10、12、14、16〕、〔18、20、
22、24、26、28、30、32〕、………〔242、244、
246、248、250、252、254、256〕は総て異なつた
メモリに記憶されている。
また、各ブロツク内のデータを列方向に２ビツ
トごとにサンプリングした結果の８ビツトのデー
タ〔１、33、65、97、129、161、193、225〕、
〔２、34、66、98、130、162、194、226〕、……
…、〔16、48、80、112、144、176、208、240〕或
は〔17、49、81、113、145、177、209、241〕、
〔18、50、82、114、146、178、210、242〕、……
…、〔32、64、96、128、160、192、224、256〕は
総て異なつたメモリに記憶されている。
トごとにサンプリングした結果の８ビツトのデー
タ〔１、33、65、97、129、161、193、225〕、
〔２、34、66、98、130、162、194、226〕、……
…、〔16、48、80、112、144、176、208、240〕或
は〔17、49、81、113、145、177、209、241〕、
〔18、50、82、114、146、178、210、242〕、……
…、〔32、64、96、128、160、192、224、256〕は
総て異なつたメモリに記憶されている。
従つて、上記のようにブロツク内で行方向に８
ビツトずつ順に区切つた８ビツトのデータ、２ビ
ツトごとにサンプリングした結果の８ビツトのデ
ータ及び列方向に８ビツトずつ順に区切つた８ビ
ツトのデータ、２ビツトごとにサンプリングした
結果の８ビツトのデータが総て異なつたメモリに
記憶されていると、ブロツク内においてサンプリ
ングなし、２ビツトごとにサンプリングした場合
のそれぞれにおいて、行方向に８ビツト並列に、
列方向に８ビツト並列にデータの読出しが可能で
あることから、原データに対して縮小なしに回転
（0゜、±90゜、180゜）したデータ及び原データに対し
て1/2に縮小して回転（0゜、±90゜、190゜）したデー
タを同じ処理速度で高速に読出すことが出来る。
ビツトずつ順に区切つた８ビツトのデータ、２ビ
ツトごとにサンプリングした結果の８ビツトのデ
ータ及び列方向に８ビツトずつ順に区切つた８ビ
ツトのデータ、２ビツトごとにサンプリングした
結果の８ビツトのデータが総て異なつたメモリに
記憶されていると、ブロツク内においてサンプリ
ングなし、２ビツトごとにサンプリングした場合
のそれぞれにおいて、行方向に８ビツト並列に、
列方向に８ビツト並列にデータの読出しが可能で
あることから、原データに対して縮小なしに回転
（0゜、±90゜、180゜）したデータ及び原データに対し
て1/2に縮小して回転（0゜、±90゜、190゜）したデー
タを同じ処理速度で高速に読出すことが出来る。
第１１図は本発明の一実施例を行なう場合の装
置の構成を示したものである。１は直列信号であ
る入力データを８ビツトの並列信号に変換する
Ｓ／Ｐシフトレジスタ、２はＳ／Ｐシフトレジス
タ１からのデータを取込み、データを巡回シフト
するシフトレジスタ、３はシフトレジスタ２から
のデータを取込むラツチ、４は第７図に示した８
個の独立に動作出来るメモリから構成されたメモ
リ回路、５はメモリ回路４から読出されたデータ
を取込み、データを巡回シフトするシフトレジス
タ、６はシフトレジスタ５からのデータの並びを
変換するデータ変換回路、７はデータ変換回路６
から並列信号であるデータを取込み、直列信号を
変換するＰ／Ｓシフトレジスタ、８はＰ／Ｓシフ
トレジスタ６からのデータの取出し方向を切替え
るセレクタ、９は前記各部を制御するコントロー
ル回路である。
置の構成を示したものである。１は直列信号であ
る入力データを８ビツトの並列信号に変換する
Ｓ／Ｐシフトレジスタ、２はＳ／Ｐシフトレジス
タ１からのデータを取込み、データを巡回シフト
するシフトレジスタ、３はシフトレジスタ２から
のデータを取込むラツチ、４は第７図に示した８
個の独立に動作出来るメモリから構成されたメモ
リ回路、５はメモリ回路４から読出されたデータ
を取込み、データを巡回シフトするシフトレジス
タ、６はシフトレジスタ５からのデータの並びを
変換するデータ変換回路、７はデータ変換回路６
から並列信号であるデータを取込み、直列信号を
変換するＰ／Ｓシフトレジスタ、８はＰ／Ｓシフ
トレジスタ６からのデータの取出し方向を切替え
るセレクタ、９は前記各部を制御するコントロー
ル回路である。
上記のような構成において、まずデータの書込
み動作について説明する。
み動作について説明する。
入力データは行方向に走査され、Ｓ／Ｐシフト
レジスタ１で８ビツトずつ並列信号に変換される
ので、まず、（１、１）ブロツクの１行目の最初
の８ビツトのデータ、（１、１）ブロツクの１行
目の後の８ビツトのデータ、（１、２）ブロツク
の１行目の最初の８ビツトのデータ、………、
（１、64）ブロツクの１行目の最初の８ビツトの
データ、（１、64）ブロツクの１行目の後の８ビ
ツトのデータの順に書込む。続いて、（１、１）
ブロツクの２行目の最初の８ビツトのデータ、
（１、１）ブロツクの２行目の後の８ビツトのデ
ータ、（１、２）ブロツクの２行目の最初の８ビ
ツトのデータ、………、（１、64）ブロツクの２
行目の最初の８ビツトのデータ、（１、64）ブロ
ツクの２行目の後の８ビツトのデータの順に書込
む。以下、１行目のブロツクにおける３行目から
16行目までのデータの書込みを行なう。
レジスタ１で８ビツトずつ並列信号に変換される
ので、まず、（１、１）ブロツクの１行目の最初
の８ビツトのデータ、（１、１）ブロツクの１行
目の後の８ビツトのデータ、（１、２）ブロツク
の１行目の最初の８ビツトのデータ、………、
（１、64）ブロツクの１行目の最初の８ビツトの
データ、（１、64）ブロツクの１行目の後の８ビ
ツトのデータの順に書込む。続いて、（１、１）
ブロツクの２行目の最初の８ビツトのデータ、
（１、１）ブロツクの２行目の後の８ビツトのデ
ータ、（１、２）ブロツクの２行目の最初の８ビ
ツトのデータ、………、（１、64）ブロツクの２
行目の最初の８ビツトのデータ、（１、64）ブロ
ツクの２行目の後の８ビツトのデータの順に書込
む。以下、１行目のブロツクにおける３行目から
16行目までのデータの書込みを行なう。
以下同様に、２行目のブロツクから64行目のブ
ロツクまでのデータの書込みを行なう。
ロツクまでのデータの書込みを行なう。
シフトレジスタ２では、Ｓ／Ｐシフトレジスタ
１で並列信号に変換された８ビツトの並列データ
を取込み、ブロツク内における位置に応じて右方
向に巡回シフトして並びに変換し、ラツチ３にデ
ータを送る。
１で並列信号に変換された８ビツトの並列データ
を取込み、ブロツク内における位置に応じて右方
向に巡回シフトして並びに変換し、ラツチ３にデ
ータを送る。
１行目の最初の８ビツトのデータはそのまま、
１行目の後に８ビツトのデータ及び２行目の最初
の８ビツトのデータは１ビツト右方向に巡回シフ
ト、２行目の後の８ビツトのデータ及び３行目の
最初の８ビツトのデータは２ビツト右方向に巡回
シフト、３行目の後の８ビツトのデータ及び４行
目の最初の８ビツトのデータは３ビツト右方向に
巡回シフト、４行目の後の８ビツトのデータ及び
５行目の最初の８ビツトのデータは４ビツト右方
向に巡回シフト、５行目の後の８ビツトのデータ
及び６行目の最初の８ビツトのデータは５ビツト
右方向に巡回シフト、６行目の後の８ビツトのデ
ータ及び７行目の最初の８ビツトのデータは６ビ
ツト右方向に巡回シフト、７行目の後の８ビツト
のデータ及び８行目の最初の８ビツトのデータは
７ビツト右方向に巡回シフト、８行目の後の８ビ
ツトのデータはそのまま、９行目の最初の８ビツ
トのデータは１ビツト右方向に巡回シフト、９行
目の後の８ビツトのデータ及び10行目の最初の８
ビツトのデータは２ビツト右方向に巡回シフト、
10行目の後の８ビツトのデータ及び11行目の最初
の８ビツトのデータは３ビツト右方向に巡回シフ
ト、11行目の後の８ビツトのデータ及び12行目の
最初の８ビツトのデータは４ビツト右方向に巡回
シフト、12行目の後の８ビツトのデータ及び13行
目の最初の８ビツトのデータは５ビツト右方向に
巡回シフト、13行目の後の８ビツトのデータ及び
14行目の最初の８ビツトのデータは６ビツト右方
向に巡回シフト、14行目の後の８ビツトのデータ
及び15行目の最初の８ビツトのデータは７ビツト
右方向に巡回シフト、15行目の後の８ビツトのデ
ータ及び16行目の最初の８ビツトのデータはその
まま、16行目の後の８ビツトのデータは１ビツト
右方向に巡回シフトしてデータの並びを変換す
る。なお第１２図はシフトレジスタ２に取込まれ
たデータと巡回シフトして並びに変換した後のデ
ータを示した図である。
１行目の後に８ビツトのデータ及び２行目の最初
の８ビツトのデータは１ビツト右方向に巡回シフ
ト、２行目の後の８ビツトのデータ及び３行目の
最初の８ビツトのデータは２ビツト右方向に巡回
シフト、３行目の後の８ビツトのデータ及び４行
目の最初の８ビツトのデータは３ビツト右方向に
巡回シフト、４行目の後の８ビツトのデータ及び
５行目の最初の８ビツトのデータは４ビツト右方
向に巡回シフト、５行目の後の８ビツトのデータ
及び６行目の最初の８ビツトのデータは５ビツト
右方向に巡回シフト、６行目の後の８ビツトのデ
ータ及び７行目の最初の８ビツトのデータは６ビ
ツト右方向に巡回シフト、７行目の後の８ビツト
のデータ及び８行目の最初の８ビツトのデータは
７ビツト右方向に巡回シフト、８行目の後の８ビ
ツトのデータはそのまま、９行目の最初の８ビツ
トのデータは１ビツト右方向に巡回シフト、９行
目の後の８ビツトのデータ及び10行目の最初の８
ビツトのデータは２ビツト右方向に巡回シフト、
10行目の後の８ビツトのデータ及び11行目の最初
の８ビツトのデータは３ビツト右方向に巡回シフ
ト、11行目の後の８ビツトのデータ及び12行目の
最初の８ビツトのデータは４ビツト右方向に巡回
シフト、12行目の後の８ビツトのデータ及び13行
目の最初の８ビツトのデータは５ビツト右方向に
巡回シフト、13行目の後の８ビツトのデータ及び
14行目の最初の８ビツトのデータは６ビツト右方
向に巡回シフト、14行目の後の８ビツトのデータ
及び15行目の最初の８ビツトのデータは７ビツト
右方向に巡回シフト、15行目の後の８ビツトのデ
ータ及び16行目の最初の８ビツトのデータはその
まま、16行目の後の８ビツトのデータは１ビツト
右方向に巡回シフトしてデータの並びを変換す
る。なお第１２図はシフトレジスタ２に取込まれ
たデータと巡回シフトして並びに変換した後のデ
ータを示した図である。
ラツチ３からの番号付けされたデータは、メモ
リ回路４の８個のメモリＭ１，Ｍ２，Ｍ３，Ｍ
４，Ｍ５，Ｍ６，Ｍ７，Ｍ８には第１０図に示し
たように書込む。
リ回路４の８個のメモリＭ１，Ｍ２，Ｍ３，Ｍ
４，Ｍ５，Ｍ６，Ｍ７，Ｍ８には第１０図に示し
たように書込む。
上記の動作によりメモリ回路４へのデータの書
込みは完了する。
込みは完了する。
次にデータの読出し動作について説明する。
まず、縮小及び回転しないで読出す場合につい
て述べる。この場合は書込んだ順に読出して行け
ばよい。
て述べる。この場合は書込んだ順に読出して行け
ばよい。
従つて、第１１図のメモリ回路４から（１、
１）ブロツクの１行目の最初の８ビツトのデー
タ、（１、１）ブロツクの１行目の後の８ビツト
のデータ、（１、２）ブロツクの１行目の最初の
８ビツトのデータ、………、（１、64）ブロツク
の１行目の最初の８ビツトのデータ、（１、64）
ブロツクの１行目の後の８ビツトのデータが順に
読出されるようにメモリ回路４を制御する。続い
て、（１、１）ブロツクの２行目の最初の８ビツ
トのデータ、（１、１）ブロツクの２行目の後の
８ビツトのデータ、（１、２）ブロツクの２行目
の最初の８ビツトのデータ、………、（１、64）
ブロツクの２行目の最初の８ビツトのデータ、
（１、64）ブロツクの２行目の後の８ビツトのデ
ータの順に読出されるようにメモリ回路４を制御
する。以下、１行目のブロツクにおける３行目か
ら16行目までのデータが読出されるようにメモリ
回路４を制御し、１行目のブロツクの総てのデー
タ読出しを行なう。
１）ブロツクの１行目の最初の８ビツトのデー
タ、（１、１）ブロツクの１行目の後の８ビツト
のデータ、（１、２）ブロツクの１行目の最初の
８ビツトのデータ、………、（１、64）ブロツク
の１行目の最初の８ビツトのデータ、（１、64）
ブロツクの１行目の後の８ビツトのデータが順に
読出されるようにメモリ回路４を制御する。続い
て、（１、１）ブロツクの２行目の最初の８ビツ
トのデータ、（１、１）ブロツクの２行目の後の
８ビツトのデータ、（１、２）ブロツクの２行目
の最初の８ビツトのデータ、………、（１、64）
ブロツクの２行目の最初の８ビツトのデータ、
（１、64）ブロツクの２行目の後の８ビツトのデ
ータの順に読出されるようにメモリ回路４を制御
する。以下、１行目のブロツクにおける３行目か
ら16行目までのデータが読出されるようにメモリ
回路４を制御し、１行目のブロツクの総てのデー
タ読出しを行なう。
以下同様に、２行目のブロツクから64行目のブ
ロツクまたのデータの読出しが行なわれるように
メモリ回路４を制御する。
ロツクまたのデータの読出しが行なわれるように
メモリ回路４を制御する。
各ブロツクの１行目の最初の８ビツトのデータ
を読出す時、メモリ回路４のメモリＭ１〜Ｍ８に
アドレスを与え、メモリＭ１〜Ｍ８からそのブロ
ツクの行に対応したデータを読出す。この８個の
データはシフトレジスタ５に取込み、そのままデ
ータ変換回路６に送る。データ変換回路６ではそ
のままの並びのままＰ／Ｓシフトレジスタ７にデ
ータを送り、Ｐ／Ｓシフトレジスタ７で１〜８の
順に直列信号に変換し、セレクタ８から出力す
る。
を読出す時、メモリ回路４のメモリＭ１〜Ｍ８に
アドレスを与え、メモリＭ１〜Ｍ８からそのブロ
ツクの行に対応したデータを読出す。この８個の
データはシフトレジスタ５に取込み、そのままデ
ータ変換回路６に送る。データ変換回路６ではそ
のままの並びのままＰ／Ｓシフトレジスタ７にデ
ータを送り、Ｐ／Ｓシフトレジスタ７で１〜８の
順に直列信号に変換し、セレクタ８から出力す
る。
各ブロツクの１行目の後の８ビツトのデータを
読出す時、メモリ回路４のメモリＭ１〜Ｍ８にア
ドレスを与え、メモリＭ１〜Ｍ８からそのブロツ
クの行に対応したデータを読出す。この８個のデ
ータはシフトレジスタ５に取込み、１ビツト左方
向に巡回シフトした後のデータをデータ変換回路
６に送る。データ変換回路６ではそのままの並び
のままＰ／Ｓシフトレジスタ７にデータを送り、
Ｐ／Ｓシフトレジスタ７で９〜16の順に直列信号
に変換し、セレクタ８から出力する。
読出す時、メモリ回路４のメモリＭ１〜Ｍ８にア
ドレスを与え、メモリＭ１〜Ｍ８からそのブロツ
クの行に対応したデータを読出す。この８個のデ
ータはシフトレジスタ５に取込み、１ビツト左方
向に巡回シフトした後のデータをデータ変換回路
６に送る。データ変換回路６ではそのままの並び
のままＰ／Ｓシフトレジスタ７にデータを送り、
Ｐ／Ｓシフトレジスタ７で９〜16の順に直列信号
に変換し、セレクタ８から出力する。
各ブロツクの２行目の最初の８ビツトのデータ
を読出す時、メモリ回路４のメモリＭ１〜Ｍ８に
アドレスを与え、メモリＭ１〜Ｍ８からそのブロ
ツクの行に対応したデータを読出す。この８個の
データはシフトレジスタ５に取込み、１ビツト左
方向に巡回シフトした後のデータをデータ変換回
路６に送る。データ変換回路６ではそのままの並
びのままＰ／Ｓシフトレジスタ７にデータを送
り、Ｐ／Ｓシフトレジスタ７で17〜24の順に直列
信号に変換し、セレクタ８から出力する。
を読出す時、メモリ回路４のメモリＭ１〜Ｍ８に
アドレスを与え、メモリＭ１〜Ｍ８からそのブロ
ツクの行に対応したデータを読出す。この８個の
データはシフトレジスタ５に取込み、１ビツト左
方向に巡回シフトした後のデータをデータ変換回
路６に送る。データ変換回路６ではそのままの並
びのままＰ／Ｓシフトレジスタ７にデータを送
り、Ｐ／Ｓシフトレジスタ７で17〜24の順に直列
信号に変換し、セレクタ８から出力する。
以下、各行のデータを８ビツトずつ読出す時、
シフトレジスタ５での巡回シフト量を除いて同様
の動作を行なう。シフトレジスタ５での巡回シフ
ト量は、２行目の後の８ビツトのデータ及び３行
目の最初の８ビツトのデータは２ビツト左方向に
巡回シフト、３行目の後の８ビツトのデータ及び
４行目の最初の８ビツトのデータは３ビツト左方
向に巡回シフト、４行目の後の８ビツトのデータ
及び５行目の最初の８ビツトのデータは４ビツト
左方向に巡回シフト、５行目の後の８ビツトのデ
ータ及び６行目の最初の８ビツトのデータは５ビ
ツト左方向に巡回シフト、６行目の後の８ビツト
のデータ及び７行目の最初の８ビツトのデータは
６ビツト左方向に巡回シフト、７行目の後の８ビ
ツトのデータ及び８行目の最初の８ビツトのデー
タは７ビツト左方向に巡回シフト、８行目の後の
８ビツトのデータはそのまま、９行目の最初の８
ビツトのデータは１ビツト左方向に巡回シフト、
９行目の後の８ビツトのデータ及び10行目の最初
の８ビツトのデータは２ビツト左方向に巡回シフ
ト、10行目の後の８ビツトのデータ及び11行目の
最初の８ビツトのデータは３ビツト左方向に巡回
シフト、11行目の後の８ビツトのデータ及び12行
目の最初の８ビツトのデータは４ビツト左方向に
巡回シフト、12行目の後の８ビツトのデータ及び
13行目の最初の８ビツトのデータは５ビツト左方
向に巡回シフト、13行目の後の８ビツトのデータ
及び14行目の最初の８ビツトのデータは６ビツト
左方向に巡回シフト、14行目の後の８ビツトのデ
ータ及び15行目の最初の８ビツトのデータは７ビ
ツト左方向に巡回シフト、15行目の後の８ビツト
のデータ及び16行目の最初の８ビツトのデータは
そのまま、16行目の後の８ビツトのデータは１ビ
ツト左方向に巡回シフトしてデータの並びを変換
する。
シフトレジスタ５での巡回シフト量を除いて同様
の動作を行なう。シフトレジスタ５での巡回シフ
ト量は、２行目の後の８ビツトのデータ及び３行
目の最初の８ビツトのデータは２ビツト左方向に
巡回シフト、３行目の後の８ビツトのデータ及び
４行目の最初の８ビツトのデータは３ビツト左方
向に巡回シフト、４行目の後の８ビツトのデータ
及び５行目の最初の８ビツトのデータは４ビツト
左方向に巡回シフト、５行目の後の８ビツトのデ
ータ及び６行目の最初の８ビツトのデータは５ビ
ツト左方向に巡回シフト、６行目の後の８ビツト
のデータ及び７行目の最初の８ビツトのデータは
６ビツト左方向に巡回シフト、７行目の後の８ビ
ツトのデータ及び８行目の最初の８ビツトのデー
タは７ビツト左方向に巡回シフト、８行目の後の
８ビツトのデータはそのまま、９行目の最初の８
ビツトのデータは１ビツト左方向に巡回シフト、
９行目の後の８ビツトのデータ及び10行目の最初
の８ビツトのデータは２ビツト左方向に巡回シフ
ト、10行目の後の８ビツトのデータ及び11行目の
最初の８ビツトのデータは３ビツト左方向に巡回
シフト、11行目の後の８ビツトのデータ及び12行
目の最初の８ビツトのデータは４ビツト左方向に
巡回シフト、12行目の後の８ビツトのデータ及び
13行目の最初の８ビツトのデータは５ビツト左方
向に巡回シフト、13行目の後の８ビツトのデータ
及び14行目の最初の８ビツトのデータは６ビツト
左方向に巡回シフト、14行目の後の８ビツトのデ
ータ及び15行目の最初の８ビツトのデータは７ビ
ツト左方向に巡回シフト、15行目の後の８ビツト
のデータ及び16行目の最初の８ビツトのデータは
そのまま、16行目の後の８ビツトのデータは１ビ
ツト左方向に巡回シフトしてデータの並びを変換
する。
以上説明した動作により、書込み時と同じデー
タが出力される。
タが出力される。
縮小なしで180度回転して読出す場合は、第１
１図のメモリ回路４から（64、64）ブロツクの16
行目の後の８ビツトのデータ、（64、64）ブロツ
クの１行目の最初の８ビツトのデータ、（64、63）
ブロツクの16行目の後の８ビツトのデータ、……
…、（64、１）ブロツクの16行目の後の８ビツト
のデータ、（64、１）ブロツクの16行目の最初の
８ビツトのデータが順に読出されるようにメモリ
回路４を制御する。続いて、（64、64）ブロツク
の15行目の後の８ビツトのデータ、（64、64）ブ
ロツクの15行目の最初の８ビツトのデータ、（64、
63）ブロツクの15行目の後の８ビツトのデータ、
………、（64、１）ブロツクの15行目の後の８ビ
ツトのデータ、（64、１）のブロツクの15行目の
最初の８ビツトのデータの順に読出されるように
メモリ回路４を制御する。以下、64行目のブロツ
クにおける14行目から１行目までのデータが読出
されるようにメモリ回路４を制御し、64行目のブ
ロツクの総てのデータ読出しを行なう。
１図のメモリ回路４から（64、64）ブロツクの16
行目の後の８ビツトのデータ、（64、64）ブロツ
クの１行目の最初の８ビツトのデータ、（64、63）
ブロツクの16行目の後の８ビツトのデータ、……
…、（64、１）ブロツクの16行目の後の８ビツト
のデータ、（64、１）ブロツクの16行目の最初の
８ビツトのデータが順に読出されるようにメモリ
回路４を制御する。続いて、（64、64）ブロツク
の15行目の後の８ビツトのデータ、（64、64）ブ
ロツクの15行目の最初の８ビツトのデータ、（64、
63）ブロツクの15行目の後の８ビツトのデータ、
………、（64、１）ブロツクの15行目の後の８ビ
ツトのデータ、（64、１）のブロツクの15行目の
最初の８ビツトのデータの順に読出されるように
メモリ回路４を制御する。以下、64行目のブロツ
クにおける14行目から１行目までのデータが読出
されるようにメモリ回路４を制御し、64行目のブ
ロツクの総てのデータ読出しを行なう。
以下同様に、63行目のブロツクから１行目のブ
ロツクまでのデータの読出しが行なわれるように
メモリ回路４を制御する。
ロツクまでのデータの読出しが行なわれるように
メモリ回路４を制御する。
各行のデータを８ビツトずつ読出す時、Ｐ／Ｓ
シフトレジスタ７での直列信号への変換及びセレ
クタ８でのデータの選択を除いて縮小及び回転し
ないで読出す場合と同様の動作を行なう。データ
の出力は、例えば各ブロツクの１行目の最初の８
ビツトのデータを読出す時は８〜１、ブロツクの
１行目の後の８ビツトのデータを読出す時は16〜
９、各ブロツクの２行目の最初の８ビツトのデー
タを読出す時は24〜17の順となる。以上説明した
動作により、書込み時に対して180度回転したデ
ータが出力される。
シフトレジスタ７での直列信号への変換及びセレ
クタ８でのデータの選択を除いて縮小及び回転し
ないで読出す場合と同様の動作を行なう。データ
の出力は、例えば各ブロツクの１行目の最初の８
ビツトのデータを読出す時は８〜１、ブロツクの
１行目の後の８ビツトのデータを読出す時は16〜
９、各ブロツクの２行目の最初の８ビツトのデー
タを読出す時は24〜17の順となる。以上説明した
動作により、書込み時に対して180度回転したデ
ータが出力される。
第１３図は回転なし及び180度回転して読出し
た場合のシフトレジスタ５に取込まれたデータ、
巡回シフトして並びを変換した後のデータ、デー
タ変換回路６でデータの並びを変換した後のデー
タ及び直列信号の取出し方向を示している。
た場合のシフトレジスタ５に取込まれたデータ、
巡回シフトして並びを変換した後のデータ、デー
タ変換回路６でデータの並びを変換した後のデー
タ及び直列信号の取出し方向を示している。
縮小なしで左90度回転して読出す場合は、第１
１図のメモリ回路４から（１、64）ブロツクの16
列目の最初の８ビツトのデータ、（１、64）ブロ
ツクの16列目の後の８ビツトのデータ、（２、64）
ブロツクの16列目の最初の８ビツトのデータ、…
……、（64、64）ブロツクの16列目の最初の８ビ
ツトのデータ、（64、64）ブロツクの16列目の後
の８ビツトのデータが順に読出されるようにメモ
リ回路４を制御する。続いて、（１、64）ブロツ
クの15列目の最初の８ビツトのデータ、（１、64）
ブロツクの15列目の後の８ビツトのデータ、（２、
64）ブロツクの15列目の最初の８ビツトのデー
タ、………、（64、64）ブロツクの15列目の最初
の８ビツトのデータ、（64、64）ブロツクの15列
目の後の８ビツトのデータの順に読出されるよう
にメモリ回路４を制御する。以下、64列目のブロ
ツクにおける14列目から１列目までのデータ読出
されるようにメモリ回路４を制御し、64列目のブ
ロツクの全てのデータ読出しを行なう。
１図のメモリ回路４から（１、64）ブロツクの16
列目の最初の８ビツトのデータ、（１、64）ブロ
ツクの16列目の後の８ビツトのデータ、（２、64）
ブロツクの16列目の最初の８ビツトのデータ、…
……、（64、64）ブロツクの16列目の最初の８ビ
ツトのデータ、（64、64）ブロツクの16列目の後
の８ビツトのデータが順に読出されるようにメモ
リ回路４を制御する。続いて、（１、64）ブロツ
クの15列目の最初の８ビツトのデータ、（１、64）
ブロツクの15列目の後の８ビツトのデータ、（２、
64）ブロツクの15列目の最初の８ビツトのデー
タ、………、（64、64）ブロツクの15列目の最初
の８ビツトのデータ、（64、64）ブロツクの15列
目の後の８ビツトのデータの順に読出されるよう
にメモリ回路４を制御する。以下、64列目のブロ
ツクにおける14列目から１列目までのデータ読出
されるようにメモリ回路４を制御し、64列目のブ
ロツクの全てのデータ読出しを行なう。
以下同様に、63列目のブロツクから１列目のブ
ロツクまでのデータの読出しが行なわれるように
メモリ回路４を制御する。
ロツクまでのデータの読出しが行なわれるように
メモリ回路４を制御する。
各ブロツクの１列目の最初の８ビツトのデータ
を読出す時、メモリ回路４のメモリＭ１〜Ｍ８に
コントロール回路９からアドレスを与え、メモリ
Ｍ１〜Ｍ８からそのブロツクの列に対応したデー
タを読出す。この８個のデータはシフトレジスタ
５に取込み、そのままデータ変換回路６に送る。
データ変換回路６ではそのままの並びのままＰ／
Ｓシフトレジスタ７にデータを送り、Ｐ／Ｓシフ
トレジスタ７でコントロール回路９からの指令に
より１〜113の順に直列信号に変換し、セレクタ
８から出力する。
を読出す時、メモリ回路４のメモリＭ１〜Ｍ８に
コントロール回路９からアドレスを与え、メモリ
Ｍ１〜Ｍ８からそのブロツクの列に対応したデー
タを読出す。この８個のデータはシフトレジスタ
５に取込み、そのままデータ変換回路６に送る。
データ変換回路６ではそのままの並びのままＰ／
Ｓシフトレジスタ７にデータを送り、Ｐ／Ｓシフ
トレジスタ７でコントロール回路９からの指令に
より１〜113の順に直列信号に変換し、セレクタ
８から出力する。
各ブロツクの１列目の後の８ビツトのデータを
読出す時、メモリ回路４のメモリＭ１〜Ｍ８にア
ドレスを与え、メモリＭ１〜Ｍ８からそのブロツ
クの列に対応したデータを読出す。この８個のデ
ータはシフトレジスタ５に取込み、１ビツト左方
向に巡回シフトした後のデータをデータ変換回路
６に送る。データ変換回路６ではそのままの並び
のままＰ／Ｓシフトレジスタ７にデータを送り、
Ｐ／Ｓシフトレジスタ７で129〜241の順に直列信
号に変換し、セレクタ８から出力する。
読出す時、メモリ回路４のメモリＭ１〜Ｍ８にア
ドレスを与え、メモリＭ１〜Ｍ８からそのブロツ
クの列に対応したデータを読出す。この８個のデ
ータはシフトレジスタ５に取込み、１ビツト左方
向に巡回シフトした後のデータをデータ変換回路
６に送る。データ変換回路６ではそのままの並び
のままＰ／Ｓシフトレジスタ７にデータを送り、
Ｐ／Ｓシフトレジスタ７で129〜241の順に直列信
号に変換し、セレクタ８から出力する。
各ブロツクの２列目の最初の８ビツトのデータ
を読出す時、メモリ回路４のメモリＭ１〜Ｍ８に
アドレスを与え、メモリＭ１〜Ｍ８からそのブロ
ツクの列に対応したデータを読出す。この８個の
データはシフトレジスタ５に取込み、１ビツト左
方向に巡回シフトした後のデータをデータ変換回
路６に送る。データ変換回路６ではそのままの並
びのままＰ／Ｓシフトレジスタ７にデータを送
り、Ｐ／Ｓシフトレジスタ７で２〜114の順に直
列信号に変換し、セレクタ８から出力する。
を読出す時、メモリ回路４のメモリＭ１〜Ｍ８に
アドレスを与え、メモリＭ１〜Ｍ８からそのブロ
ツクの列に対応したデータを読出す。この８個の
データはシフトレジスタ５に取込み、１ビツト左
方向に巡回シフトした後のデータをデータ変換回
路６に送る。データ変換回路６ではそのままの並
びのままＰ／Ｓシフトレジスタ７にデータを送
り、Ｐ／Ｓシフトレジスタ７で２〜114の順に直
列信号に変換し、セレクタ８から出力する。
以下、各列のデータを８ビツトずつ読出す時、
シフトレジスタ５での巡回シフト量を除いて同様
の動作を行なう。シフトレジスタ５での巡回シフ
ト量は、２列目の後の８ビツトのデータ及び３列
目の最初の８ビツトのデータは２ビツト左方向に
巡回シフト、３列目の後の８ビツトのデータ及び
４列目の最初の８ビツトのデータは３ビツト左方
向に巡回シフト、４列目の後の８ビツトのデータ
及び５列目の最初の８ビツトのデータは４ビツト
左方向に巡回シフト、５列目の後の８ビツトのデ
ータ及び６列目の最初の８ビツトのデータは５ビ
ツト左方向に巡回シフト、６列目の後の８ビツト
のデータ及び７列目の最初の８ビツトのデータは
６ビツト左方向に巡回シフト、７列目の後の８ビ
ツトのデータ及び８列目の最初の８ビツトのデー
タは７ビツト左方向に巡回シフト、８列目の後の
８ビツトのデータはそのまま、９列目の最初の８
ビツトのデータは１ビツト左方向に巡回シフト、
９列目の後の８ビツトのデータ及び10列目の最初
の８ビツトのデータは２ビツト左方向に巡回シフ
ト、10列目の後の８ビツトのデータ及び11列目の
最初の８ビツトのデータは３ビツト左方向に巡回
シフト、11列目の後の８ビツトのデータ及び12列
目の最初の８ビツトのデータは４ビツト左方向に
巡回シフト、12列目の後の８ビツトのデータ及び
13列目の最初の８ビツトのデータは５ビツト左方
向に巡回シフト、13列目の後の８ビツトのデータ
及び14列目の最初の８ビツトのデータは６ビツト
左方向に巡回シフト、14列目の後の８ビツトのデ
ータ及び15列目の最初の８ビツトのデータは７ビ
ツト左方向に巡回シフト、15列目の後の８ビツト
のデータ及び16列目の最初の８ビツトのデータは
そのまま、16列目の後の８ビツトのデータは１ビ
ツト左方向に巡回シフトしてデータの並びを変換
する。
シフトレジスタ５での巡回シフト量を除いて同様
の動作を行なう。シフトレジスタ５での巡回シフ
ト量は、２列目の後の８ビツトのデータ及び３列
目の最初の８ビツトのデータは２ビツト左方向に
巡回シフト、３列目の後の８ビツトのデータ及び
４列目の最初の８ビツトのデータは３ビツト左方
向に巡回シフト、４列目の後の８ビツトのデータ
及び５列目の最初の８ビツトのデータは４ビツト
左方向に巡回シフト、５列目の後の８ビツトのデ
ータ及び６列目の最初の８ビツトのデータは５ビ
ツト左方向に巡回シフト、６列目の後の８ビツト
のデータ及び７列目の最初の８ビツトのデータは
６ビツト左方向に巡回シフト、７列目の後の８ビ
ツトのデータ及び８列目の最初の８ビツトのデー
タは７ビツト左方向に巡回シフト、８列目の後の
８ビツトのデータはそのまま、９列目の最初の８
ビツトのデータは１ビツト左方向に巡回シフト、
９列目の後の８ビツトのデータ及び10列目の最初
の８ビツトのデータは２ビツト左方向に巡回シフ
ト、10列目の後の８ビツトのデータ及び11列目の
最初の８ビツトのデータは３ビツト左方向に巡回
シフト、11列目の後の８ビツトのデータ及び12列
目の最初の８ビツトのデータは４ビツト左方向に
巡回シフト、12列目の後の８ビツトのデータ及び
13列目の最初の８ビツトのデータは５ビツト左方
向に巡回シフト、13列目の後の８ビツトのデータ
及び14列目の最初の８ビツトのデータは６ビツト
左方向に巡回シフト、14列目の後の８ビツトのデ
ータ及び15列目の最初の８ビツトのデータは７ビ
ツト左方向に巡回シフト、15列目の後の８ビツト
のデータ及び16列目の最初の８ビツトのデータは
そのまま、16列目の後の８ビツトのデータは１ビ
ツト左方向に巡回シフトしてデータの並びを変換
する。
以上説明した動作により、書込み時に対して左
90度回転したデータが出力される。
90度回転したデータが出力される。
縮小なしで右90度回転して読出す場合は、第１
１図のメモリ回路４から（64、１）ブロツクの１
列目の後の８ビツトのデータ、（64、１）ブロツ
クの１列目の最初の８ビツトのデータ、（63、１）
ブロツクの１列目の後の８ビツトのデータ、……
…、（１、１）ブロツクの１列目の後の８ビツト
のデータ、（１、１）ブロツクの１列目の最初の
８ビツトのデータが順に読出されるようにメモリ
回路４を制御する。続いて、（64、１）ブロツク
の２列目の後の８ビツトのデータ、（64、１）ブ
ロツクの２列目の最初の８ビツトのデータ、（63、
１）ブロツクの２列目の後の８ビツトのデータ、
………、（１、１）ブロツクの２列目の後の８ビ
ツトのデータ、（64、64）ブロツクの２列目の最
初の８ビツトのデータの順に読出されるようにメ
モリ回路４を制御する。以下、１列目のブロツク
における３列目から16列目までのデータが読出さ
れるようにメモリ回路４を制御し、１列目のブロ
ツクの総てのデータ読出しを行なう。
１図のメモリ回路４から（64、１）ブロツクの１
列目の後の８ビツトのデータ、（64、１）ブロツ
クの１列目の最初の８ビツトのデータ、（63、１）
ブロツクの１列目の後の８ビツトのデータ、……
…、（１、１）ブロツクの１列目の後の８ビツト
のデータ、（１、１）ブロツクの１列目の最初の
８ビツトのデータが順に読出されるようにメモリ
回路４を制御する。続いて、（64、１）ブロツク
の２列目の後の８ビツトのデータ、（64、１）ブ
ロツクの２列目の最初の８ビツトのデータ、（63、
１）ブロツクの２列目の後の８ビツトのデータ、
………、（１、１）ブロツクの２列目の後の８ビ
ツトのデータ、（64、64）ブロツクの２列目の最
初の８ビツトのデータの順に読出されるようにメ
モリ回路４を制御する。以下、１列目のブロツク
における３列目から16列目までのデータが読出さ
れるようにメモリ回路４を制御し、１列目のブロ
ツクの総てのデータ読出しを行なう。
以下同様に、２列目のブロツクから64列目のブ
ロツクまでのデータの読出しが行なわれるように
メモリ回路４を制御する。
ロツクまでのデータの読出しが行なわれるように
メモリ回路４を制御する。
各列のデータを８ビツトずつ読出す時、Ｐ／Ｓ
シフトレジスタ７での直列信号への変換及びセレ
クタ８でのデータの選択を除いて縮小なしで左90
度回転して読出す場合と同様の動作を行なう。デ
ータの出力は、例えば各ブロツクの１列目の最初
の８ビツトのデータを読出す時は113〜１、ブロ
ツクの１列目の後の８ビツトのデータを読出す時
は241〜129、各ブロツクの２列目の最初の８ビツ
トのデータを読出す時は114〜２の順となる。
シフトレジスタ７での直列信号への変換及びセレ
クタ８でのデータの選択を除いて縮小なしで左90
度回転して読出す場合と同様の動作を行なう。デ
ータの出力は、例えば各ブロツクの１列目の最初
の８ビツトのデータを読出す時は113〜１、ブロ
ツクの１列目の後の８ビツトのデータを読出す時
は241〜129、各ブロツクの２列目の最初の８ビツ
トのデータを読出す時は114〜２の順となる。
以上説明した動作により、書込み時に対して右
90度回転したデータが出力される。
90度回転したデータが出力される。
第１４図は左90度回転及び右90度回転して読出
した場合のシフトレジスタ５に取込まれたデー
タ、巡回シフトして並びを変換した後のデータ、
データ変換回路６でデータの並びを変換した後の
データ及び直列信号の取出し方向を示している。
した場合のシフトレジスタ５に取込まれたデー
タ、巡回シフトして並びを変換した後のデータ、
データ変換回路６でデータの並びを変換した後の
データ及び直列信号の取出し方向を示している。
行列両方向にそれぞれ1/2に縮小し、回転なし
で読出す場合は、第１１図のメモリ回路４から
（１、１）ブロツクの１行目のデータ、（１、２）
ブロツクの１行目のデータ、………、（１、64）
ブロツクの１行目のデータが８ビツトずつ順に読
出されるようにメモリ回路４を制御する。続い
て、（１、１）ブロツクの３行目のデータ、（１、
２）ブロツクの３行目のデータ、………、（１、
64）ブロツクの３行目のデータが８ビツトずつ順
に読出されるようにメモリ回路４を制御する。以
下、１行目のブロツクにおける５行目から15行目
までの奇数行のデータが読出されるようにメモリ
回路４を制御し、１行目のブロツクのデータ読出
しを行なう。
で読出す場合は、第１１図のメモリ回路４から
（１、１）ブロツクの１行目のデータ、（１、２）
ブロツクの１行目のデータ、………、（１、64）
ブロツクの１行目のデータが８ビツトずつ順に読
出されるようにメモリ回路４を制御する。続い
て、（１、１）ブロツクの３行目のデータ、（１、
２）ブロツクの３行目のデータ、………、（１、
64）ブロツクの３行目のデータが８ビツトずつ順
に読出されるようにメモリ回路４を制御する。以
下、１行目のブロツクにおける５行目から15行目
までの奇数行のデータが読出されるようにメモリ
回路４を制御し、１行目のブロツクのデータ読出
しを行なう。
以下同様に、２行目のブロツクから64行目のブ
ロツクまでのデータの読出しが行なわれるように
メモリ回路４を制御する。
ロツクまでのデータの読出しが行なわれるように
メモリ回路４を制御する。
各ブロツクの１行目のデータを読出す時、メモ
リ回路４のメモリＭ１〜Ｍ８にアドレスを与え、
メモリＭ１〜Ｍ８からそのブロツクの行に対応し
た奇数番目のデータを読出す。この８個のデータ
はシフトレジスタ５に取込み、そのままデータ変
換回路６に送る。データ変換回路６ではその並び
を変換した後Ｐ／Ｓシフトレジスタ７にデータを
送り、Ｐ／Ｓシフトレジスタ７で１〜15の順に直
列信号に変換し、セレクタ８から出力する。
リ回路４のメモリＭ１〜Ｍ８にアドレスを与え、
メモリＭ１〜Ｍ８からそのブロツクの行に対応し
た奇数番目のデータを読出す。この８個のデータ
はシフトレジスタ５に取込み、そのままデータ変
換回路６に送る。データ変換回路６ではその並び
を変換した後Ｐ／Ｓシフトレジスタ７にデータを
送り、Ｐ／Ｓシフトレジスタ７で１〜15の順に直
列信号に変換し、セレクタ８から出力する。
各ブロツクの３行目のデータを読出す時、メモ
リ回路４のメモリＭ１〜Ｍ８にアドレスを与え、
メモリＭ１〜Ｍ８からそのブロツクの行に対応し
た奇数番目のデータを読出す。この８個のデータ
はシフトレジスタ５に取込み、２ビツト左方向に
巡回シフトした後のデータをデータ変換回路６に
送る。データ変換回路６ではその並びを変換した
後Ｐ／Ｓシフトレジスタ７にデータを送り、Ｐ／
Ｓシフトレジスタ７で33〜47の順に直列信号に変
換し、セレクタ８から出力する。
リ回路４のメモリＭ１〜Ｍ８にアドレスを与え、
メモリＭ１〜Ｍ８からそのブロツクの行に対応し
た奇数番目のデータを読出す。この８個のデータ
はシフトレジスタ５に取込み、２ビツト左方向に
巡回シフトした後のデータをデータ変換回路６に
送る。データ変換回路６ではその並びを変換した
後Ｐ／Ｓシフトレジスタ７にデータを送り、Ｐ／
Ｓシフトレジスタ７で33〜47の順に直列信号に変
換し、セレクタ８から出力する。
各ブロツクの５行目のデータを読出す時、メモ
リ回路４のメモリＭ１〜Ｍ８にアドレスを与え、
メモリＭ１〜Ｍ８からそのブロツクの行に対応し
た奇数番目のデータを読出す。この８個のデータ
はシフトレジスタ５に取込み、４ビツト左方向に
巡回シフトした後のデータをデータ変換回路６に
送る。データ変換回路６ではその並びを変換した
後Ｐ／Ｓシフトレジスタ７にデータを送り、Ｐ／
Ｓシフトレジスタ７で65〜79の順に直列信号に変
換し、セレクタ８から出力する。
リ回路４のメモリＭ１〜Ｍ８にアドレスを与え、
メモリＭ１〜Ｍ８からそのブロツクの行に対応し
た奇数番目のデータを読出す。この８個のデータ
はシフトレジスタ５に取込み、４ビツト左方向に
巡回シフトした後のデータをデータ変換回路６に
送る。データ変換回路６ではその並びを変換した
後Ｐ／Ｓシフトレジスタ７にデータを送り、Ｐ／
Ｓシフトレジスタ７で65〜79の順に直列信号に変
換し、セレクタ８から出力する。
以下、各ブロツク内の奇数行のデータを８ビツ
トずつ読出す時、シフトレジスタ５での巡回シフ
ト量を除いて同様の動作を行なう。シフトレジス
タ５での巡回シフト量は、７行目のデータは６ビ
ツト左方向に巡回シフト、９行目のデータは１ビ
ツト左方向に巡回シフト、11行目のデータは３ビ
ツト左方向に巡回シフト、13行目のデータは５ビ
ツト左方向に巡回シフト、15行目のデータは７ビ
ツト左方向に巡回シフトしてデータの並びを変換
する。
トずつ読出す時、シフトレジスタ５での巡回シフ
ト量を除いて同様の動作を行なう。シフトレジス
タ５での巡回シフト量は、７行目のデータは６ビ
ツト左方向に巡回シフト、９行目のデータは１ビ
ツト左方向に巡回シフト、11行目のデータは３ビ
ツト左方向に巡回シフト、13行目のデータは５ビ
ツト左方向に巡回シフト、15行目のデータは７ビ
ツト左方向に巡回シフトしてデータの並びを変換
する。
以上説明した動作により、書込み時に対して行
列両方向にそれぞれ1/2に縮小したデータが出力
される。
列両方向にそれぞれ1/2に縮小したデータが出力
される。
行列両方向にそれぞれ1/2に縮小し、180度回転
して読出す場合は、第１１図のメモリ回路４から
（64、64）ブロツクの15行目のデータ、（64、63）
ブロツクの15行目のデータ、………、（64、１）
ブロツクの15行目のデータが８ビツトずつ順に読
出されるようにメモリ回路４を制御する。続い
て、（64、64）ブロツクの13行目のデータ、（64、
64）ブロツクの13行目のデータ、………、（64、
１）ブロツクの15行目のデータが８ビツトずつ順
に読出されるようにメモリ回路４を制御する。以
下、64行目のブロツクにおける11行目から１行目
までの奇数行のデータが読出されるようにメモリ
回路４を制御し、64行目のブロツクのデータ読出
しを行なう。
して読出す場合は、第１１図のメモリ回路４から
（64、64）ブロツクの15行目のデータ、（64、63）
ブロツクの15行目のデータ、………、（64、１）
ブロツクの15行目のデータが８ビツトずつ順に読
出されるようにメモリ回路４を制御する。続い
て、（64、64）ブロツクの13行目のデータ、（64、
64）ブロツクの13行目のデータ、………、（64、
１）ブロツクの15行目のデータが８ビツトずつ順
に読出されるようにメモリ回路４を制御する。以
下、64行目のブロツクにおける11行目から１行目
までの奇数行のデータが読出されるようにメモリ
回路４を制御し、64行目のブロツクのデータ読出
しを行なう。
以下同様に、63行目のブロツクから１行目のブ
ロツクまでのデータの読出しが行なわれるように
メモリ回路４を制御する。
ロツクまでのデータの読出しが行なわれるように
メモリ回路４を制御する。
各ブロツク内の奇数行のデータを８ビツトずつ
読出す時、Ｐ／Ｓシフトレジスタ７での直列信号
への変換及びセレクタ８でのデータの選択を除い
て1/2縮小にし、回転なしで読出す場合と同様の
動作を行なう。データの出力は、例えば各ブロツ
クの１行目のデータを読出す時は15〜１、各ブロ
ツクの３行目のデータを読出す時は47〜33の順と
なる。
読出す時、Ｐ／Ｓシフトレジスタ７での直列信号
への変換及びセレクタ８でのデータの選択を除い
て1/2縮小にし、回転なしで読出す場合と同様の
動作を行なう。データの出力は、例えば各ブロツ
クの１行目のデータを読出す時は15〜１、各ブロ
ツクの３行目のデータを読出す時は47〜33の順と
なる。
以上説明した動作により、書込み時に対して行
列両方向にそれぞれ1/2に縮小し、180度回転した
データが出力される。
列両方向にそれぞれ1/2に縮小し、180度回転した
データが出力される。
第１５図は1/2に縮小し、回転なし及び180度回
転して読出した場合のシフトレジスタ５に取込ま
れたデータ、巡回シフトして並びを変換した後デ
ータ、データ変換回路６でデータの並びを変換し
た後のデータ及び直列信号の取出し方向を示して
いる。
転して読出した場合のシフトレジスタ５に取込ま
れたデータ、巡回シフトして並びを変換した後デ
ータ、データ変換回路６でデータの並びを変換し
た後のデータ及び直列信号の取出し方向を示して
いる。
行列両方向にそれぞれ1/2に縮小し、左90度回
転して読出す場合は、第１１図のメモリ回路４か
ら（１、64）ブロツクの15列目のデータ、（２、
64）ブロツクの15列目のデータ、………、（64、
64）ブロツクの15列目の後の８ビツトのデータが
順に読出されるようにメモリ回路４を制御する。
続いて、（１、64）ブロツクの13列目のデータ、
（２、64）ブロツクの13列目のデータ、………、
（64、64）ブロツクの15列目の最初の８ビツトの
データ、（64、64）ブロツクの13列目のデータが
順に読出されるようにメモリ回路４を制御する。
以下、64列目のブロツクにおける11列目から１列
目までの奇数列のデータが読出されるようにメモ
リ回路４を制御し、64列目のブロツクのデータ読
出しを行なう。
転して読出す場合は、第１１図のメモリ回路４か
ら（１、64）ブロツクの15列目のデータ、（２、
64）ブロツクの15列目のデータ、………、（64、
64）ブロツクの15列目の後の８ビツトのデータが
順に読出されるようにメモリ回路４を制御する。
続いて、（１、64）ブロツクの13列目のデータ、
（２、64）ブロツクの13列目のデータ、………、
（64、64）ブロツクの15列目の最初の８ビツトの
データ、（64、64）ブロツクの13列目のデータが
順に読出されるようにメモリ回路４を制御する。
以下、64列目のブロツクにおける11列目から１列
目までの奇数列のデータが読出されるようにメモ
リ回路４を制御し、64列目のブロツクのデータ読
出しを行なう。
以下同様に、63列目のブロツクから１行目まで
のデータの読出しが行なわれるようにメモリ回路
４を制御する。
のデータの読出しが行なわれるようにメモリ回路
４を制御する。
各ブロツクの１列目のデータを読出す時、メモ
リ回路４のメモリＭ１〜Ｍ８にアドレスを与え、
メモリＭ１〜Ｍ８からそのブロツクの列に対応し
た奇数番目のデータを読出す。この８個のデータ
はシフトレジスタ５に取込み、そのままデータ変
換回路６に送る。データ変換回路６ではその並び
を変換した後Ｐ／Ｓシフトレジスタ７にデータを
送り、Ｐ／Ｓシフトレジスタ７で１〜225の順に
直列信号に変換し、セレクタ８から出力する。
リ回路４のメモリＭ１〜Ｍ８にアドレスを与え、
メモリＭ１〜Ｍ８からそのブロツクの列に対応し
た奇数番目のデータを読出す。この８個のデータ
はシフトレジスタ５に取込み、そのままデータ変
換回路６に送る。データ変換回路６ではその並び
を変換した後Ｐ／Ｓシフトレジスタ７にデータを
送り、Ｐ／Ｓシフトレジスタ７で１〜225の順に
直列信号に変換し、セレクタ８から出力する。
各ブロツクの３列目のデータを読出す時、メモ
リ回路４のメモリＭ１〜Ｍ８にアドレスを与え、
メモリＭ１〜Ｍ８からそのブロツクの行に対応し
た奇数番目のデータを読出す。この８個のデータ
はシフトレジスタ５に取込み、２ビツト左方向に
巡回シフトした後のデータをデータ変換回路６に
送る。データ変換回路６ではその並びを変換した
後Ｐ／Ｓシフトレジスタ７にデータを送り、Ｐ／
Ｓシフトレジスタ７で３〜227の順に直列信号に
変換し、セレクタ８から出力する。
リ回路４のメモリＭ１〜Ｍ８にアドレスを与え、
メモリＭ１〜Ｍ８からそのブロツクの行に対応し
た奇数番目のデータを読出す。この８個のデータ
はシフトレジスタ５に取込み、２ビツト左方向に
巡回シフトした後のデータをデータ変換回路６に
送る。データ変換回路６ではその並びを変換した
後Ｐ／Ｓシフトレジスタ７にデータを送り、Ｐ／
Ｓシフトレジスタ７で３〜227の順に直列信号に
変換し、セレクタ８から出力する。
各ブロツクの５列目のデータを読出す時、メモ
リ回路４のメモリＭ１〜Ｍ８にアドレスを与え、
メモリＭ１〜Ｍ８からそのブロツクの行に対応し
た奇数番目のデータを読出す。この８個のデータ
はシフトレジスタ５に取込み、４ビツト左方向に
巡回シフトした後のデータをデータ変換回路６に
送る。データ変換回路６ではその並び変換した後
Ｐ／Ｓシフトレジスタ７にデータを送り、Ｐ／Ｓ
シフトレジスタ７で５〜229の順に直列信号に変
換し、セレクタ８から出力する。
リ回路４のメモリＭ１〜Ｍ８にアドレスを与え、
メモリＭ１〜Ｍ８からそのブロツクの行に対応し
た奇数番目のデータを読出す。この８個のデータ
はシフトレジスタ５に取込み、４ビツト左方向に
巡回シフトした後のデータをデータ変換回路６に
送る。データ変換回路６ではその並び変換した後
Ｐ／Ｓシフトレジスタ７にデータを送り、Ｐ／Ｓ
シフトレジスタ７で５〜229の順に直列信号に変
換し、セレクタ８から出力する。
以下、各ブロツク内の奇数行のデータを８ビツ
トずつ読出す時、シフトレジスタ５での巡回シフ
ト量を除いて同様の動作を行なう。シフトレジス
タ５での巡回シフト量は、７列目のデータは６ビ
ツト左方向に巡回シフト、９列目のデータは１ビ
ツト左方向に巡回シフト、11列目のデータは３ビ
ツト左方向に巡回シフト、13列目のデータは５ビ
ツト左方向に巡回シフト、15列目のデータは７ビ
ツト左方向に巡回シフトしてデータの並びを変換
する。
トずつ読出す時、シフトレジスタ５での巡回シフ
ト量を除いて同様の動作を行なう。シフトレジス
タ５での巡回シフト量は、７列目のデータは６ビ
ツト左方向に巡回シフト、９列目のデータは１ビ
ツト左方向に巡回シフト、11列目のデータは３ビ
ツト左方向に巡回シフト、13列目のデータは５ビ
ツト左方向に巡回シフト、15列目のデータは７ビ
ツト左方向に巡回シフトしてデータの並びを変換
する。
以上説明した動作により、書込み時に対して行
列両方向にそれぞれ1/2に縮小し、左90度回転し
たデータが出力される。
列両方向にそれぞれ1/2に縮小し、左90度回転し
たデータが出力される。
行列両方向にそれぞれ1/2に縮小し、右90度回
転して読出す場合は、第１１図のメモリ回路４か
ら（64、１）ブロツクの１列目のデータ、（63、
１）ブロツクの１列目のデータ、………（１、
１）ブロツクの１列目のデータが８ビツトずつ順
に読出されるようにメモリ回路４を制御する。続
いて、（64、１）ブロツクの３列目のデータ、
（63、１）ブロツクの３列目のデータ、………、
（１、１）ブロツクの15行目のデータが８ビツト
ずつ順に読出されるようにメモリ回路４を制御す
る。以下、１列目のブロツクにおける５列目から
15列目までの奇数列のデータが読出されるように
メモリ回路４を制御し、１列目のブロツクのデー
タ読出しを行なう。
転して読出す場合は、第１１図のメモリ回路４か
ら（64、１）ブロツクの１列目のデータ、（63、
１）ブロツクの１列目のデータ、………（１、
１）ブロツクの１列目のデータが８ビツトずつ順
に読出されるようにメモリ回路４を制御する。続
いて、（64、１）ブロツクの３列目のデータ、
（63、１）ブロツクの３列目のデータ、………、
（１、１）ブロツクの15行目のデータが８ビツト
ずつ順に読出されるようにメモリ回路４を制御す
る。以下、１列目のブロツクにおける５列目から
15列目までの奇数列のデータが読出されるように
メモリ回路４を制御し、１列目のブロツクのデー
タ読出しを行なう。
以下同様に、２列目のブロツクから64列目のブ
ロツクまでのデータの読出しが行なわれるように
メモリ回路４を制御する。
ロツクまでのデータの読出しが行なわれるように
メモリ回路４を制御する。
各ブロツク内の奇数列のデータを８ビツトずつ
読出す時、Ｐ／Ｓシフトレジスタ７での直列信号
への変換及びセレクタ８でのデータの選択を除い
て1/2に縮小し、左90度回転して読出す場合と同
様の動作を行なう。データの出力は、例えば各ブ
ロツクの１列目のデータを読出す時は225〜１、
各ブロツクの３列目のデータを読出す時は227〜
３の順となる。
読出す時、Ｐ／Ｓシフトレジスタ７での直列信号
への変換及びセレクタ８でのデータの選択を除い
て1/2に縮小し、左90度回転して読出す場合と同
様の動作を行なう。データの出力は、例えば各ブ
ロツクの１列目のデータを読出す時は225〜１、
各ブロツクの３列目のデータを読出す時は227〜
３の順となる。
以上説明した動作により、書込み時に対して行
列両方向にそれぞれ1/2に縮小し、右90度回転し
たデータが出力される。
列両方向にそれぞれ1/2に縮小し、右90度回転し
たデータが出力される。
第１６図は1/2に縮小し、左90度回転及び右90
度回転して読出した場合のシフトレジスタ５に取
込まれたデータ、巡回シフトして並びを変換した
後のデータ、データ変換回路６でデータの並びを
変換した後のデータ及び直列信号の取出し方向を
示している。
度回転して読出した場合のシフトレジスタ５に取
込まれたデータ、巡回シフトして並びを変換した
後のデータ、データ変換回路６でデータの並びを
変換した後のデータ及び直列信号の取出し方向を
示している。
上記説明した各読出し動作により原データに短
して縮小（１、1/2）及び回転（0゜、±90゜、180゜）
したデータが得られる。
して縮小（１、1/2）及び回転（0゜、±90゜、180゜）
したデータが得られる。
以上説明した実施例では書込みを行方向からに
指定したが、列方向からの書込みも同様に行なえ
る。また、扱うデータ量が行方向及び列方向とも
同じビツト数としているがビツト数が同じである
必要はない。
指定したが、列方向からの書込みも同様に行なえ
る。また、扱うデータ量が行方向及び列方向とも
同じビツト数としているがビツト数が同じである
必要はない。
読出しに関して書込まれたデータの総てを読出
す場合について述べたが、読出す領域（ブロツ
ク）を指定して読出すことが容易に出来、書込み
に関しても領域（ブロツク）を指定して書込むこ
とが容易に出来る。
す場合について述べたが、読出す領域（ブロツ
ク）を指定して読出すことが容易に出来、書込み
に関しても領域（ブロツク）を指定して書込むこ
とが容易に出来る。
1/2の縮小に関して奇数番目のデータをサンプ
リングして取出しているが、データのサンプル位
置に関して特に定めはない。また、行列両方向に
それぞれ同じ縮小率で縮小しているが、縮小率が
例えば行方向縮小なし、列方向に1/2であると言
うように異なつてもよい。
リングして取出しているが、データのサンプル位
置に関して特に定めはない。また、行列両方向に
それぞれ同じ縮小率で縮小しているが、縮小率が
例えば行方向縮小なし、列方向に1/2であると言
うように異なつてもよい。
上記の説明は８ビツトずつ並列に動作出来るよ
うにした場合であるが、より高速にデータの書込
み、読出しが出来るように、またデータの最大の
縮小率が1/2であるとすると、１個のRAMで１
つのメモリを構成し、計16個の独立したメモリを
構成すると16ビツトずつ並列に動作出来る。第１
７図は16個のメモリでメモリ回路を構成した図
で、Ｍ１，Ｍ２，………，Ｍ１６は各メモリを表
している。各データは行方向、列方向にそれぞれ
32ビツトごとに分割し、32×32＝1024ビツトのデ
ータをブロツク単位として扱う。第１８図は1024
×1024ビツトのデータを行方向、列方向にそれぞ
れ32ビツトごとに分割した図で、行方向に32、列
方向に32、総計1024個のブロツクに分割する。更
に、ブロツク内の32×32ビツトのデータは１行１
列目から行方向に順に１〜1024までの番号付けを
行う。第１９図は番号付けを行つたブロツク内の
1024ビツトのデータを示した図である。
うにした場合であるが、より高速にデータの書込
み、読出しが出来るように、またデータの最大の
縮小率が1/2であるとすると、１個のRAMで１
つのメモリを構成し、計16個の独立したメモリを
構成すると16ビツトずつ並列に動作出来る。第１
７図は16個のメモリでメモリ回路を構成した図
で、Ｍ１，Ｍ２，………，Ｍ１６は各メモリを表
している。各データは行方向、列方向にそれぞれ
32ビツトごとに分割し、32×32＝1024ビツトのデ
ータをブロツク単位として扱う。第１８図は1024
×1024ビツトのデータを行方向、列方向にそれぞ
れ32ビツトごとに分割した図で、行方向に32、列
方向に32、総計1024個のブロツクに分割する。更
に、ブロツク内の32×32ビツトのデータは１行１
列目から行方向に順に１〜1024までの番号付けを
行う。第１９図は番号付けを行つたブロツク内の
1024ビツトのデータを示した図である。
この1024個の番号付けされたデータの記憶に際
しては行方向に16個ずつ並列に取扱い、この16ビ
ツトのデータは総て異なつたメモリに記憶する。
この1024個の番号付けされたデータは第２０図に
示したように第１７図の各メモリに記憶する。
しては行方向に16個ずつ並列に取扱い、この16ビ
ツトのデータは総て異なつたメモリに記憶する。
この1024個の番号付けされたデータは第２０図に
示したように第１７図の各メモリに記憶する。
第２０図に示したように、ブロツク内で行方向
に16ビツトずつ順に区切つた16ビツトのデータ、
２ビツトごとにサンプリングした結果の16ビツト
のデータ及び列方向に16ビツトずつ順に区切つた
16ビツトのデータ、２ビツトごとにサンプリング
した結果の16ビツトのデータが全て異なつたメモ
リに記憶されていると、ブロツク内においてサン
プリングなし、２ビツトごとにサンプリングした
場合のそれぞれにおいて、行方向に16ビツト並列
に、列方向に16ビツト並列にデータの読出しが可
能であることから、原データに対して縮小なしに
回転（0゜、±90゜、180゜）したデータ及び原データ
に対して1/2に縮小して回転（0゜、±90゜、180゜）し
たデータを同じ処理速度でより高速に読出すこと
が出来る。
に16ビツトずつ順に区切つた16ビツトのデータ、
２ビツトごとにサンプリングした結果の16ビツト
のデータ及び列方向に16ビツトずつ順に区切つた
16ビツトのデータ、２ビツトごとにサンプリング
した結果の16ビツトのデータが全て異なつたメモ
リに記憶されていると、ブロツク内においてサン
プリングなし、２ビツトごとにサンプリングした
場合のそれぞれにおいて、行方向に16ビツト並列
に、列方向に16ビツト並列にデータの読出しが可
能であることから、原データに対して縮小なしに
回転（0゜、±90゜、180゜）したデータ及び原データ
に対して1/2に縮小して回転（0゜、±90゜、180゜）し
たデータを同じ処理速度でより高速に読出すこと
が出来る。
また、データの書込み、読出しが８ビツトずつ
並列動作であるが、データの最大の縮小率が1/4
であるとする。この場合においても、各データは
行方向にそれぞれ32ビツトごとに分割し、32×32
＝1024ビツトのデータをブロツク単位として扱
い、第１８図に示したように1024×1024ビツトの
データを行方向、列方向にそれぞれ32ビツトごと
に分割し、総計1024個のブロツクに分割する。更
に、第１９図に示したようにブロツク内の32×32
ビツトのデータは１行１列目から行方向に順に１
〜1024までの番号付けを行う。
並列動作であるが、データの最大の縮小率が1/4
であるとする。この場合においても、各データは
行方向にそれぞれ32ビツトごとに分割し、32×32
＝1024ビツトのデータをブロツク単位として扱
い、第１８図に示したように1024×1024ビツトの
データを行方向、列方向にそれぞれ32ビツトごと
に分割し、総計1024個のブロツクに分割する。更
に、第１９図に示したようにブロツク内の32×32
ビツトのデータは１行１列目から行方向に順に１
〜1024までの番号付けを行う。
この1024個の番号付けされたデータの記憶に際
しては行方向に８個ずつ並列に取扱い、この８ビ
ツトのデータは総て異なつたメモリに記憶する。
この1024個の番号付けされたデータは第２１図に
示したように第７図の各メモリに記憶する。
しては行方向に８個ずつ並列に取扱い、この８ビ
ツトのデータは総て異なつたメモリに記憶する。
この1024個の番号付けされたデータは第２１図に
示したように第７図の各メモリに記憶する。
第２１図に示したように、ブロツク内で行方向
に８ビツトずつ順に区切つた８ビツトのデータ、
２ビツトごとにサンプリングした結果を８ビツト
ずつ順に区切つた８ビツトのデータ、４ビツトご
とサンプリングした結果の８ビツトのデータ及び
列方向に８ビツトずつ順に区切つた８ビツトのデ
ータ、２ビツトごとにサンプリングした結果を８
ビツトずつ順に区切つた８ビツトのデータ、４ビ
ツトごとサンプリングした結果の８ビツトのデー
タが総て異なつたメモリに記憶されていると、ブ
ロツク内においてサンプリングなし、２ビツトご
とにサンプリング、４ビツトごとにサンプリング
した場合のそれぞれにおいて、行方向に８ビツト
並列に、列方向に８ビツト並列にデータの読出し
可能であることから、原データに対して縮小なし
に回転（0゜、±90゜、180゜）したデータ、原データ
に対して1/2に縮小して回転（0゜、±90゜、180゜）し
たデータ及び原データに対して1/4に縮小して回
転（0゜、±90゜、180゜）したデータを同じ処理速度
で高速に読出することが出来る。
に８ビツトずつ順に区切つた８ビツトのデータ、
２ビツトごとにサンプリングした結果を８ビツト
ずつ順に区切つた８ビツトのデータ、４ビツトご
とサンプリングした結果の８ビツトのデータ及び
列方向に８ビツトずつ順に区切つた８ビツトのデ
ータ、２ビツトごとにサンプリングした結果を８
ビツトずつ順に区切つた８ビツトのデータ、４ビ
ツトごとサンプリングした結果の８ビツトのデー
タが総て異なつたメモリに記憶されていると、ブ
ロツク内においてサンプリングなし、２ビツトご
とにサンプリング、４ビツトごとにサンプリング
した場合のそれぞれにおいて、行方向に８ビツト
並列に、列方向に８ビツト並列にデータの読出し
可能であることから、原データに対して縮小なし
に回転（0゜、±90゜、180゜）したデータ、原データ
に対して1/2に縮小して回転（0゜、±90゜、180゜）し
たデータ及び原データに対して1/4に縮小して回
転（0゜、±90゜、180゜）したデータを同じ処理速度
で高速に読出することが出来る。
発明の効果
以上のように本発明によれば、次のような効果
が得られる。
が得られる。
(1) メモリを構成するRAMの必要個数及び容量
を増大させることなく一度に扱えるビツト数を
増やすことが出来、高速に任意の方向から書込
み、読出し可能となる。
を増大させることなく一度に扱えるビツト数を
増やすことが出来、高速に任意の方向から書込
み、読出し可能となる。
(2) 縮小率が２の指数乗であるデータの読出しを
縮小なしの場合と同じ処理速度で、任意の方向
から読出すことが出来る。
縮小なしの場合と同じ処理速度で、任意の方向
から読出すことが出来る。
(3) 画像データをCRTデイスプレイ装置に表示
しようとする場合、メモリからCRTデイスプ
レイ装置にデータを高速に転送する必要があ
り、回転、縮小等の制御があると、従来は画像
データを蓄積するメモリ（画像メモリ）と
CRTデイスプレイ装置に表示するデータを蓄
積するメモリ（リフレツシユメモリ）との２種
類のメモリを持つ方法が用いられているが、本
発明のデータ記憶方法では独立に動作出来るメ
モリの個数を増やすことにより、CRTデイス
プレイ装置が要求する速度まで転送速度を容易
に上げることが出来るので画像メモリとリフレ
ツシユメモリと共用して一つのメモリのみとす
ることが出来る。
しようとする場合、メモリからCRTデイスプ
レイ装置にデータを高速に転送する必要があ
り、回転、縮小等の制御があると、従来は画像
データを蓄積するメモリ（画像メモリ）と
CRTデイスプレイ装置に表示するデータを蓄
積するメモリ（リフレツシユメモリ）との２種
類のメモリを持つ方法が用いられているが、本
発明のデータ記憶方法では独立に動作出来るメ
モリの個数を増やすことにより、CRTデイス
プレイ装置が要求する速度まで転送速度を容易
に上げることが出来るので画像メモリとリフレ
ツシユメモリと共用して一つのメモリのみとす
ることが出来る。
(4) (3)で述べたように画像メモリとリフレツシユ
メモリと共用して一つのメモリの構成とするこ
とが出来るので、CRTデイスプレイ装置上で
のスムーズなスクロールの処理、回転処理、縮
小処理が容易に、且つ高速に行なえる。
メモリと共用して一つのメモリの構成とするこ
とが出来るので、CRTデイスプレイ装置上で
のスムーズなスクロールの処理、回転処理、縮
小処理が容易に、且つ高速に行なえる。
第１図は入力原稿（文書）を示した図、第２図
は入力原稿（文書）を読取つたままの状態で表示
した図、第３図は入力原稿を見易い状態で表示し
た図、第４図は入力される原稿の走査方向を示す
図、第５図は従来のメモリの構成図、第６図は１
ラインのデータをブロツクに分割した図、第７図
は８個の独立したメモリでメモリ回路を構成した
図、第８図はデータを行方向、列方向にはそれぞ
れ16ビツトごとに分割した図、第９図は番号付け
を行つたブロツク内の256ビツトのデータを示し
た図、第１０図は第７図の各メモリに記憶するデ
ータを示した図、第１１図は本発明の一実施例を
行なう場合の装置の構成図、第１２図は第１１図
のシフトレジスタ２に取込まれたデータと巡回シ
フトして並びを変換した後のデータを示した図、
第１３図は行方向に読出した場合に第１１図のシ
フトレジスタ５に取込まれたデータ、巡回シフト
して並びを変換した後のデータ、データ変換回路
６でデータの並びを変換した後のデータ及び直列
信号の取出し方向を示した図、第１４図は列方向
に読出した場合に第１１図のシフトレジスタ５に
取込まれたデータ、巡回シフトして並びを変換し
た後のデータ、データ変換回路６でデータの並び
を変換した後のデータ及び直列信号の取出し方向
を示した図、第１５図は1/2に縮小して行方向に
読出した場合に第１１図のシフトレジスタ５に取
込まれたデータ、巡回シフトして並びを変換した
後のデータ、データ変換回路６でデータの並びを
変換した後のデータ及び直列信号の取出し方向を
示した図、第１６図は1/2に縮小して列方向に読
出した場合に第１１図のシフトレジスタ５に取込
まれたデータ、巡回シフトして並びを変換した後
のデータ、データ変換回路６でデータの並びを変
換した後のデータ及び直列信号の取出し方向を示
した図、第１７図は16個の独立したメモリでメモ
リ回路を構成した図、第１８図はデータを行方
向、列方向にそれぞれ32ビツトごとに分割した
図、第１９図は番号付けを行つたブロツク内の
1024ビツトのデータを示した図、第２０図は第１
７図の各メモリに記憶するデータを示した図、第
２１図は第７図の各メモリに記憶するデータを示
した図である。 １……Ｓ／Ｐシフトレジスタ、２……シフトレ
ジスタ、３……ラツチ、４……メモリ回路、５…
…シフトレジスタ、６……データ変換回路、７…
…Ｐ／Ｓシフトレジスタ、８……セレクタ、９…
…コントロール回路。
は入力原稿（文書）を読取つたままの状態で表示
した図、第３図は入力原稿を見易い状態で表示し
た図、第４図は入力される原稿の走査方向を示す
図、第５図は従来のメモリの構成図、第６図は１
ラインのデータをブロツクに分割した図、第７図
は８個の独立したメモリでメモリ回路を構成した
図、第８図はデータを行方向、列方向にはそれぞ
れ16ビツトごとに分割した図、第９図は番号付け
を行つたブロツク内の256ビツトのデータを示し
た図、第１０図は第７図の各メモリに記憶するデ
ータを示した図、第１１図は本発明の一実施例を
行なう場合の装置の構成図、第１２図は第１１図
のシフトレジスタ２に取込まれたデータと巡回シ
フトして並びを変換した後のデータを示した図、
第１３図は行方向に読出した場合に第１１図のシ
フトレジスタ５に取込まれたデータ、巡回シフト
して並びを変換した後のデータ、データ変換回路
６でデータの並びを変換した後のデータ及び直列
信号の取出し方向を示した図、第１４図は列方向
に読出した場合に第１１図のシフトレジスタ５に
取込まれたデータ、巡回シフトして並びを変換し
た後のデータ、データ変換回路６でデータの並び
を変換した後のデータ及び直列信号の取出し方向
を示した図、第１５図は1/2に縮小して行方向に
読出した場合に第１１図のシフトレジスタ５に取
込まれたデータ、巡回シフトして並びを変換した
後のデータ、データ変換回路６でデータの並びを
変換した後のデータ及び直列信号の取出し方向を
示した図、第１６図は1/2に縮小して列方向に読
出した場合に第１１図のシフトレジスタ５に取込
まれたデータ、巡回シフトして並びを変換した後
のデータ、データ変換回路６でデータの並びを変
換した後のデータ及び直列信号の取出し方向を示
した図、第１７図は16個の独立したメモリでメモ
リ回路を構成した図、第１８図はデータを行方
向、列方向にそれぞれ32ビツトごとに分割した
図、第１９図は番号付けを行つたブロツク内の
1024ビツトのデータを示した図、第２０図は第１
７図の各メモリに記憶するデータを示した図、第
２１図は第７図の各メモリに記憶するデータを示
した図である。 １……Ｓ／Ｐシフトレジスタ、２……シフトレ
ジスタ、３……ラツチ、４……メモリ回路、５…
…シフトレジスタ、６……データ変換回路、７…
…Ｐ／Ｓシフトレジスタ、８……セレクタ、９…
…コントロール回路。
Claims (1)
- １ データを行方向、列方向にそれぞれ2m+n（ｍ、
ｎは正の整数）ビツトごとに分割し、2m+n×2m+n
ビツトのデータをブロツク単位として扱い、各ブ
ロツク内における同一行内のデータ及び同一列内
のデータを2i（ｉはＯ≦ｉ≦ｎの整数）ビツトご
とにサンプリングした結果を順に2mビツトごとに
グループ分けした場合に、総てのサンプリング状
態において各グループ内の2m個のデータは並列に
動作可能な2m個の独立したメモリに分解して記憶
されているように各ブロツク内の2m+n×2m+n個の
データを前記2m個のメモリに記憶することを特徴
とするデータ記憶方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58109562A JPS603040A (ja) | 1983-06-17 | 1983-06-17 | デ−タ記憶方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58109562A JPS603040A (ja) | 1983-06-17 | 1983-06-17 | デ−タ記憶方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS603040A JPS603040A (ja) | 1985-01-09 |
| JPH028336B2 true JPH028336B2 (ja) | 1990-02-23 |
Family
ID=14513380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58109562A Granted JPS603040A (ja) | 1983-06-17 | 1983-06-17 | デ−タ記憶方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS603040A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0699207B2 (ja) * | 1986-03-19 | 1994-12-07 | 旭化成工業株式会社 | 粒状被覆肥料 |
| JPH01230689A (ja) * | 1988-03-11 | 1989-09-14 | Chisso Corp | 持続型冷却剤 |
| MX2018002820A (es) | 2015-09-11 | 2018-06-15 | Sumitomo Chemical Co | Fertilizante granular recubierto, metodo para producir un fertilizante granular recubierto, y composicion fertilizante. |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5353352A (en) * | 1976-10-25 | 1978-05-15 | Mitsutoyo Seisakusho | Outline measuring apparatus |
| JPS55124184A (en) * | 1979-03-19 | 1980-09-25 | Nippon Electric Co | Image contraction circuit |
| JPS5667888A (en) * | 1979-11-06 | 1981-06-08 | Tokyo Shibaura Electric Co | Imageehandling memory unit |
-
1983
- 1983-06-17 JP JP58109562A patent/JPS603040A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5353352A (en) * | 1976-10-25 | 1978-05-15 | Mitsutoyo Seisakusho | Outline measuring apparatus |
| JPS55124184A (en) * | 1979-03-19 | 1980-09-25 | Nippon Electric Co | Image contraction circuit |
| JPS5667888A (en) * | 1979-11-06 | 1981-06-08 | Tokyo Shibaura Electric Co | Imageehandling memory unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS603040A (ja) | 1985-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7219200B2 (en) | Method of accessing matrix data with address translation circuit that enables quick serial access in row or column directions | |
| JPH03290765A (ja) | ビットマップ・イメージの９０度回転方法 | |
| US4806920A (en) | Device for producing an output image while giving an original image a rotation of 90, 180, or 270 | |
| US4486745A (en) | Pattern generating apparatus capable of generating patterns by controlling basic symbols | |
| JP3074229B2 (ja) | 画像回転回路 | |
| CN86107983A (zh) | 用于图形处理器的字块移位装置 | |
| US5117468A (en) | Image processing system capable of carrying out local processing for image at high speed | |
| JP3166447B2 (ja) | 画像処理装置及び画像処理方法 | |
| JPH028336B2 (ja) | ||
| US4670856A (en) | Data storage apparatus | |
| JPH028335B2 (ja) | ||
| JP2811924B2 (ja) | データ撹拌装置 | |
| JP2824976B2 (ja) | ２次元配列データ回転装置 | |
| JPS6398694A (ja) | パタ−ンデ−タの縦横変換装置 | |
| JPS60191346A (ja) | デ−タ記憶方法 | |
| EP0341887A2 (en) | Frame buffer memory device | |
| JPS62119679A (ja) | 回転・縮小用画像記憶装置 | |
| JPS59128586A (ja) | 縦横両方向読み出し可能メモリアレイ | |
| JPS63118886A (ja) | デイジタル画像の変換装置 | |
| JP3417765B2 (ja) | 光学式文字読取装置 | |
| JPH061449B2 (ja) | 画像編集用イメ−ジメモリ | |
| JPS60209859A (ja) | デ−タ記憶方法 | |
| JPS58133077A (ja) | 画信号変換方法 | |
| JPS61128387A (ja) | 信号入力装置 | |
| JPH046153B2 (ja) |