JPH02148237A - データのブロツクを記憶させ且つ操作を加えるための方法 - Google Patents
データのブロツクを記憶させ且つ操作を加えるための方法Info
- Publication number
- JPH02148237A JPH02148237A JP1265323A JP26532389A JPH02148237A JP H02148237 A JPH02148237 A JP H02148237A JP 1265323 A JP1265323 A JP 1265323A JP 26532389 A JP26532389 A JP 26532389A JP H02148237 A JPH02148237 A JP H02148237A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- elements
- access
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 9
- 230000015654 memory Effects 0.000 claims abstract description 165
- 230000006870 function Effects 0.000 abstract description 6
- 238000003491 array Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 12
- 125000004122 cyclic group Chemical group 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Image Input (AREA)
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はメモリシステムに関し、特に、データの3次元
ブロックの記憶に関する。
ブロックの記憶に関する。
コンピュータの大容量記憶装置は、典型的には比較的小
規模なメモリユニットのアレイからなる。
規模なメモリユニットのアレイからなる。
これらの小規模メモリユニットは、随時読出し書込みメ
モリ(RAM)、消去可能なFROM(apRoM)、
電気的に消去可能なFROM (EEPROM)等のよ
うな多数の物理的メモリであるか、又は単一の大きな記
憶装置の一部分であってよい。コンピュータの大規模記
憶装置は、通常は一連の直線的に並べられたメモリであ
る。
モリ(RAM)、消去可能なFROM(apRoM)、
電気的に消去可能なFROM (EEPROM)等のよ
うな多数の物理的メモリであるか、又は単一の大きな記
憶装置の一部分であってよい。コンピュータの大規模記
憶装置は、通常は一連の直線的に並べられたメモリであ
る。
データの3次元のブロックは、個々のエレメントのアレ
イからなる。各エレメントは、X項とY項と2項とを有
する独自のアドレスにより定義される。このデータブロ
ックは、個々のメモリを並べられたものの中に記憶され
る。従来の技術に於いては、データの3次元ブロックは
一連の2次元平面に分割され、例えば一連のYZ平面に
分割される。この例に於いては、各平面は一定のXの値
を持つ。たとえば第1のyz平面は、X=1であるエレ
メントの全てを含む。第2のYZ平面は、X=2である
エレメントの全てを含む。以下同様である。YZ平面の
各々は、メモリアレイのうちの1つに記憶され得る。各
メモリのアドレスは、それら各々のメモリに記憶される
平面の有するXの値に対応する。従って、メモリアレイ
内のメモリエレメントのアドレスは、その中に記憶され
るデータエレメントのYZアドレスに対応する。データ
ブロックがnXnXnアレイである場合には、おのおの
メモリエレメントのnXnアレイであるメモリがn個必
要とされることは明らかである。
イからなる。各エレメントは、X項とY項と2項とを有
する独自のアドレスにより定義される。このデータブロ
ックは、個々のメモリを並べられたものの中に記憶され
る。従来の技術に於いては、データの3次元ブロックは
一連の2次元平面に分割され、例えば一連のYZ平面に
分割される。この例に於いては、各平面は一定のXの値
を持つ。たとえば第1のyz平面は、X=1であるエレ
メントの全てを含む。第2のYZ平面は、X=2である
エレメントの全てを含む。以下同様である。YZ平面の
各々は、メモリアレイのうちの1つに記憶され得る。各
メモリのアドレスは、それら各々のメモリに記憶される
平面の有するXの値に対応する。従って、メモリアレイ
内のメモリエレメントのアドレスは、その中に記憶され
るデータエレメントのYZアドレスに対応する。データ
ブロックがnXnXnアレイである場合には、おのおの
メモリエレメントのnXnアレイであるメモリがn個必
要とされることは明らかである。
成る種の用途に於いては、データエレメント間の関係が
維持されることを必要とする。例えば、3次元XYz座
標系の1つの軸に平行な、データエレメントの1次元ア
レイを検索する必要が生ずるかも知れない。また、2次
元平面(たとえばX2平面、XY千面、またはYZ平面
)に沿う映像分布を検索することが必要となるかも仰れ
ない。
維持されることを必要とする。例えば、3次元XYz座
標系の1つの軸に平行な、データエレメントの1次元ア
レイを検索する必要が生ずるかも知れない。また、2次
元平面(たとえばX2平面、XY千面、またはYZ平面
)に沿う映像分布を検索することが必要となるかも仰れ
ない。
従来通りのメモリシステムに於いては、1クロツクサイ
クルに1つのメモリエレメントがアクセスされ得る。n
個のメモリが有る場合には、1クロツクサイクルにn個
のエレメントが同時にアクセスされ得る。各メモリが異
なるXの値に対応している場合には、lクロックサイク
ル以内に、X軸方向に並んでいるn個のエレメントがア
クセスされ得る。しかしながら、Y軸方向に並んでいる
ニレメン)(Xと2とが固定されている場合)もしくは
Z軸方向に並んでいるエレメント(YとXとが固定され
ている場合)は、単一のメモリ内に含まれている。従っ
て、Y軸方向またはz軸方向に並んでいるn個のエレメ
ントを検索するには、nクロックサイクルが必要となる
。「リアルタイム」画像処理等のメモリ集約的応用の場
合のような高速メモリ応用に於いては、いずれかの軸に
沿って並んでいるn個のエレメントを同時に検索するこ
とが常に可能であるとは限らないことが、性能上の隘路
となっている。隣夛合って並んでいるエレメントが1ク
ロツクサイクル内にアクセスされ得るようにし効率を最
大とする為には、X軸方向またはY軸方向またはZ軸方
向に隣り合って並んでいるエレメントが同一メモリ内に
は格納されないようにすることを必要とする。
クルに1つのメモリエレメントがアクセスされ得る。n
個のメモリが有る場合には、1クロツクサイクルにn個
のエレメントが同時にアクセスされ得る。各メモリが異
なるXの値に対応している場合には、lクロックサイク
ル以内に、X軸方向に並んでいるn個のエレメントがア
クセスされ得る。しかしながら、Y軸方向に並んでいる
ニレメン)(Xと2とが固定されている場合)もしくは
Z軸方向に並んでいるエレメント(YとXとが固定され
ている場合)は、単一のメモリ内に含まれている。従っ
て、Y軸方向またはz軸方向に並んでいるn個のエレメ
ントを検索するには、nクロックサイクルが必要となる
。「リアルタイム」画像処理等のメモリ集約的応用の場
合のような高速メモリ応用に於いては、いずれかの軸に
沿って並んでいるn個のエレメントを同時に検索するこ
とが常に可能であるとは限らないことが、性能上の隘路
となっている。隣夛合って並んでいるエレメントが1ク
ロツクサイクル内にアクセスされ得るようにし効率を最
大とする為には、X軸方向またはY軸方向またはZ軸方
向に隣り合って並んでいるエレメントが同一メモリ内に
は格納されないようにすることを必要とする。
その他の応用に於いて、1クロツクサイクル以内に平面
全体のデータエレメントにアクセスし得ることを望まれ
ることも有シ得る。nXn平面内にn2個のデータエレ
メントを有する場合に、それらに同時にアクセスするこ
とを特徴とする特許n2個のメモリが必要となる。XY
力方向たはY2方向またはXz方向のデータエレメント
平面へのそのよう々同時アクセスを達成する為には、同
一平面上に含まれるデータエレメント同士が同一のメモ
リ内には記憶されないことを必要とする。
全体のデータエレメントにアクセスし得ることを望まれ
ることも有シ得る。nXn平面内にn2個のデータエレ
メントを有する場合に、それらに同時にアクセスするこ
とを特徴とする特許n2個のメモリが必要となる。XY
力方向たはY2方向またはXz方向のデータエレメント
平面へのそのよう々同時アクセスを達成する為には、同
一平面上に含まれるデータエレメント同士が同一のメモ
リ内には記憶されないことを必要とする。
そこで、本発明の目的の1つは、nXnXn個のエレメ
ントを有する立方体に対応する各データブロックがメモ
リ内に記憶され、しかも、X軸方向またはY軸方向また
はZ軸方向に並んでいるn個のエレメントに同時にアク
セスし得るようにしたメモリシステムを提供することで
ある。
ントを有する立方体に対応する各データブロックがメモ
リ内に記憶され、しかも、X軸方向またはY軸方向また
はZ軸方向に並んでいるn個のエレメントに同時にアク
セスし得るようにしたメモリシステムを提供することで
ある。
本発明のもう1つの目的は、nXnXn個のエレメント
からなる立方体に対応しており、且つ、XYY面内また
はXZ平面内またはYZ平面内に並んでいるiX1個の
エレメントに同時にアクセスされ得るようにしてメモリ
内に記憶されているデータブロックを提供することであ
る。
からなる立方体に対応しており、且つ、XYY面内また
はXZ平面内またはYZ平面内に並んでいるiX1個の
エレメントに同時にアクセスされ得るようにしてメモリ
内に記憶されているデータブロックを提供することであ
る。
本発明のさらにもう1つの目的は、X軸方向またはY軸
方向またはZ軸方向またはXYY面内またはXZ平面内
またはYZ平面内に互いに隣接して並んでいるメモリエ
レメントが単一のメモリアクセスにて同時にアクセスさ
れ得るようにしたメモリシステムを提供することである
。
方向またはZ軸方向またはXYY面内またはXZ平面内
またはYZ平面内に互いに隣接して並んでいるメモリエ
レメントが単一のメモリアクセスにて同時にアクセスさ
れ得るようにしたメモリシステムを提供することである
。
本発明のその他の目的及びそれに付随する数々の利点は
、添付図面を参照しつつ本発明に関する以下の説明を読
み進むことにより明らかとなろう。
、添付図面を参照しつつ本発明に関する以下の説明を読
み進むことにより明らかとなろう。
3次元のイメージを記憶させ且つ操作を加える為のメモ
リシステムについて述べる。本発明に於いてi!、、n
XnXn立方体の個々のエレメントに該当するデータか
らなるブロックがn個のメモリに記憶され、X軸方向又
はY軸方向又はZ軸方向に隣υ合って並んでいるn個の
エレメントが同時にアクセスされ得る。メモリエレメン
トは、シフト方式すなわち回転方式f(X、Y、Z)を
使用して書込まれ且つアクセスされる。置換可能な他の
方式に於いては、XY千画面内はXz平面内又はYZ平
面内に並んでいるn×n個のエレメントからなる正方形
アレイに同時にアクセスされ得る。
リシステムについて述べる。本発明に於いてi!、、n
XnXn立方体の個々のエレメントに該当するデータか
らなるブロックがn個のメモリに記憶され、X軸方向又
はY軸方向又はZ軸方向に隣υ合って並んでいるn個の
エレメントが同時にアクセスされ得る。メモリエレメン
トは、シフト方式すなわち回転方式f(X、Y、Z)を
使用して書込まれ且つアクセスされる。置換可能な他の
方式に於いては、XY千画面内はXz平面内又はYZ平
面内に並んでいるn×n個のエレメントからなる正方形
アレイに同時にアクセスされ得る。
この置換可能な実施態様に於いては、基準となるXYア
レイに対応するメモリがn2個用意される。
レイに対応するメモリがn2個用意される。
必要とされるシフトの回数は、アクセスモードとメモリ
位置と出発座標との関数である。
位置と出発座標との関数である。
本発明のメモリシステムは、X軸方向ま念はY軸方向ま
たはz軸方向に隣シ合って並んでいるn個のデータエレ
メントに、1クロツクサイクルにて同時にアクセスする
ことを可能にする。メモリ内に書込まれる際、データエ
レメントは、隣シ合って並んでいるデータエレメントが
同一メモリ内に格納されることのないように回転させら
れる。
たはz軸方向に隣シ合って並んでいるn個のデータエレ
メントに、1クロツクサイクルにて同時にアクセスする
ことを可能にする。メモリ内に書込まれる際、データエ
レメントは、隣シ合って並んでいるデータエレメントが
同一メモリ内に格納されることのないように回転させら
れる。
提示する実施態様に於いては、回転は、アドレスの座標
とアクセスモードとの関数である。例えばXアクセスに
於いて、回転は、(y+z)モジュロnに等しい。書込
み動作に際しては右または左に回転させられ、読出し動
作に於いてはその反対方向に回転させられる。
とアクセスモードとの関数である。例えばXアクセスに
於いて、回転は、(y+z)モジュロnに等しい。書込
み動作に際しては右または左に回転させられ、読出し動
作に於いてはその反対方向に回転させられる。
アドレスの計算は、読出し動作と書込み動作とのいずれ
に対しても同様になされる。提示する実施態様に於いて
は、メモリは、基準となるX軸方向に配置される。例え
ば、Xアクセスに対しては、A M= Y + (Z)
(n) である。Yアクセスに対しては、 AM=(m+(n−X)+(n−Z)〕モジュロn+
(Z) (n) である。また、2アクセスに対しては、AM= Y+(
CM+(n−x) +(n−Y))モジュロn ) (n)である。
に対しても同様になされる。提示する実施態様に於いて
は、メモリは、基準となるX軸方向に配置される。例え
ば、Xアクセスに対しては、A M= Y + (Z)
(n) である。Yアクセスに対しては、 AM=(m+(n−X)+(n−Z)〕モジュロn+
(Z) (n) である。また、2アクセスに対しては、AM= Y+(
CM+(n−x) +(n−Y))モジュロn ) (n)である。
置換可能な実施態様の1つは、1つの座標面に互いに隣
接して並んでいるnXn個のデータエレメントが、1ク
ロツクサイクル以内に同時にアクセスされることを可能
にする。この置換可能な実施態様には、各々メモリエレ
メントのnxnアレイであるメモリがn2個設けられる
。この実施態様に於いて、前記n2個のメモリは基準と
なるXYアレイであるとみなされ、Jは基準となるX位
置に等しく、Kは基準となるY位置に等しい。書込み動
作がなされる際、同一平面上のエレメントが同一メモリ
内に記憶されることのないよう、Jエレメントとにエレ
メントとの双方が回転させられねばならない。書込み動
作の間に1各列Jは下方へ回転させられ、各行には右へ
回転させられる。
接して並んでいるnXn個のデータエレメントが、1ク
ロツクサイクル以内に同時にアクセスされることを可能
にする。この置換可能な実施態様には、各々メモリエレ
メントのnxnアレイであるメモリがn2個設けられる
。この実施態様に於いて、前記n2個のメモリは基準と
なるXYアレイであるとみなされ、Jは基準となるX位
置に等しく、Kは基準となるY位置に等しい。書込み動
作がなされる際、同一平面上のエレメントが同一メモリ
内に記憶されることのないよう、Jエレメントとにエレ
メントとの双方が回転させられねばならない。書込み動
作の間に1各列Jは下方へ回転させられ、各行には右へ
回転させられる。
読出し動作に際しては、列Jは上方へ回転させられ、行
には左へ回転させられる。そうした取決めは、本発明の
範囲から離れることなく、JとKとに対して反転されて
よい。
には左へ回転させられる。そうした取決めは、本発明の
範囲から離れることなく、JとKとに対して反転されて
よい。
アドレスは、アクセスモードと、座標と、基準となるX
Y平面に於けるメモリの位置との関数として計算される
。この置換可能な実施態様に於いては、例えば、XYア
クセスならば、 aj、に=z である。また、Xzアクセスならば、 aj、 k= (k+(n−Y))モジ5. OHであ
る。けれども、基準平面としてどの平面が選択されても
よl/1(例えばXZ平面、もしくはyz平面)ことは
明らかである。
Y平面に於けるメモリの位置との関数として計算される
。この置換可能な実施態様に於いては、例えば、XYア
クセスならば、 aj、に=z である。また、Xzアクセスならば、 aj、 k= (k+(n−Y))モジ5. OHであ
る。けれども、基準平面としてどの平面が選択されても
よl/1(例えばXZ平面、もしくはyz平面)ことは
明らかである。
動作に際し、各メモリの入力および出力は、データを回
転させるべくマルチプレクサへと接続される。各マルチ
プレクサは、望み通りの回転を与えるよう制御ロジック
により制御される。
転させるべくマルチプレクサへと接続される。各マルチ
プレクサは、望み通りの回転を与えるよう制御ロジック
により制御される。
データの3次元ブロックを操作して、隣り合って並んで
いる行もしくは平面のデータを同時にアクセスし得るよ
うにするためのメモリシステムについて述べる。本発明
について十分に説明するため、アクセス方向等の数々の
特定的詳細が以下に述べられる。しかしながら、これら
の特定的詳細を使用せずとも本発明を実施し得ることは
、自業者には明らかであろう。他方、本発明を不必要に
曖昧にすることのないよう、良く知られた事柄について
は詳細な説明を省略する。
いる行もしくは平面のデータを同時にアクセスし得るよ
うにするためのメモリシステムについて述べる。本発明
について十分に説明するため、アクセス方向等の数々の
特定的詳細が以下に述べられる。しかしながら、これら
の特定的詳細を使用せずとも本発明を実施し得ることは
、自業者には明らかであろう。他方、本発明を不必要に
曖昧にすることのないよう、良く知られた事柄について
は詳細な説明を省略する。
第1図に、データのn×n×n立方体を1=込まれる本
発明のメモリシステムを示す。立方体プレイ10の稜が
仮想的XYZ座標系の座標軸に沿っているとするならば
、このメモリシステムの各データエレメントは、唯−無
量の独自のXYZアドレスによって定義され得る。本発
明の1つの実施態様に於いては、データの立方体アレイ
10はn個のメモリ内に記憶され、且つ、個別のメモI
J Mの各々はメモリエレメントのnXnアレイにて構
成される。
発明のメモリシステムを示す。立方体プレイ10の稜が
仮想的XYZ座標系の座標軸に沿っているとするならば
、このメモリシステムの各データエレメントは、唯−無
量の独自のXYZアドレスによって定義され得る。本発
明の1つの実施態様に於いては、データの立方体アレイ
10はn個のメモリ内に記憶され、且つ、個別のメモI
J Mの各々はメモリエレメントのnXnアレイにて構
成される。
第5図に示されているように、データのブロック10は
、それぞれXの値を付与されている一連のYZ平面に分
割され得る。X−〇のYZ平面はメモリMO内に格納さ
れ、X=1のYZ平面はメモ1.IM、内に格納され、
以下同様にして記憶される。この従来技術によるシステ
ムの難点は、Y軸方向またはZ軸方向に並んでいるデー
タエレメントを同時にアクセスすることが不可能なこと
である。メモリM。からメモリMn−1までの各メモリ
から、メモリサイクル毎に1つずつのエレメントがアク
セスされ得る。したがって、(YおよびZが一定で)X
軸方向に隣り合って並んでいるn個のエレメントは、1
メモリサイクル内にアクセスされ得る。しかしながらN
(XおよびZが一定で)Y軸方向に隣υ合って並んでい
るn個のエレメントにアクセスするには、単一のメモリ
Mについて、nメモリサイクルを必要とする。同様に、
(XおよびYが一定で)2軸方向に隣シ合って並んでい
るn個のエレメントにアクセスするにも、nメモリサイ
クルが必要となる。
、それぞれXの値を付与されている一連のYZ平面に分
割され得る。X−〇のYZ平面はメモリMO内に格納さ
れ、X=1のYZ平面はメモ1.IM、内に格納され、
以下同様にして記憶される。この従来技術によるシステ
ムの難点は、Y軸方向またはZ軸方向に並んでいるデー
タエレメントを同時にアクセスすることが不可能なこと
である。メモリM。からメモリMn−1までの各メモリ
から、メモリサイクル毎に1つずつのエレメントがアク
セスされ得る。したがって、(YおよびZが一定で)X
軸方向に隣り合って並んでいるn個のエレメントは、1
メモリサイクル内にアクセスされ得る。しかしながらN
(XおよびZが一定で)Y軸方向に隣υ合って並んでい
るn個のエレメントにアクセスするには、単一のメモリ
Mについて、nメモリサイクルを必要とする。同様に、
(XおよびYが一定で)2軸方向に隣シ合って並んでい
るn個のエレメントにアクセスするにも、nメモリサイ
クルが必要となる。
このように、従来技術のメモリシステムに於いては、メ
モリMnのそれぞれにYZデータ平面の1つずつが記憶
されるようにn個のメモリMt[置するので、XnはM
nK等しい。言い換えれば、Xの特定の値はそれぞれ、
メモIJ Mのうちのただ1つのメモリにしか存在しな
いけれども、Yおよび2の特定の値はそれぞれ、メモI
J Mの各々の中に認められる。
モリMnのそれぞれにYZデータ平面の1つずつが記憶
されるようにn個のメモリMt[置するので、XnはM
nK等しい。言い換えれば、Xの特定の値はそれぞれ、
メモIJ Mのうちのただ1つのメモリにしか存在しな
いけれども、Yおよび2の特定の値はそれぞれ、メモI
J Mの各々の中に認められる。
例示の目的で、メモリMOとメモリM1 とメモリM2
とに格納される3X3X3データキユーブを第6八図な
いし第6C図に示す。既に述べたように各メモリは名義
上はYZ平面をカしており、それゆえMn=Xnである
。従って、メモリMOとメモリM1 とメモリM2とは
それぞれ、Xの値の0と1と2とに対応する。いずれか
1つのメモリMに於いて、メモリエレメントの各々を定
義するにはY及びZの値のみを必要とする。
とに格納される3X3X3データキユーブを第6八図な
いし第6C図に示す。既に述べたように各メモリは名義
上はYZ平面をカしており、それゆえMn=Xnである
。従って、メモリMOとメモリM1 とメモリM2とは
それぞれ、Xの値の0と1と2とに対応する。いずれか
1つのメモリMに於いて、メモリエレメントの各々を定
義するにはY及びZの値のみを必要とする。
YおよびZが一定値である場合に於ける、X軸方向に隣
シ合って並んでいるデータエレメントヘのアクセスは、
1メモリサイクル内に実行され得る。このことは、メモ
リ1つにつきただ1つのメモリエレメントのみが各メモ
リサイクル毎にアクセスされ得ることを想起すれば理解
出来よう。例え゛ばYと2とがそれぞれ一定値Y2、Z
2を有しているならば、隣υ合って並んでいるXエレメ
ントの全て(XON xIおよびX2 )が、メモリ
M0とメモIJMI とメモリM2とからそれぞれ1つ
ずつ、1メモリサイクルにて同時にアクセスされ得る。
シ合って並んでいるデータエレメントヘのアクセスは、
1メモリサイクル内に実行され得る。このことは、メモ
リ1つにつきただ1つのメモリエレメントのみが各メモ
リサイクル毎にアクセスされ得ることを想起すれば理解
出来よう。例え゛ばYと2とがそれぞれ一定値Y2、Z
2を有しているならば、隣υ合って並んでいるXエレメ
ントの全て(XON xIおよびX2 )が、メモリ
M0とメモIJMI とメモリM2とからそれぞれ1つ
ずつ、1メモリサイクルにて同時にアクセスされ得る。
第6A図に示されているように、Y=2、z=2の値を
有し且つ隣り合うXの値を有している各エレメントは、
それぞれ異なるメモリ内に配置されておυ、メモリに於
けるそれらの位置には斜線が施されている。
有し且つ隣り合うXの値を有している各エレメントは、
それぞれ異なるメモリ内に配置されておυ、メモリに於
けるそれらの位置には斜線が施されている。
しかしながら、Y軸方向、又は2@方向、又はそれら双
方の方向(斜め方向)に並んでいるデータエレメントの
場合には、そのように好都合ではない。Xの値を1に固
定され且つ2の値をも1に固定されてY軸方向に並んで
いるエレメントは全て、単一のメモリ内に含まれている
。X=1、z=1の値を有し且つ隣シ合うYの値を有す
るエレメントは全てメモリMo内に位置しており、第6
B図に於けるそれらのメモリ位置には斜線が施されてい
る。従って、並んでいるそれらのデータエレメントを検
索するには、3メモリサイクルを必要とする。
方の方向(斜め方向)に並んでいるデータエレメントの
場合には、そのように好都合ではない。Xの値を1に固
定され且つ2の値をも1に固定されてY軸方向に並んで
いるエレメントは全て、単一のメモリ内に含まれている
。X=1、z=1の値を有し且つ隣シ合うYの値を有す
るエレメントは全てメモリMo内に位置しており、第6
B図に於けるそれらのメモリ位置には斜線が施されてい
る。従って、並んでいるそれらのデータエレメントを検
索するには、3メモリサイクルを必要とする。
同様に、x−0、Y−2の値を有し且つ隣シ合う2の値
ヲ有するエレメントは全てメモリMo内に位置しておシ
、それらをアクセスするには、やけ9個別の3メモリサ
イクルを必要とする。Z軸方向に並んだこれらのエレメ
ントが、第6C図に斜線を付して示されている。
ヲ有するエレメントは全てメモリMo内に位置しておシ
、それらをアクセスするには、やけ9個別の3メモリサ
イクルを必要とする。Z軸方向に並んだこれらのエレメ
ントが、第6C図に斜線を付して示されている。
本発明は、X軸方向またはY軸方同寸たは2@方向に並
んでいるn個のメモリエし・メントに対して1メモリサ
イクル以内にアクセスし得るメモリシステムを提供する
。こうしたことは、メモリへの書込み及びメモリからの
読出しをする際にメモリに対してデータエレメントを回
転させることにより達成される。結果的に、XまたはY
または2の特定のアドレスは個別のただ1つのメモIJ
Mの中にそれぞれ鞘められ、続き番号を有して隣シ合
っているデータエレメントが単一のメモリの中に含まれ
ることはない。
んでいるn個のメモリエし・メントに対して1メモリサ
イクル以内にアクセスし得るメモリシステムを提供する
。こうしたことは、メモリへの書込み及びメモリからの
読出しをする際にメモリに対してデータエレメントを回
転させることにより達成される。結果的に、XまたはY
または2の特定のアドレスは個別のただ1つのメモIJ
Mの中にそれぞれ鞘められ、続き番号を有して隣シ合
っているデータエレメントが単一のメモリの中に含まれ
ることはない。
n個のデータエレメントを書込むに際し、先ず、メモリ
に対してデータエレメントが循環的にシフトされ、すな
わち回転させられる。データブロック10に於いて、続
き番号を有して並んでいるn個のデータエレメントは次
のように表現される。
に対してデータエレメントが循環的にシフトされ、すな
わち回転させられる。データブロック10に於いて、続
き番号を有して並んでいるn個のデータエレメントは次
のように表現される。
D、、D、、D2 φ命・ Dn−21Dn−11回転
させた後、このリストは次のようになる。
させた後、このリストは次のようになる。
Dnl + DOr DI ” ” @n−3r O
n−2また、(n−1)回転させると次のようになる。
n−2また、(n−1)回転させると次のようになる。
DI + 02 + D3Φ口Dn、、 D。
回転させる数は、アクセスモード(X軸方向、Y軸方向
、Z軸方向)およびアドレス座標(Xアクセスに於いて
はY、Z;Yアクセスに於いてはX、Z;Zアクセスに
於いてはx、y)の関数である。
、Z軸方向)およびアドレス座標(Xアクセスに於いて
はY、Z;Yアクセスに於いてはX、Z;Zアクセスに
於いてはx、y)の関数である。
Xアクセスに於いては、
回転−((y+z )モジュロn〕右
Yアクセスに於いては、
回転= 〔(xIz )モジュロn〕右2アクセスに於
いては、 回転=[(X+Y)モジュロn〕右 とする。
いては、 回転=[(X+Y)モジュロn〕右 とする。
また、隣シ合っていたn個のエレメントをメモリから読
出す隙には、こnらのエレメントは再び回転させられて
、その最初の位置へと戻される。
出す隙には、こnらのエレメントは再び回転させられて
、その最初の位置へと戻される。
すなわち、Xアクセスに於いては、
回転= [(y+z )モジュロn]左Yアクセスに於
いては、 回転= C(X+Z )モジュロn〕左2アクセスに於
いては、 回転=[(X十Y)モジュロn〕右 である。
いては、 回転= C(X+Z )モジュロn〕左2アクセスに於
いては、 回転=[(X十Y)モジュロn〕右 である。
説明を具体的なものとする目的で、書込み動作に際して
は右に回転させるものと仮定する。従って、読出し動作
に於いては左に回転させる。しかしながらこの回転方向
は、アドレスの式に適切な修正を加えることにより、本
発明の範囲から離れることなく反転させ得ることが明白
である。
は右に回転させるものと仮定する。従って、読出し動作
に於いては左に回転させる。しかしながらこの回転方向
は、アドレスの式に適切な修正を加えることにより、本
発明の範囲から離れることなく反転させ得ることが明白
である。
各メモリMに於けるアドレスの計算は、読出しと書込み
とに対して同様であり、且つ、アクセスモードとメモリ
位置とデータ座標との関数として与えられる。本発明の
意図が明確となるよう、メモリMは基準となるX軸方向
に配列されるものとする。従って、Mn=Xnとなる。
とに対して同様であり、且つ、アクセスモードとメモリ
位置とデータ座標との関数として与えられる。本発明の
意図が明確となるよう、メモリMは基準となるX軸方向
に配列されるものとする。従って、Mn=Xnとなる。
しかしながら、基準となる軸としてどの軸が選択されて
もよいことは明白であシ、そのことによって本発明の範
囲から離脱するものではない。
もよいことは明白であシ、そのことによって本発明の範
囲から離脱するものではない。
アドレス(八4)の計算は以下による。
Xアクセスに於いては、
AM =Y + (Z) (n)
Yアクセスに於いては、
AM= CM+(n X)+(n Z))モジュ
ロn+Gり(n)2アクセスに於いては、 AM=Y+ (CM+(n−X)+(n−Y)〕モジュ
ロn ) (n)上述の各式に於いては第2項がn倍さ
れているけれども、第1項と第2項とのい−ずれ、がn
倍されてもよいことは明らかである。
ロn+Gり(n)2アクセスに於いては、 AM=Y+ (CM+(n−X)+(n−Y)〕モジュ
ロn ) (n)上述の各式に於いては第2項がn倍さ
れているけれども、第1項と第2項とのい−ずれ、がn
倍されてもよいことは明らかである。
第6A図ないし第6C図に示されているメモリアレイは
、その隣り合っているエレメントがX軸方向とY軸方向
とZl111方向とのうちのいずれの方向に向けて並ん
でいようとも、本発明を使用すれば、それらのエレメン
トの全てに同時にアクセスし得るように再構成すること
が出来る。この実施例に於いてはメモリはプレイとして
図示されているけれどもメモリを線形とみなすことも可
能であシ、メモリ配列は上方左手器の位置0にて始ま9
、上方右手の隅を位置2とし、下方右手内の位置8にて
終わるものとみなすことも出来る。Yと2との値は一定
であってXの値が異なる場合に於けるメモリのアドレス
位置は、上記に概説した式を用いて計算され得る。たと
えば、Y=1、z=2の場合のメモリの回転は、(Y+
z)モジュロn右、すなわち(1+2)モジュロ3右に
より与えられ、それは、0回転布に等しい。したがって
、Y=1、Z=2の場合のXOとXl とXZとは、そ
れぞれメモリ0とメモリ1とメモリ2とに含まれる。各
メモリ内に於けるXの位置は、Y + (Z) (n)
、すなわち1+2(3)、すなわち位置7により与えら
れる。3X3X3アレイ全体の計算結果を次の表に示す
。
、その隣り合っているエレメントがX軸方向とY軸方向
とZl111方向とのうちのいずれの方向に向けて並ん
でいようとも、本発明を使用すれば、それらのエレメン
トの全てに同時にアクセスし得るように再構成すること
が出来る。この実施例に於いてはメモリはプレイとして
図示されているけれどもメモリを線形とみなすことも可
能であシ、メモリ配列は上方左手器の位置0にて始ま9
、上方右手の隅を位置2とし、下方右手内の位置8にて
終わるものとみなすことも出来る。Yと2との値は一定
であってXの値が異なる場合に於けるメモリのアドレス
位置は、上記に概説した式を用いて計算され得る。たと
えば、Y=1、z=2の場合のメモリの回転は、(Y+
z)モジュロn右、すなわち(1+2)モジュロ3右に
より与えられ、それは、0回転布に等しい。したがって
、Y=1、Z=2の場合のXOとXl とXZとは、そ
れぞれメモリ0とメモリ1とメモリ2とに含まれる。各
メモリ内に於けるXの位置は、Y + (Z) (n)
、すなわち1+2(3)、すなわち位置7により与えら
れる。3X3X3アレイ全体の計算結果を次の表に示す
。
YOZOO120
YOZ11203
YOZ22 0 1 6YIZ
O1201 YIZ12014 YIZ20127 Y2ZO2012 Y2Z10125 Y2Z21208 上記の表を使用したメモリ割当てが、第7A図ないし第
7C図に示されている。この配列に於いては、データブ
ロックに於いてX軸方向またはY軸方向またはX軸方向
に隣シ合って並んでいるエレメントの全てが同時にアク
セスされ得る。第7A図ないし第7C図はそれぞれ、第
6A図ないし第6C図に図示されている配置例と対比さ
れるべきものである。第7A図に斜線を付して示されて
いるメモリ位置は、Y=2であり且つZ=2である場合
の、隣シ合って並んでいるXエレメントの位置を示して
いる。図から明らかなように、Xの値の全てが、別々の
メモリMの中に1つずつ存在する。
O1201 YIZ12014 YIZ20127 Y2ZO2012 Y2Z10125 Y2Z21208 上記の表を使用したメモリ割当てが、第7A図ないし第
7C図に示されている。この配列に於いては、データブ
ロックに於いてX軸方向またはY軸方向またはX軸方向
に隣シ合って並んでいるエレメントの全てが同時にアク
セスされ得る。第7A図ないし第7C図はそれぞれ、第
6A図ないし第6C図に図示されている配置例と対比さ
れるべきものである。第7A図に斜線を付して示されて
いるメモリ位置は、Y=2であり且つZ=2である場合
の、隣シ合って並んでいるXエレメントの位置を示して
いる。図から明らかなように、Xの値の全てが、別々の
メモリMの中に1つずつ存在する。
第7B図は、X=1であり且つZ=1である場合のメモ
リ位置に斜線を付して示している。連続的なYの値Yo
−Y2の全てが、別々のメモリMの中にある。一方、第
6B図に眼を転じてみれば、同様なYの値が全て、1つ
の同じメモリM!の中に位置している。同様に、第7C
図の斜縁部分は、X=Oであシ且つY=2でちる場合の
、連続的な2の値を有するデータエレメントのメモリ位
置を示している。この場合にも、連続的な2の値の全て
が別々のメモIJ Mの中に存在する。
リ位置に斜線を付して示している。連続的なYの値Yo
−Y2の全てが、別々のメモリMの中にある。一方、第
6B図に眼を転じてみれば、同様なYの値が全て、1つ
の同じメモリM!の中に位置している。同様に、第7C
図の斜縁部分は、X=Oであシ且つY=2でちる場合の
、連続的な2の値を有するデータエレメントのメモリ位
置を示している。この場合にも、連続的な2の値の全て
が別々のメモIJ Mの中に存在する。
メモリを付加することによ5、xy力方向たはYZ方向
またはXZ力方向平面全体のデータが同時にアクセスさ
れ得る。第3図には、メモリMの1つのnxnアレイが
示されている。本発明のとの提示実施例に於いてはこれ
らn2 素子のメモリはXYを基準とするアレイである
とみなされ、ここに、JはX位置に等しくKはY位置に
等しいものとみなされる。このような構成は、XY力方
向たはYz方方向マヒXZ力方向並んズいる正方形アレ
イのnXnエレメントへの同時アクセスを可能にする。
またはXZ力方向平面全体のデータが同時にアクセスさ
れ得る。第3図には、メモリMの1つのnxnアレイが
示されている。本発明のとの提示実施例に於いてはこれ
らn2 素子のメモリはXYを基準とするアレイである
とみなされ、ここに、JはX位置に等しくKはY位置に
等しいものとみなされる。このような構成は、XY力方
向たはYz方方向マヒXZ力方向並んズいる正方形アレ
イのnXnエレメントへの同時アクセスを可能にする。
直線的に並んでいるエレメントへのアクセスと同様に、
データエレメントは、メモリアレイへ書込まれるとき及
び読出されるときに回転させられねばならない。各列お
よび各行(JおよびK)を回転させる回数は、アクセス
モード(XYアクセス、xzアクセス、Yzアクセス)
ト、メモリ位置すなわちZ座標との関数である。この例
に於いては、循環的シフトすなわち回転は2段階の処理
となる。すなわち、列Jと行にとの双方が回転させられ
ねばならない。本発明のこの提示実施例に於いては、書
込み動作に際しては、各列Jを下方へと回転させ且つ各
行Kを右方向へ回転させるものと規定している。読出し
動作に際しては、列Jを上方へ回転させ且つ行Kを左へ
回転させる。しかしながら、これらの回転方向は固定的
なものではなく、上述の式に適切な変更を加えることに
よυ反転されてもよいものであυ、その場合にも本発明
の範囲を離れるものではない。
データエレメントは、メモリアレイへ書込まれるとき及
び読出されるときに回転させられねばならない。各列お
よび各行(JおよびK)を回転させる回数は、アクセス
モード(XYアクセス、xzアクセス、Yzアクセス)
ト、メモリ位置すなわちZ座標との関数である。この例
に於いては、循環的シフトすなわち回転は2段階の処理
となる。すなわち、列Jと行にとの双方が回転させられ
ねばならない。本発明のこの提示実施例に於いては、書
込み動作に際しては、各列Jを下方へと回転させ且つ各
行Kを右方向へ回転させるものと規定している。読出し
動作に際しては、列Jを上方へ回転させ且つ行Kを左へ
回転させる。しかしながら、これらの回転方向は固定的
なものではなく、上述の式に適切な変更を加えることに
よυ反転されてもよいものであυ、その場合にも本発明
の範囲を離れるものではない。
循環的シフトすなわち回転は、以下による。
XYアクセスに於いては、
行の回転 k=Z 右
列の回転 j=Z 下
とし、XZアクセスに於いては、
・行の回転 k=k 右
列の回転 j=Z 下
とし、YZアクセスに於いては、
行の回転 k=Z 右
列の回転 j=j 下
とする。
各メモリに於けるアドレス(A、、K)を求めるため、
アクセスモードと、座標と、メモリの基準XY位置(J
、K)とに基ずく式が計算される。
アクセスモードと、座標と、メモリの基準XY位置(J
、K)とに基ずく式が計算される。
もしも望むならばメモリは、xzを基準として、又はY
Zを基準として配置されてもよい。
Zを基準として配置されてもよい。
xyアクセスに於いては、
A、、、=Z
XZアクセスに於いては、
AJ x = [K+ (n−Y)]モジュロnYZア
クセスに於いては、 As x = (J+(n−X)]モジュロnにより求
められる。
クセスに於いては、 As x = (J+(n−X)]モジュロnにより求
められる。
第4図のブロック図は、メモリの正方形アレイのための
本発明の提示実施例の構成を示す。n×nXnアレイを
構成しているデータ1Tが、クロスバー15へ供給され
る。隣接している平面へアクセスすべく、データ17は
平面の情報に対応しておυ、マた、クロスバー15.1
6はバレルシフタを2段組み合わせた構成となっている
。
本発明の提示実施例の構成を示す。n×nXnアレイを
構成しているデータ1Tが、クロスバー15へ供給され
る。隣接している平面へアクセスすべく、データ17は
平面の情報に対応しておυ、マた、クロスバー15.1
6はバレルシフタを2段組み合わせた構成となっている
。
ライン23に現れるクロスバー15の出力は、メモリ1
4へと与えられる。メモリからデータを読出す際には、
メモリの出力がクロスパー16ベ与えられる。クロスバ
ー16の出力は、希望するデータに該当する。制御ロジ
ック19は、クロスバ−15,16およびメモリ14に
対してアクセスモードとアドレス情報とを与えるために
使用される。制御ロジックは、クロスバー15へのライ
ン22と、メモリ14へのライン24と、クロスバー1
6へのライン25とに接続されている。
4へと与えられる。メモリからデータを読出す際には、
メモリの出力がクロスパー16ベ与えられる。クロスバ
ー16の出力は、希望するデータに該当する。制御ロジ
ック19は、クロスバ−15,16およびメモリ14に
対してアクセスモードとアドレス情報とを与えるために
使用される。制御ロジックは、クロスバー15へのライ
ン22と、メモリ14へのライン24と、クロスバー1
6へのライン25とに接続されている。
この実施例に於いては、xY千画面内たはYZ平面内ま
たはXzz面内に隣接して並んでいる1平面分のエレメ
ントにアクセスし得るよう、n2個のメモリがクロスバ
ー15.16に接続されている。
たはXzz面内に隣接して並んでいる1平面分のエレメ
ントにアクセスし得るよう、n2個のメモリがクロスバ
ー15.16に接続されている。
第8図のブロック図は、メモリの直線的プレイのための
本発明の提示実施例の構成を示す。データ17 (D
o #Dn−4)は、nビットeバレルシフタ26によ
り回転させられる。回転させられたデータは、ライン2
3へ出力されてメモリアレイ28へと与えられる。この
システムのメモリアレイへアクセスするに際しては、デ
ータ30がnビット・バレルシフタ2Tにより「戻し回
転」されて、データ出力18となる。クロスバー26.
27に於けるデータの回転は、アクセスモード21とX
、Y、Zの各座標20との関数として、制御ロジック1
9によ多制御される。上述した式により定義されるデー
タ回転は、制御ロジック19がらライン22へdカされ
る信号によジ制御される。
本発明の提示実施例の構成を示す。データ17 (D
o #Dn−4)は、nビットeバレルシフタ26によ
り回転させられる。回転させられたデータは、ライン2
3へ出力されてメモリアレイ28へと与えられる。この
システムのメモリアレイへアクセスするに際しては、デ
ータ30がnビット・バレルシフタ2Tにより「戻し回
転」されて、データ出力18となる。クロスバー26.
27に於けるデータの回転は、アクセスモード21とX
、Y、Zの各座標20との関数として、制御ロジック1
9によ多制御される。上述した式により定義されるデー
タ回転は、制御ロジック19がらライン22へdカされ
る信号によジ制御される。
メモリに於けるアドレスも、ライン29(i−経てメモ
リアレイ28へと接続されるそれらの式により算出され
る。データの読出しに際しては、回転指令がライン25
を経てクロスバー21へと与えられる。
リアレイ28へと接続されるそれらの式により算出され
る。データの読出しに際しては、回転指令がライン25
を経てクロスバー21へと与えられる。
本発明のクロスバ−け、バレルシフタからなる。
バレルシフタは、n個の入力とn個迄の出力とを有する
組合せ論理素子である。バレルシフタにはパラレル・デ
ータが入力され、制御信号に従って回転させられる。例
えば、1回だけ回転させれば、位置n−1のデータは位
置Oへと移動させられ、他のデータもみな1つ分だけ上
へ位置を移動させられる(0から1へ、1から2へ、・
・・ n−2からn−1へ)。バレルシフタの出力は、
このように「回転させられた」データである。本発明に
於いては、アクセスモードとX、Y、Zの各座標とによ
り左右される所要回転量を、制御ロジック19が決定す
る。第6A図〜第6C図、及び第7A図〜第7C図に示
されている3×3×37レイに於いては、有り得る回転
は0又は1又は2である。メモリからデータが読出され
る際の有り得る回転は同様にO又は1又は2であシ、出
力側しくレルシフタは、出力が元の様式に戻るようにデ
ータを回転させる。
組合せ論理素子である。バレルシフタにはパラレル・デ
ータが入力され、制御信号に従って回転させられる。例
えば、1回だけ回転させれば、位置n−1のデータは位
置Oへと移動させられ、他のデータもみな1つ分だけ上
へ位置を移動させられる(0から1へ、1から2へ、・
・・ n−2からn−1へ)。バレルシフタの出力は、
このように「回転させられた」データである。本発明に
於いては、アクセスモードとX、Y、Zの各座標とによ
り左右される所要回転量を、制御ロジック19が決定す
る。第6A図〜第6C図、及び第7A図〜第7C図に示
されている3×3×37レイに於いては、有り得る回転
は0又は1又は2である。メモリからデータが読出され
る際の有り得る回転は同様にO又は1又は2であシ、出
力側しくレルシフタは、出力が元の様式に戻るようにデ
ータを回転させる。
提示した実施例に於いてはバレルシフタが使用されたが
、本発明の範囲から離れることなく、他の適切なデータ
回転手段が使用されてよい。
、本発明の範囲から離れることなく、他の適切なデータ
回転手段が使用されてよい。
以上、3次元データアレイの記憶とアクセスとに関する
、改善された方法および装置について説明した。
、改善された方法および装置について説明した。
第1図はエレメントのnXnXn立方体を示すフロック
図、第2図はn素子のメモリのブロック図、第3図はメ
モリの正方形アレイを示すブロック図、第4図はメモリ
の正方形アレイのための、本発明のメモリ方式の提示実
施例を示すブロック図、第5図は従来技術によるメモリ
構成を示すブロック図、第6A図ないし第6C図は、3
X3X3データアレイへの従来技術による格納方法を示
すブロック図、第7八図ないし第7C図は、3X3X3
データアレイへの本発明による格納方法を示すブロック
図、第8図はメモリの紐形アレイのための本発明の提示
実施例を示すブロック図である。 10・・・・データの立方体アレイ、11・・・・n5
R子のメモリ、13・・・・メモリの正方形アレイ、1
4・・・・メモリ、15.16・・・・クロスバー 1
7.30・・・・f−p、18・・・・り、ロスバーの
出力、19・・・・制御ロジック、20争・Φ・x、y
、z座標、21・・・・アクセスモード、22 、23
、24 。 25.29・・・・ライン、26.27・・・・nビッ
ト・バレルシフタ、28・・−・メモリアレイ。
図、第2図はn素子のメモリのブロック図、第3図はメ
モリの正方形アレイを示すブロック図、第4図はメモリ
の正方形アレイのための、本発明のメモリ方式の提示実
施例を示すブロック図、第5図は従来技術によるメモリ
構成を示すブロック図、第6A図ないし第6C図は、3
X3X3データアレイへの従来技術による格納方法を示
すブロック図、第7八図ないし第7C図は、3X3X3
データアレイへの本発明による格納方法を示すブロック
図、第8図はメモリの紐形アレイのための本発明の提示
実施例を示すブロック図である。 10・・・・データの立方体アレイ、11・・・・n5
R子のメモリ、13・・・・メモリの正方形アレイ、1
4・・・・メモリ、15.16・・・・クロスバー 1
7.30・・・・f−p、18・・・・り、ロスバーの
出力、19・・・・制御ロジック、20争・Φ・x、y
、z座標、21・・・・アクセスモード、22 、23
、24 。 25.29・・・・ライン、26.27・・・・nビッ
ト・バレルシフタ、28・・−・メモリアレイ。
Claims (2)
- (1)XYZ座標系により定義され得るデータエレメン
トのn×n×nアレイに該当するデータのブロックを記
憶させ且つ操作を加えるための方法にして: 前記XYZ座標系に於ける位置に対応する前記データア
レイのエレメントに、アドレスを割当てる工程と; 各メモリ内にn^2個の前記データエレメントを記憶さ
せるようにして、n個の前記メモリに前記データエレメ
ントを記憶させる工程と; X、Y、Zの個々のアドレス値がそれぞれ前記メモリの
うちのただ1個のみの中に認められ、それにより、X、
Y、Zのうちの1つの方向に配列されているn個のデー
タエレメントが同時にアクセスされ得るよう、前記メモ
リにデータを書込む際に前記データエレメントを第1の
方向に回転させる工程と; 前記メモリからデータを読出す際に、前記第1の方向と
は逆向きの第2の方向に前記データエレメントを回転さ
せる工程と; を含むことを特徴とするデータのブロックを記憶させ且
つ操作を加えるための方法。 - (2)XYZ座標系により定義され得るデータエレメン
トのn×n×nアレイに該当するデータのブロックを記
憶させ且つ操作を加えるための方法にして: 前記XYZ座標系に於ける位置に対応する前記データア
レイの各エレメントに、アドレスを割当てる工程と; 各メモリ内にn個の前記データエレメントを記憶させる
ようにして、n^2個の前記メモリに前記データエレメ
ントを記憶させる工程と; X、Y、Zの個々のアドレス値がそれぞれ前記メモリの
うちのただ1個のみの中に認められ、それにより、XY
平面、YZ平面、XZ平面のうちの1つの平面内に並ん
でいるn^2個のデータエレメントが同時にアクセスさ
れ得るよう、前記メモリにデータを書込む際に前記デー
タエレメントを第1の方向および第2の方向に回転させ
る工程と;前記メモリからデータを読出す際に、前記第
1の方向とは逆向きの第3の方向、ならびに前記第2の
方向とは逆向きの第4の方向に、前記データエレメント
を回転させる工程と; を含むことを特徴とするデータのブロックを記憶させ且
つ操作を加えるための方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US25793688A | 1988-10-13 | 1988-10-13 | |
US257,936 | 1988-10-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02148237A true JPH02148237A (ja) | 1990-06-07 |
Family
ID=22978424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1265323A Pending JPH02148237A (ja) | 1988-10-13 | 1989-10-13 | データのブロツクを記憶させ且つ操作を加えるための方法 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0372185A3 (ja) |
JP (1) | JPH02148237A (ja) |
KR (1) | KR910008584A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH087715B2 (ja) * | 1990-11-15 | 1996-01-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | データ処理装置及びアクセス制御方法 |
US5831881A (en) * | 1994-12-02 | 1998-11-03 | Sican Gmbh | Method and circuit for forward/inverse discrete cosine transform (DCT/IDCT) |
DE4442957C2 (de) * | 1994-12-02 | 2002-06-06 | Sci Worx Gmbh | Verfahren zur Speicherung von digitalen Datenfeldern |
US5822751A (en) * | 1996-12-16 | 1998-10-13 | Microsoft Corporation | Efficient multidimensional data aggregation operator implementation |
GB2383145B (en) * | 2001-10-31 | 2005-09-07 | Alphamosaic Ltd | Data access in a processor |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4051551A (en) * | 1976-05-03 | 1977-09-27 | Burroughs Corporation | Multidimensional parallel access computer memory system |
WO1984000629A1 (en) * | 1982-07-21 | 1984-02-16 | Marconi Avionics | Multi-dimensional-access memory system |
-
1989
- 1989-09-28 EP EP19890118004 patent/EP0372185A3/en not_active Withdrawn
- 1989-10-13 KR KR1019890014698A patent/KR910008584A/ko not_active IP Right Cessation
- 1989-10-13 JP JP1265323A patent/JPH02148237A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP0372185A2 (en) | 1990-06-13 |
EP0372185A3 (en) | 1990-11-07 |
KR910008584A (ko) | 1991-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3995253A (en) | Method and apparatus for accessing horizontal sequences, vertical sequences, and rectangular subarrays from an array stored in a modified word organized random access memory system | |
US3996559A (en) | Method and apparatus for accessing horizontal sequences, vertical sequences and regularly spaced rectangular subarrays from an array stored in a modified word organized random access memory system | |
JPH03290765A (ja) | ビットマップ・イメージの90度回転方法 | |
JPH06180685A (ja) | マルチバンクフレームバッファランダムアクセスポートへ書込み、およびそれから読出すための装置および画素をマルチバンクフレームバッファへ書込む速度を向上させる方法 | |
JPH01134495A (ja) | 画像データ回転処理装置及びその方法 | |
JPS61103189A (ja) | デ−タ転送方法 | |
JPS62190541A (ja) | コンピユ−タ化したデ−タ処理装置においてメモリ内でデジタルデ−タを桁送りする装置 | |
JPH02148237A (ja) | データのブロツクを記憶させ且つ操作を加えるための方法 | |
JP3124852B2 (ja) | データ移動回路及びアドレス配列 | |
JPS62988A (ja) | 画像デ−タの表示方法 | |
JPS62205452A (ja) | 記憶制御方式 | |
JPS6037930B2 (ja) | 情報記憶装置 | |
JP2855899B2 (ja) | 機能メモリ | |
JP2824976B2 (ja) | 2次元配列データ回転装置 | |
JP2633251B2 (ja) | 画像メモリ素子 | |
JP2728663B2 (ja) | 画像処理装置 | |
JPH061449B2 (ja) | 画像編集用イメ−ジメモリ | |
JPS59178669A (ja) | 3次元メモリモジユ−ルを備える記憶装置 | |
JPS60198655A (ja) | 画像記憶装置 | |
JPS6059622B2 (ja) | 画像メモリのデ−タ交換装置 | |
JPS63201784A (ja) | 画像処理装置 | |
JPS58201165A (ja) | デジタルデ−タ並べ換え回路 | |
JPH06105450B2 (ja) | データ処理装置 | |
JPS62133575A (ja) | メモリ装置 | |
JPH0234396B2 (ja) |