JPS59178669A - ３次元メモリモジユ−ルを備える記憶装置 - Google Patents
３次元メモリモジユ−ルを備える記憶装置Info
- Publication number
- JPS59178669A JPS59178669A JP5312183A JP5312183A JPS59178669A JP S59178669 A JPS59178669 A JP S59178669A JP 5312183 A JP5312183 A JP 5312183A JP 5312183 A JP5312183 A JP 5312183A JP S59178669 A JPS59178669 A JP S59178669A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- write data
- dimensional
- memory
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、２次元メモリを複数個重ねて３次元構成にし
たメモリモジュールに関する。
たメモリモジュールに関する。
従来技術と問題点
横方向アドレスＸと縦方向アドレスＹでメモリセルを選
択される２次元メモリを７枚重ねると第１図に概念的に
示す３次元メモリモジュールが得られる。このメモリモ
ジュールレはＸ方向またはＺ方向のメモリセルに対して
同時に書込み読取りを行なうことはできる。例えば深さ
方向アドレスＺはメモリプレーンの選択信号（チップセ
レクト信号と同種のもの）とし、常に選択状態にしてお
けばメモリプレーンのＸ、Ｙ軸の１点（Ｘｉ、Ｙｊ）を
選択すると、それに対しＺ方向に連なる全メモリセルが
選択される、つまりＺ方向同時選択がなされる。また同
じＸアドレスでＸ方向の８個のメモリセルが同時選択さ
れるようにすることができる。第１図のＸ方向の角棒１
０はこのＸ方向にＢビット同時に書込まれるメモリセル
ブロックを示し、１２はＺ方向に同時に書込まれるメモ
リセル群を示す。１４はＹ方向に並ぶメモリセル群を示
し、同様な手法で同時選択することは可能であるが、Ｘ
方向メモリセル群１０を同時選択するようにしたらＹ方
向メモリセル群１４は個々に選択、例えばこのセル群］
４が８個のセルからなるなら８個のアクセスを行なわざ
るを得ない。なお、こ＼でＸ、Ｙ、Ｚいずれかの方向の
書込みを１次元モード、ＸＹ、ＹＺまたはＺＸ面での書
込み２次元モード、ＸＹＺ立体での書込みを３次元モー
ドとする。
択される２次元メモリを７枚重ねると第１図に概念的に
示す３次元メモリモジュールが得られる。このメモリモ
ジュールレはＸ方向またはＺ方向のメモリセルに対して
同時に書込み読取りを行なうことはできる。例えば深さ
方向アドレスＺはメモリプレーンの選択信号（チップセ
レクト信号と同種のもの）とし、常に選択状態にしてお
けばメモリプレーンのＸ、Ｙ軸の１点（Ｘｉ、Ｙｊ）を
選択すると、それに対しＺ方向に連なる全メモリセルが
選択される、つまりＺ方向同時選択がなされる。また同
じＸアドレスでＸ方向の８個のメモリセルが同時選択さ
れるようにすることができる。第１図のＸ方向の角棒１
０はこのＸ方向にＢビット同時に書込まれるメモリセル
ブロックを示し、１２はＺ方向に同時に書込まれるメモ
リセル群を示す。１４はＹ方向に並ぶメモリセル群を示
し、同様な手法で同時選択することは可能であるが、Ｘ
方向メモリセル群１０を同時選択するようにしたらＹ方
向メモリセル群１４は個々に選択、例えばこのセル群］
４が８個のセルからなるなら８個のアクセスを行なわざ
るを得ない。なお、こ＼でＸ、Ｙ、Ｚいずれかの方向の
書込みを１次元モード、ＸＹ、ＹＺまたはＺＸ面での書
込み２次元モード、ＸＹＺ立体での書込みを３次元モー
ドとする。
発明の目的
本発明は１次元／２次元／３次元のどのモードでも任意
の場所をアクセスできるメモリ装置を提供しようとする
ものである。
の場所をアクセスできるメモリ装置を提供しようとする
ものである。
発明の構成
本発明は２次元メモリの複数個からなる３次元メモリモ
ジュールを備える記憶装置において、複数１１１ｉ１（
Ｎ）ビットの書込みデータを入力され、シフトクロック
が加えられるときそれらを１ビ・ノドずつ順にシフトす
るシフトレジスタと、該シフトレジスタからの書込みデ
ータを入力され、該書込みデータを共通に各２次元メモ
リへ供給し、または該書込みデータの第０．第１．第２
．・・・・・・ビ・ントをそれぞれＮ個に増殖してそれ
らを第０．第１゜第２．・・・・・・２次元メモリへ供
給するマルチプレクサとを備えることを特徴とするが、
次に実施例を参照しながらこれを説明する。
ジュールを備える記憶装置において、複数１１１ｉ１（
Ｎ）ビットの書込みデータを入力され、シフトクロック
が加えられるときそれらを１ビ・ノドずつ順にシフトす
るシフトレジスタと、該シフトレジスタからの書込みデ
ータを入力され、該書込みデータを共通に各２次元メモ
リへ供給し、または該書込みデータの第０．第１．第２
．・・・・・・ビ・ントをそれぞれＮ個に増殖してそれ
らを第０．第１゜第２．・・・・・・２次元メモリへ供
給するマルチプレクサとを備えることを特徴とするが、
次に実施例を参照しながらこれを説明する。
発明の実施例
第２図は本発明の実施例を余し、２０は第１図に示した
メモリモジュールで、本例ではＸ、Ｙ方向共に１０２４
ｔ［ｌｉｌのメモリセルを持つメモリプレーン８枚から
なる。２２ば書込みデータＷＤを入力されるシフトレジ
スタ、２４はバ・ノファ、２６はマルチプレクサである
。書込みデータＷＤは本例では８ビツトであり、同時書
込みされる単位をなす。これをメモリ２０のＸ方向へ書
込む場合マルチプレクサ２６は第３図（ａ）に示すよう
に、書込みデータＷＤの第Ｏ〜第７ビ・ソトをメモリモ
ジュール２０の８枚の各メモリプレーンＭＰＯ〜ＭＰ’
１へ共通に出力する。つまりマルチプレクサ２６は８−
８Ｘ８＝６４なるエキスパンダとして機能する。Ｚアド
レス信号により８枚のメモリプレーンＭＰはすべて選択
されているとすると、該メモリプレーンは第３図（ｂｌ
に示す如く書込まれる。Ｚアドレス信号によって選択さ
れるメモリプレーンはＭＰＯ〜ＭＰ２の３枚のみとすれ
ば、書込まれるのは第３図（ｂｌに示すようにＭＰＯ−
ＭＰ２の３枚で、残りの４枚ＭＰ３〜ＭＰ７は書込まれ
ない。
メモリモジュールで、本例ではＸ、Ｙ方向共に１０２４
ｔ［ｌｉｌのメモリセルを持つメモリプレーン８枚から
なる。２２ば書込みデータＷＤを入力されるシフトレジ
スタ、２４はバ・ノファ、２６はマルチプレクサである
。書込みデータＷＤは本例では８ビツトであり、同時書
込みされる単位をなす。これをメモリ２０のＸ方向へ書
込む場合マルチプレクサ２６は第３図（ａ）に示すよう
に、書込みデータＷＤの第Ｏ〜第７ビ・ソトをメモリモ
ジュール２０の８枚の各メモリプレーンＭＰＯ〜ＭＰ’
１へ共通に出力する。つまりマルチプレクサ２６は８−
８Ｘ８＝６４なるエキスパンダとして機能する。Ｚアド
レス信号により８枚のメモリプレーンＭＰはすべて選択
されているとすると、該メモリプレーンは第３図（ｂｌ
に示す如く書込まれる。Ｚアドレス信号によって選択さ
れるメモリプレーンはＭＰＯ〜ＭＰ２の３枚のみとすれ
ば、書込まれるのは第３図（ｂｌに示すようにＭＰＯ−
ＭＰ２の３枚で、残りの４枚ＭＰ３〜ＭＰ７は書込まれ
ない。
画面をＲ，Ｇ、Ｂの３色で表わす場合はか＼る選択が行
なわれる。
なわれる。
なお第３図（ｂｌでは各メモリプレーンに同じデータが
書込まれるような感じを与えるが、メモリプレーンの逐
次選択を行なえばそのようなことはなく、同じ０．１．
２．・・・・・・つまり第Ｏ１第１．第２、・・・・・
・ビットでもその内容（データ）は異なる。
書込まれるような感じを与えるが、メモリプレーンの逐
次選択を行なえばそのようなことはなく、同じ０．１．
２．・・・・・・つまり第Ｏ１第１．第２、・・・・・
・ビットでもその内容（データ）は異なる。
メモリプレーンの選択を行なう場合は図示しなかったが
Ｚアドレス信号をメモリ２０へ導入する。
Ｚアドレス信号をメモリ２０へ導入する。
メモリプレーンが８枚ならアドレス信号のピッ１−敗は
３でよく、これをデコードして任意の１枚を選択できる
。同時に複数枚を選択する場合はビット数がもう少し必
要になるが、使用メモリプレーンの組合せの種類はそれ
程多くはなく、それに合せてビット数を選択し、デコー
ド回路を決定するとよい。
３でよく、これをデコードして任意の１枚を選択できる
。同時に複数枚を選択する場合はビット数がもう少し必
要になるが、使用メモリプレーンの組合せの種類はそれ
程多くはなく、それに合せてビット数を選択し、デコー
ド回路を決定するとよい。
書込みデータＷＤをＺ方向へ書込む場合マルチプレクサ
２６は第４図に示すように切換を行なう３すなわち書込
みデータの第０ビ・ノドを８個の０にしてこれらを全て
第０メそりプレーンＭＰＯへ送り、書込みデータの第１
ビツトを８個の１にしてこれらを全て第１メモリプレー
ンＭＰＩへ送り、以下同様にする。このようにすれば各
メモリプレーンに対する書込みは第４図（ｂ）に示す如
くなり、書込みはＸ方向となる。Ｘ方向８ビ・ノド同時
選択を止めてこれは１ビツトずつ歩進するようにすれば
、書込みデータがＸ方向へは８ビ・ノド並び、Ｘ方向へ
は１ビツトしか並ばないようにできる。
２６は第４図に示すように切換を行なう３すなわち書込
みデータの第０ビ・ノドを８個の０にしてこれらを全て
第０メそりプレーンＭＰＯへ送り、書込みデータの第１
ビツトを８個の１にしてこれらを全て第１メモリプレー
ンＭＰＩへ送り、以下同様にする。このようにすれば各
メモリプレーンに対する書込みは第４図（ｂ）に示す如
くなり、書込みはＸ方向となる。Ｘ方向８ビ・ノド同時
選択を止めてこれは１ビツトずつ歩進するようにすれば
、書込みデータがＸ方向へは８ビ・ノド並び、Ｘ方向へ
は１ビツトしか並ばないようにできる。
第２図の２８はＸアドレスカウンタ、３０はＸアドレス
カウンタ、３２はこれらのアドレスカウンタの制御回路
である。これらによりＸアドレスを８ビツトステツプで
変えていくと第３図、第４図番（ｔ＋ｌに示す書込みが
Ｘ方向に進行してゆき、Ｙアドレスを＋１して行くとそ
れがＹ方向へ進行してゆく。
カウンタ、３２はこれらのアドレスカウンタの制御回路
である。これらによりＸアドレスを８ビツトステツプで
変えていくと第３図、第４図番（ｔ＋ｌに示す書込みが
Ｘ方向に進行してゆき、Ｙアドレスを＋１して行くとそ
れがＹ方向へ進行してゆく。
次に３４．．３６．３８は読取り側のマルチプレクサで
、ＭＰＸ３４はプレーン選択クＩ・用、ＭＰＸ３６はヒ
ツトセレクト用、ＭＰＸ３８は２次元／３次元切換用で
ある。メモリ２０からは６４ピツＩ・同時に読出され、
データバスは８ピッ１−であるのでＭＰＸ３４でプレー
ン選択して６４ビツトを８ヒツトすつ８回に分けて出力
する。ＭＰＸ３６も同様であるが、こ−ではビット選択
して即ち各メモリプレーンの第Ｏビット、第１ビツト、
第２ビツト、・・・・・・の順で選択して８ビツトずつ
にする。すなわちＭＰＸ３４はＸ方向書込みに対処する
もの、ＭＰＸ３６ばＺ方向書込みに対処するものであり
、これらの選択、切換はＭＰＸ３８が行な・う。
、ＭＰＸ３４はプレーン選択クＩ・用、ＭＰＸ３６はヒ
ツトセレクト用、ＭＰＸ３８は２次元／３次元切換用で
ある。メモリ２０からは６４ピツＩ・同時に読出され、
データバスは８ピッ１−であるのでＭＰＸ３４でプレー
ン選択して６４ビツトを８ヒツトすつ８回に分けて出力
する。ＭＰＸ３６も同様であるが、こ−ではビット選択
して即ち各メモリプレーンの第Ｏビット、第１ビツト、
第２ビツト、・・・・・・の順で選択して８ビツトずつ
にする。すなわちＭＰＸ３４はＸ方向書込みに対処する
もの、ＭＰＸ３６ばＺ方向書込みに対処するものであり
、これらの選択、切換はＭＰＸ３８が行な・う。
Ｙ方向への書込みを行なう場合はシフトレジスタ２２を
使用する。８ピツ）！込みデータＷＤをＹ方向へ書込む
にはＹアドレスを逐次＋１しながら８回の書込みを行な
うが、その度毎にシフトレジスタ２２で１ビツトシフト
すると該レジスタの内容は第５図の如くなり、この書込
みのＸアドレスは８回ともＸＯとずれば、Ｙ方向にＯ，
］、２゜・・・・・・と書込まれ、第１図のブロック１
４の如き書込みができる。メモリプレーンの選択ｔ）行
なえばＸ＝ＸＯにおけるＹＺ面での書込みができる。こ
のシフトレジスタ２２は前記のＸ方向書込みなどでは単
なるバッファとなり、シフトクロックが加えられると上
記のシフト動作を行なう。
使用する。８ピツ）！込みデータＷＤをＹ方向へ書込む
にはＹアドレスを逐次＋１しながら８回の書込みを行な
うが、その度毎にシフトレジスタ２２で１ビツトシフト
すると該レジスタの内容は第５図の如くなり、この書込
みのＸアドレスは８回ともＸＯとずれば、Ｙ方向にＯ，
］、２゜・・・・・・と書込まれ、第１図のブロック１
４の如き書込みができる。メモリプレーンの選択ｔ）行
なえばＸ＝ＸＯにおけるＹＺ面での書込みができる。こ
のシフトレジスタ２２は前記のＸ方向書込みなどでは単
なるバッファとなり、シフトクロックが加えられると上
記のシフト動作を行なう。
１ビツトずつ選択しなからＸ方向へ書込む作業はＹ、Ｚ
固定でＸをインクリメントしながら書込み、Ｘが終端へ
達すれば始端へ戻すと共にＹを＋１し、Ｘ、Ｙ面の終端
へ達すればその始端へ戻すと共にＺを＋１し、といった
［巣作でよく、アドレスｘ、ｙ、ｚの選択を適切にして
ｘｙ、ｙｚ、ｚＸ面での書込み、更にはＸＹＺ立体での
書込みも可能である。
固定でＸをインクリメントしながら書込み、Ｘが終端へ
達すれば始端へ戻すと共にＹを＋１し、Ｘ、Ｙ面の終端
へ達すればその始端へ戻すと共にＺを＋１し、といった
［巣作でよく、アドレスｘ、ｙ、ｚの選択を適切にして
ｘｙ、ｙｚ、ｚＸ面での書込み、更にはＸＹＺ立体での
書込みも可能である。
データをＸ方向へ書く代りにＹ方向へ書くという操作は
文字又は図形の９０°回転などに利用される。Ｚ方向は
前述のように画像の色相、濃淡情報であることが多い。
文字又は図形の９０°回転などに利用される。Ｚ方向は
前述のように画像の色相、濃淡情報であることが多い。
発明の詳細
な説明したように本発明によれば３次元メモリモジュー
ルに、ｘ、ｙ、Ｘ方向に自由に、必要に応じてそれらの
あるものは同時に書込むことができ、画像メモリなどに
適用して甚だ有効である。
ルに、ｘ、ｙ、Ｘ方向に自由に、必要に応じてそれらの
あるものは同時に書込むことができ、画像メモリなどに
適用して甚だ有効である。
第１図は本発明に対するメモリモジュールの説明図、第
２図は本発明の実施例を示すブロック図、第３図および
第４図はそのマルチプレクサの動作を説明する図、第５
図はシフ１−レジスタの動作を説明する図である。 図面で、ＭＰは２次元メモリ、２０は３次元メモリモジ
ュール、ＷＤは書込みデータ、２２はシフトレジスタ、
２６はマルチプレクサである。 出願人 富士通株式会社 代理人弁理士 青 柳 稔第５図 Ｘ○ （４）巨４５−−−下■■ 八２２ ／ ４０３−
２図は本発明の実施例を示すブロック図、第３図および
第４図はそのマルチプレクサの動作を説明する図、第５
図はシフ１−レジスタの動作を説明する図である。 図面で、ＭＰは２次元メモリ、２０は３次元メモリモジ
ュール、ＷＤは書込みデータ、２２はシフトレジスタ、
２６はマルチプレクサである。 出願人 富士通株式会社 代理人弁理士 青 柳 稔第５図 Ｘ○ （４）巨４５−−−下■■ 八２２ ／ ４０３−
Claims (1)
- 【特許請求の範囲】 ２次元メモリの複数個からなる３次元メモリモジュール
を備える記憶装置において、 複数（１ｆｆｌ（Ｎ）ビットの書込みデータを入力され
、シフトクロックが加えられるときそれらを１ヒツトず
つ順にシフトするシフトレジスタと、該シフトレジスタ
からの書込みデータを入力され、該書込みデータを共通
に各２次元メモリへ供給し、または該書込みデータの第
０．第１．第２゜・・・・・・ビットをそれぞれＮ（ｌ
ｌｉｌに増殖してそれらを第０、第１．第２．・・・・
・・２次元メモリへ供給するマルチプレクサとを備える
ことを特徴とする３次元メモリモジュールを備える記憶
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5312183A JPS59178669A (ja) | 1983-03-29 | 1983-03-29 | ３次元メモリモジユ−ルを備える記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5312183A JPS59178669A (ja) | 1983-03-29 | 1983-03-29 | ３次元メモリモジユ−ルを備える記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59178669A true JPS59178669A (ja) | 1984-10-09 |
| JPS6325435B2 JPS6325435B2 (ja) | 1988-05-25 |
Family
ID=12933965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5312183A Granted JPS59178669A (ja) | 1983-03-29 | 1983-03-29 | ３次元メモリモジユ−ルを備える記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59178669A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5175114A (en) * | 1989-01-13 | 1992-12-29 | Seiko Epson Corporation | Method for production of a bidirectional nonlinear resistor, active matrix liquid crystal panel using bidirectional nonlinear resistor |
| US5294560A (en) * | 1989-01-13 | 1994-03-15 | Seiko Epson Corporation | Bidirectional nonlinear resistor, active matrix liquid crystal panel using bidirectional nonlinear resistor, and method for production thereof |
| KR100465158B1 (ko) * | 2002-10-16 | 2005-01-13 | (주)씨앤에스 테크놀로지 | 메모리 맵 구성방법 및 그를 이용한 영상 스캐일링 다운회로 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53114617A (en) * | 1977-03-17 | 1978-10-06 | Toshiba Corp | Memory unit for picture processing |
-
1983
- 1983-03-29 JP JP5312183A patent/JPS59178669A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53114617A (en) * | 1977-03-17 | 1978-10-06 | Toshiba Corp | Memory unit for picture processing |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5175114A (en) * | 1989-01-13 | 1992-12-29 | Seiko Epson Corporation | Method for production of a bidirectional nonlinear resistor, active matrix liquid crystal panel using bidirectional nonlinear resistor |
| US5294560A (en) * | 1989-01-13 | 1994-03-15 | Seiko Epson Corporation | Bidirectional nonlinear resistor, active matrix liquid crystal panel using bidirectional nonlinear resistor, and method for production thereof |
| KR100465158B1 (ko) * | 2002-10-16 | 2005-01-13 | (주)씨앤에스 테크놀로지 | 메모리 맵 구성방법 및 그를 이용한 영상 스캐일링 다운회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6325435B2 (ja) | 1988-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5081700A (en) | Apparatus for high speed image rotation | |
| JPH077260B2 (ja) | 画像データ回転処理装置及びその方法 | |
| JPS62102497A (ja) | ランダム・アクセス・メモリ | |
| JPH0792790B2 (ja) | ベクトル並列計算機 | |
| KR910019049A (ko) | 반도체 집적회로 장치 및 그것을 사용한 디지탈 처리장치. | |
| JPS59178669A (ja) | ３次元メモリモジユ−ルを備える記憶装置 | |
| US6629215B2 (en) | Multiple port memory apparatus | |
| JPS6216294A (ja) | メモリ装置 | |
| JP2841456B2 (ja) | データ転送方法及びデータバッファ装置 | |
| CN101383184A (zh) | 半导体存储器件和数据存储方法 | |
| JPH02148237A (ja) | データのブロツクを記憶させ且つ操作を加えるための方法 | |
| JPH061449B2 (ja) | 画像編集用イメ−ジメモリ | |
| JPS6019258A (ja) | 記憶装置 | |
| JPS6050584A (ja) | メモリ装置 | |
| JP3099774B2 (ja) | 半導体集積回路 | |
| JPS6024987B2 (ja) | 画像処理用記憶装置 | |
| JP3126430B2 (ja) | パターン発生回路 | |
| JPS61156195A (ja) | イメ−ジデ−タ回転回路 | |
| JPS59223867A (ja) | 画像メモリおよびその書き込み方法 | |
| JPH0234396B2 (ja) | ||
| JPH0426137B2 (ja) | ||
| JP2590695B2 (ja) | 時分割スイッチ回路 | |
| JPH0668754B2 (ja) | 画像検索装置 | |
| JPS5860789A (ja) | パタン拡大方式 | |
| JPS63256991A (ja) | 編集記憶装置 |