JP2728663B2 - 画像処理装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は画像処理装置、特に画像データの高速な伸長
を行う画像処理装置に関するものである。 ［従来の技術］ 一般に高速に画像を処理する場合に、コンピユータに
よる処理としてはソフトウエアで行う方式がとられる
が、画像データが膨大になるにつれて高速化が必要とな
つてくる。高速化の手法としては２通りの方法があり、
１つはパイプライン方式と呼ばれる逐次処理型のハード
ウエアで行う方式、もう一つは複数個のプロセツサを置
く並列処理型と呼ばれるものである。前者は画像データ
の高速処理に伴つてクロツクの周波数が高くなり限界が
ある。一方後者は並列に置くプロセツサの数を増すこと
により、高速化をいくらでも高める事ができる。極端に
言えば、画像の数の分だけプロセツサを置く事により最
大のスピードを得る事が可能である事から、現在注目さ
れている技術の一つである。 ところで、この時に各画素間での通信処理が重要とな
り、相互通信を行いつつ処理を進めていく必要がある。
かかる並列処理方式に於ては、プロセツサを各画素の数
だけ持つ事は高解像データを取り扱う場合には不可能と
なる。例えば、A4を16画素/mm（pel）でよんだ画像を取
り扱う場合、画素数は約16M画素（pixels）となり、こ
れだけのプロセツサを同時に持つ事は不可能と言える。 ［発明が解決しようとする課題］ 本発明は、画像の圧縮を分割された領域単位で高速に
並列処理する画像処理装置を提供する。 ［課題を解決するための手段］ この課題を解決するために、本発明の画像処理装置
は、画像を所定サイズに分割された領域単位で圧縮する
画像処理装置であって、前記領域の画素数に対応する複
数のメモリ・エレメントから成り、画像データを格納す
る画像メモリ（実施例では、第21図の291に相当する）
と、前記領域の画素数に対応する複数のプロセッサ・エ
レメントから成り、前記複数のメモリ・エレメントから
並列に読み出された画像データを前記領域単位で圧縮す
べく、前記複数のプロセッサ・エレメント間で該プロセ
ッサ・エレメントにおいて演算された画像データを転送
し、転送された画像データを演算処理するプロセッサ
（実施例では、第21図292、画像データの転送は第22図
及び第23図、第47頁第４行〜第49頁第３行に相当する）
とを備えることを特徴とする。 ［実施例］ 以下、本発明の一実施例を説明する。 本実施例の画像処理装置の構成は、１頁分の画像メモ
リ１とプロセツサ・ユニツト２及び入出力装置等の周辺
部３から成る。第１図はその基本部のみの原理構成を示
したもので、画像メモリ１にプロセツサ・ユニツト２が
連絡されている。画像メモリ１上の任意位置のｎ×ｍの
画像データは、ｎ×ｍのプロセツサ・エレメント2aのア
レイで構成されるプロセツサ・ユニツト２へ転送され、
高速処理をされた後、再び画像メモリ１へ戻される。ｎ
×ｍのプロセツサ・エレメント2aのアレイ内での各処理
は同時に行われる、所謂並列処理方式のアーキテクチヤ
ーである。又、第９図（ａ），（ｂ）には他の構成を示
した。第９図（ａ）では、制御回路94の制御に従つて、
入力側画像メモリよりの画像データは、複数のプロセツ
サ・エレメントから成るプロセツサ・ユニツト92で複数
画素が並列に所定の処理されて、出力側画像メモリ93に
格納される。一方第９図（ｂ）では、画像メモリ91ある
いは93とプロセツサ・ユニツト92と、更に入力装置96と
出力装置ちが共通バスによつて繋がれた構成である。 以下画像メモリ１について詳述する。 今、簡単のため、画像サイズを1024×1024画素，各８
ビツト／画素のデータをもつ画像メモリで話を進める。
画像サイズの変更は、本実施例のアーキテクチヤーを拡
張するのみでよい。又、プロセツサ・ユニツト２は４×
４の計16個のプロセツサ・エレメント2aで構成されるも
のとする。 第２図は画像メモリ１の構成を示す図である。画像の
構成が図の如く1024×1024画素で出来ているとすると、
これを４×４の単位で分けていくと、256×256の合計64
K（＝65536）個のブロツクに分割される。今、これを第
３図の如く４×４画素単位で再編成し、４×４画素が64
K個あると想定する（各画素当り８ビツト長のデータを
有す）。従つてメモリのアドレス空間は、４×４×64K
の三次元アドレス指定となる。４×４内の１つの64K画
素を１つのメモリチツプが受け持つものとすると、64K
のアドレス空間で各アドレスが８ビツトの深さのメモリ
・チツプが必要となる。これは512Kビツト（＝64Kバイ
ト）の容量のメモリ・チツプが必要であるが、本実施例
では256KビツトのダイナミツクRAM（Ｄ−RAM）２個を組
み合わせて用いる。即ち、256KビツトＤ−RAMのうち64K
×４ビツト構成のものを２個用いて、64K×８ビツトと
して用いる。かかる２個のメモリ・チツプを今後、メモ
リ・エレント1aと呼ぶ。 ４×４のマトリツクスに対応して、上記画像メモリ１
は16個のメモリ・エレメント1aから構成される。第４図
はかかる４×４のメモリ・エレメント1aの構成を示す。
各メモリ・エレメント1aはローアドレス及びカラムアド
レスを指定されて、４×４画素の内の一の画素の64kア
ドレス空間の画像データを入・出力する。ローアドレス
・ジエネレータ４及びカラムアドレス・ジエネレータ５
からは４×４の各メモリ・エレメント1aへアドレスを与
える。尚、メモリ・エレメント1aがＤ−RAMでローアド
レス及びカラムアドレスをタイムシエアして与えるもの
であれば、このアドレス・ジエネレータは１つでよい。
この時には、ローアドレスとカラムアドレスの時分割切
換制御が必要となる。 かかるアドレス・ジエネレータからそれぞれのアドレ
スを与える事により、４×４画素のメモリ・エレメント
1aをリード／ライトする事が可能となる。即ち、一回の
アドレス指定により４×４画素分の画像データが同時に
駆動可能となる。このため、データ・ラインとしては、
各メモリ・エレメント1aから直接８ビツトのデータ線が
出ているものとする 今、ローアドレスがＡ（０≦Ａ≦255）、カラムアド
レスがＢ（０≦Ｂ≦255）のデータが画像メモリ１から
呼び出されたものとすると、画像データとしては、第２
図における（A,B）のアドレスに相当する４×４画素の
８ビツト長の画像データが読み出される。 更に複数画素の同時アクセスについて一般化して、説
明する。 第10図は画像１頁ををのまま表わしたものであり、こ
の画像データを図示するように連続して隣接するｋ×ｌ
画素のブロツクで分割し、第11図の様にｋ×ｌ個のメモ
リ・エレメント1aに対応させる。又、ｋ×ｌ画素のブロ
ツクは端から（0,0），（0,1），（0,2），（0,3）…と
番号付けされ、第12図のようなｋ×ｌ個のメモリ・エレ
メント1aからなるメモリ・ユニツト１に対応する。第13
図はメモリ・ユニツト１を二次元的に表わしたものであ
る。又、アクセスするメモリサイズはｋ×ｌ画素のブロ
ツクサイズの単位なので、任意の位置のｋ×ｌ画素のブ
ロツクＲをアクセスした場合でも、ｋ×ｌ個のメモリ・
エレメント1aすべてがアクセスされ、しかも１つのメモ
リ・エレメント1aにつき、各１個のアドレスのアクセス
となる。 この様に画像中の任意位置の隣接するｋ×ｌ個の複数
画素の画像データを一度にアクセスし、リードした後に
プロセツサ・ユニツト２で処理を行う。プロセツサ・ユ
ニツト２で処理を行われた画像データは、再度ｋ′×
ｌ′画素のブロツクサイズで、しかも任意の位置をアク
セスしてライトできる。いここでは、ｋ′＝ｋ、ｌ′＝
ｌとして今後説明を行う。 前述のｋ′×ｌ′画素のみのメモリのアクセスについ
て補足説明すると、プロセツサ・ユニツト２における処
理が空間フイルタ処理等の場合には、読み出し側のアク
セスするブロツクサイズｋ×ｌよりも書き込み側のアク
セスするブロツクサイズが小さくなることがある。一般
的には書き込み側のブロツクサイズｋ′×ｌ′は１×１
になる処理が多い。又、プロセツサ・ユニツト２におけ
る処理が画像の縮小の場合にも、リード側のアクセスす
るブロツクサイズｋ×ｌよりもライト側のアクセスする
ブロツクサイズが小さくなる。 一般的にライト側のブロツクサイズｋ′×ｌ′は縦横
の縮小率を、α，βとした時にｋ′≧αk,l′≧βｌを
満たす最小の整数がｋ′,l′となる。仮に読み出しと書
き込みのメモリが同一、又は同一のｋ×ｌのメモリ構成
の時に、前述の２例のような処理を行う場合は、書き込
み側のメモリ・ユニツト１の構成サイズｋ×ｌよりも小
さなサイズｋ′×ｌ′に書き込みを行わなければならな
い。この場合にはメモリ・エレメント1aのｋ×ｌ個のす
べてにアクセスをかけないで、書き込みに該当しないメ
モリ・エレメント1aをマスクして、アクセスしない様に
しなければならない。しかしながら、ｋ×ｌ個のメモリ
・エレメント1aで構成される画像メモリ１は１度にアク
セスして読み出しできるデータは隣接する画像データの
最大ｋ×ｌ個であるが、それより小さいサイズの隣接す
るｋ′×ｌ′の画像データも前記マスクを行う事により
自由にアクセスできる。マスクしてｋ′×ｌ′個のみを
同時にアクセスする事は、メモリ・エレメント1aのチツ
プのイネーブルを操作する事で容易に可能となる。 次に順を追つて、任意の位置の所定画素のメモリアク
セスの実施例について、メモリ・ユニツト構成が４×４
の場合とｋ×ｌの場合とについて説明し、前記マスクす
るためのチツプイネーブルの制御についても説明する。 まずブロツクサイズｋ×ｌを４×４とした場合の実施
例より示す。 第２図の一部分を拡大した図を第５図に示す。画像メ
モリ１中任意の４×４のブロツクＳの画像データを読み
出し、これを前述プロセツサ・ユニツト２で処理した後
に、任意の４×４のブロツクＴに転送する場合の処理に
ついて説明する。第５図及び第６図上の４×４のます目
は、４×４の16個のメモリ・エレメント1aを区切るます
目である。この16個のメモリ・エレメント1aに仮にAa,A
b,…,Ba,Bb,…Ca,…Dc,Ddと名前をつける。まず最初に
４×４のブロツクＳを読み出す場合、16個のメモリ・エ
レメント1aの内、メモリ・エレメントDdには（ローアド
レス，カラムアドレス）として（N,M）が与えられる。
メモリ・エレメントDb,Dc,Ddには（N,M＋１）、メモリ
・エレメントAd,Bd,Cdには（Ｎ＋1,M）残りのメモリ・
エレメントには（Ｎ＋1,M＋１）が与えられる。これは
前述したローアドレス・ジエネレータ4,カラムアドレス
・ジエネレータ５により発生される。又、４×４のブロ
ツクＳの端点ｕの位置が定まれば、その水平方向と垂直
方向の位置アドレスを４で割り、その余りの数n,mによ
り、メモリ・エレメントAa〜Ddまでに割りつけるローア
ドレス・カラムアドレスは一意的に決まる事は明らかで
ある。仮にｕの位置アドレスｕ（Y,X）とすると、 Ｙ＝4N＋ｎ（ｎ＝0,1,2,3） Ｘ＝4N＋ｍ（ｎ＝0,1,2,3） 例えば、アドレス・ジエネレータ4,5ではM,Nの情報とm,
nの情報をルツクアツプテーブル等に入力し、メモリ・
エレメントAa〜Ddに与えるアドレスを出力するような構
成も考えられる。この時出力はM,N,M＋1,N＋１のいずれ
かである事は、前述の説明より明らかである。又、この
性質を利用して、第７図のように、ルツクアツプテーブ
ルにｎ、又はｍを入力し、この値に応じて0,1を出力
し、メモリ・エレメントAa〜Ddに与えるアドレスＮまた
はＭをインクリメントするかしないかの制御を行えば良
い。ローアドレス・ジエネレータ４ではn,Nを使用し、
カラムアドレス・ジエネレータ５ではm,Mを使用する。 このようにして、４×４の16個のメモリ・エレメント
に前述したようにアドレス・ジエネレータ4,5よりアド
レスが与えられて、同時に16個のデータを得る事ができ
る。 この16個のデータは、プロセツサ・ユニツト２におい
て、何らかの処理をされ、又は何も処理されないで、再
び第５図に示す４×４のブロツクＴに転送される。しか
しながら、16個のメモリ・エレメントAa〜Ddから読み出
された画像データそれぞれが必ずしも同じメモリ・エレ
メントAa〜Ddに転送されるとは限らない。第５図の４×
４のメモリブロツクＳが４×４のメモリブロツクＴに転
送される場合には、４×４のメモリブロツクＳのうちメ
モリ・エレメントAaから読み出されたデータは、メモリ
・エレメントDcに転送されなければならない。 では、４×４のメモリブロツクS,Tがその端点u,vを任
意の位置（Y,X），（Ｙ′,X′）を有している時に、メ
モリ・エレメントAa〜Ddの16個の読み出しデータがメモ
リ・エレメントAa〜Ddのどのメモリ・エレメントに書き
込まれれば良いのか説明する。 第５図のように Ｙ ＝4N＋ｎ（ｎ＝0,1,2,3） Ｘ ＝4N＋ｍ（ｍ＝0,1,2,3） Ｙ′＝4P＋ｐ（ｐ＝0,1,2,3） Ｘ′＝4Q＋ｑ（ｑ＝0,1,2,3） と表わせる時に、 ｐ−ｎ＝4y′＋ｙ（ｙ′＝−1,0 ｙ＝0,1,2,3）… ｑ−ｍ＝4x′＋ｘ（ｘ′＝−1,0 ｘ＝0,1,2,3）… なるx,yを求める。 まず（Aa,Ab,Ac,Ad）からなる行配列Ａを右方向にｘ
回ローテーシヨンする。これを行配列Ａ′と名付ける。
同様に行配列B,C,Dを右方向にｘ回ローテーシヨンした
ものを行配列Ｂ′,C′,D′と名付ける。 次に行配列Ａ′,B′,C′,D′より成る配列（ABCD）′
を下方向にｙ回ローテーシヨンする。 第５図の場合には、第５図よりn,m,p,qは3,3,2,1なの
は明らかなので，式よりｙ′＝−1,y＝3,x′＝−1,
x＝２を得る。故に前述の説明より次の行列を得る。 右方向に２回ローテーシヨンすると、 行配列 Ａ′＝（Ac,Ad,Aa,Ab） Ｂ′＝（Bc,Bd,Ba,Bb） Ｃ′＝（Cc,Cd,Ca,Cb） Ｄ′＝（Dc,Dd,Da,Db） 下方向に３回ローテーシヨンすると、 （Bc,Bd,Ba,Bb） （Cc,Cd,Ca,Cb） （Dc,Dd,Da,Db） （Ac,Ad,Aa,Ab） … この行列を下の基本配列と対比させて考えて見る
と、 Aa,Ab,Ac,Ad Ba,Bb,Bc,Bd Ca,Cb,Cc,Cd Da,Db,Dc,Dd …基本配列 基本配列はメモリ・エレメントAa〜Ddの読み出しデー
タを順に左から右、上から下と並べて２次元配列しただ
けのもので、行列は、メモリ・エレメントAa〜Ddに書
き込むべきデータを順に並べて２次元配列したものに相
当する。即ち、例としてメモリ・エレメントAaから読み
出されたデータは、配列を見ると、４行目３列目に書
き込まれる。これを基本配列を参照すると４行目３列
目にDcとなつているので、メモリ・エレメントDcにメモ
リ・エレメントAaの読み出しデータが書かれれば良い事
がわかる。 補足説明すると、第５図上のメモリ・エレメントAaの
読み出しデータがDcの位置に書き込まれれば良い事は容
易に気がつくが、このAaからDcの位置への変位は、位置
アドレスからｕからｖへの変位に等しい。又、メモリ・
エレメント1aの構成が４×４なので、水平方向、垂直方
向の位置を共に４で割つた余りが、メモリ・エレメント
の変位x,yと考えて良い。例えばu,vの変位が４の倍数で
あれば、変位x,yは０になり、あるメモリ・エレメント
から読み出したデータは、処理が行なわれた後に、同じ
メモリ・エレメントに書き込まれるわけである。 以上の処理のハードウエア化について簡単に説明す
る。第８図は、４×４の16個のメモリ・エレメント1aよ
りなるメモリ・エレメント10から同時に読み出したデー
タが、プロセツサ・ユニツト２で処理され、そのデータ
をそれぞれ４要素ずつｘ変位ローテータ81においてｘの
数だけローテーシヨンを行う。その後にｙ変位ローテー
タ82によつてｙの数だけローテーシヨンを行い、それぞ
れをAa〜Ad,Ba〜Bd,Ca〜Cd,Da〜Ddのメモリ・エレメン
ト1aに書き込む構成になつている。 尚、ｙ変位ローテータ82は、入力がそれぞれ４要素の
データなので、ｘ変位ローテータ81と全く同じもの４つ
で構成できる事は言うまでもない。又、前記ローテータ
は、メモリデータの深みと同じビツト数の深みを持つて
も良いし、１ビツトの深みのものをメモリデータの深み
と同じ数だけ使用しても良い事も言うまでもない。又、
ローテータはシフトレジスタやバレルシフタ等を使用で
きる事は容易に推察できる。 さらに一般化して考えてみると、メモリブロツクをｋ
×ｌのサイズにした場合には、メモリ・エレメント10の
構成もｋ×ｌになる。この場合に、任意の位置にあるｋ
×ｌのメモリブロツクＳをプロセツサ・ユニツト２で処
理した後に、任意の位置のｋ×ｌのメモリブロツクＴに
転送する場合に、 Ｙ＝kN＋ｎ（ｎ＝0,1,…,k−１） Ｘ＝lM＋ｍ（ｍ＝0,1…,l−１） （N,M,P,Qは0,1,2,3…） Ｙ′＝kP＋ｐ（ｐ＝0,1,…,k−１） Ｘ′＝lQ＋ｑ（ｑ＝0,1,…,q−１） 但し、Ｓの端点の位置アドレスを（Y,X）、 Ｔの端点の位置アドレスを（Ｙ′,X′） …（1
0） なるn,m,p,qを求め、 ｐ−ｎ＝Ky′＋ｙ （ｙ′＝1,0,y＝0,1,2,3,…,k−１） ｑ−ｍ＝lx′＋ｘ （ｘ′＝−1,0,x＝0,1,2,3,…ｌ−１） …（1
1） なx,yを用いて、例えば第８図のようなｘ変位ローテー
タ81、ｙ変位ローテータ82を使用して処理を行えば良
い。この場合、ｘ変位ローテータ81は、ｌ個の入力を持
ち、０〜ｌ−１までのシフトができる。ｙ変位ローレー
タ82は、ｋ個の入力を持ち、０〜ｋ−１までのシフトが
できる。しかも、ｙ変位ローテータ82のｋ個の入力はそ
れぞれｌ個の要素をもつため、入力１要素のローテータ
がｌ個の構成となる。 第10図に示すように前述のｋ′×ｌ′のブロツクの同
時アクセスのためのメモリ・エレメントのアクセス制御
について説明する。 ｋ′×ｌ′のブロツク端点ｉの位置アドレスを（f,
g）と仮定する。前述の式（10）に従いアクセスするメ
モリをリードする場合は、Y,Xにf,gを代入し、アクセス
するメモリにライトする場合はＹ′,X′にf,gを代入す
る。その結果を式（11）に代入してy,xを求めると、第
７図，第８図に示した実施例をｋ×ｌに一般化したもの
にそのまま適用できる。 又、この際に、ｋ×ｌのメモリ・エレメントのうち
ｋ′×ｌ′のメモリ・エレメントのみをチツプイネーブ
ルにする。このイネーブルにするチツプはｋ′×ｌ′の
端点ｉの（f,g）の位置アドレスさえ決まれば、式（1
0）よりn,m、又はp,qが一意的に決まり、アクセスすべ
きｋ′×ｌ′個のメモリ・エレメントも一意的に決ま
る。 ところで、今まで説明した様にｋ×ｌのメモリ・エレ
メントから成るメモリ構成において、リードアクセス側
をｋ′×ｌ′のブロツクを同時にアクセスし、ライト側
をｋ″×ｌ″のブロツクを同時にアクセスする場合も
（但し、０≦ｋ″≦k,0≦ｌ″≦ｌ）考えられるが、こ
れも今までの説明と同様である。この場合のメモリ・エ
レメントに与えるチツプイネーブルの制御の実施例を第
14図に示す。 ｋ′×ｌ′,k″×ｌ″のブロツクの端点の位置アドレ
スを（Y,X）、（Ｙ′,X′）とする時に、式（10）より
n,m及びp,qが求まる。このn,m及びp,qはセレクタのデー
タ入力に入力される。さらにセレクタの選択制御信号と
して、メモリアクセスのリードライト信号R/Wが入力さ
れ、リードの時にn,mを選択出力し、ライトの時にp,qを
選択出力する。 同様にブロツクサイズ、ｋ′,l′及びｋ″,l″もセレ
クタに入力され、R/W信号が選択制御信号として入力さ
れている。リード時には、ｋ′,l′を選択出力し、ライ
ト時にはｋ″,l″が選択出力される。ところで、アクセ
スするメモリ・エレメントはリード側のn,m,k′,l′、
又はライト側のｋ″,l″,p,qが定まれば一意的に決まる
事は明白なので、セレクタから出力されたこれらのデー
タはルツクアツプテーブルに入力し、それぞれｋ×ｌの
メモリ・エレメントのうちアクセスするメモリを制御す
る信号を出力する。 ところでプロセツサ・ユニツト２で処理する前後の画
像メモリ１が別のメモリで、しかもそのメモリ構成がそ
れぞれｋ×ｌ、Ｋ×Ｌの場合には、第15図の様に、２つ
のルツクアツプテーブルを用いれば良いことは容易に推
察できる。この場合ルツクアツプテーブル151とルツク
アツプテーブル152は別の内容のテーブルとなる。 又、ｋ＝K,l＝Ｌとなつても全く問題はない。以上前
述したような構成をすれば、アクセスするメモリ・エレ
メントをｋ×ｌ個のメモリ・エレメント全部としない
で、一部マスクする事が可能である。そしてｋ×ｌのメ
モリ・エレメントの構成は最大必要とするｋ×ｌの大き
さに設定すれば良い。 次にメモリ・エレメントをどのようにアクセスして前
画面全体にあたる画像データすべてを処理するか、即ち
全メモリデータのアクセスのスキヤン方法について説明
する。 例えばアクセスする隣接するｋ×ｌのブロツクの端点
ｕの位置アドレス、つまり垂直方向で端から、０から順
に数えた時の番号をＹとし、水平方向で端から、０から
順に数えた時の番号をＸとした時のY,Xが定まつた場合
のメモリのアクセスの仕方は、すでに説明した。それで
は、このX,Yをどの様な順番でスキヤンして全画像を処
理するかの実施例を説明する。 （第１例） ｋ×ｌのメモリ・エレメントをアクセスするための画
像データの位置アドレスY,Xをそれぞれk,lの整数倍ずつ
増減させてスキヤンする方法で、例えばはじめにY,Xを
０に設定し、Ｘを順次ｌずつ増やす。水平方向の終点ま
でＸを増やしたら、次はＸを０に設定し直し、Ｙをｋ増
やしてまたＸをｌずつ増やす。これをシーケンシヤルに
繰り返して全画面又は画面の一部をスキヤンする。仮り
にこれを第１シーケンシヤルスキヤン方式と名付ける。 （第２例） 又、XYの増減を前述のようにシーケンシヤルに行わな
いで、画像全画面のあちらこちらの連続するｋ×ｌのブ
ロツクをとびとびにアクセスし、しかもそのアクセスす
る時のX,Yがk,lの整数倍の変位である時に、仮りにこれ
を第１ランダムスキヤン方式と名付ける。 （第３例） ｋ×ｌのメモリ・エレメントをアクセスするための画
像データの位置アドレスY,Xをそれぞれ整数ずつ増減さ
せてスキヤンする方法で、例えばはじめにY,Xを０に設
定し、Ｘを順次１ずつ増やす。水平方向の終点までＸを
増やしたら、次にＸを再び０に設定し直し、Ｙを１増や
してからＸを１ずつ増やしていく。これをシーケンシヤ
ルに繰り返して全画面又は画面の一部をスキヤンする。
これを仮に第２シーケンシヤルスキヤン方式と名付け
る。この場合、同じメモリデータを何度もアクセスされ
る。 （第４例） 又、X,Yの増減を前述のようにシーケンシヤルに行わ
ないで、画像全画面のあちらこちらのｋ×ｌのブロツク
をとびとびにアクセスし、全Y,Xについてこれを実行す
る。又は画面全画面の内、連続する一部分全部のX,Yに
ついて実行。それがランダムである時に、これを第２ラ
ンダムスキヤン方式と仮りに名付ける。 （第５例） ｋ×ｌのメモリ・エレメントを有するメモリ構成にお
いて、アクセスするメモリブロツクがｋ′×ｌ′の時
に、（１≦ｋ′≦k,1≦ｌ′≦ｌ）位置アドレスY,Xを
ｋ′,l′の整数倍ずつ増減させてこれをシーケンシヤル
に繰り返して全画面をスキヤンする方式を第１シーケン
シヤルスキヤン方式と区別して、ブロツクワイズ・シー
ケーンシヤルスキヤン方式と名付ける。 （第６例） 又、X,Yの増減を（第５例）のようにシーケンシヤル
に行わないで、画像全画面のあちらこちらの連続する
ｋ′×ｌ′のブロツクをとびとびにアクセスし、そのY,
Xがｋ′×ｌ′の整数倍の変位である時に、仮りにこれ
をブロツクワイズ・ランダムスキヤン方式と名付ける。 （第７例） メモリ・エレメントのｋ×ｌのメモリ構成に関係な
く、シーケンシヤルにスキヤンするもの、例えば任意の
数ｄ′,f′おきにX,Yを変化させてスキヤンするもの
を、単にシーケンシヤルスキヤン方式と呼ぶ。 ４（第８例） （第７例）でランダムにスキヤンする場合や（第４
例）の場合でも、全てのX,Yの組み合わせについてメモ
リアクセスを行わない場合に、単にランダムスキヤン方
式と呼ぶ事にする。 以上のように数々のスキヤン方式が考えられるが、こ
れとは別に、メモリアクセスには、リード側のメモリア
クセスがあり、このリード側のメモリアクセスのスキヤ
ン方式とライト側のメモリアクセスのスキヤン方式が一
致するとは限らない。 又、このスキヤン方法はリード側が決まれば、ライト
側のアクセスするＸ′,Y′はプロセツサ・ユニツト２の
処理内容で決まる。又、ライト側のスキヤン方法を先に
決めてもよい。この場合はリード側のスキヤンは処理内
容で決まる。 又、リード側とライト側でのアクセスするブロツクサ
イズｋ′,l′が異なる事もあれば、メモリ・エレメント
構成ｋ×ｌのサイズが異なる事もある。 後述する本発明の実施例においては、プロセツサ・ユ
ニツト２において行う処理が画像の圧縮であるが、リー
ド側とライト側との画像メモリを構成するメモリ・エレ
メントの数ｋ×l,K×Ｌは、これに限定するものではな
い。 又、リード側とライト側とのメモリ内でアクセスする
画素のブロツクサイズｋ′×ｌ′,K′×ｌ′についても
後述の例に限定するものではない。ただし、１≦ｋ′≦
k,1≦ｌ′≦l,1≦Ｋ′≦K,1≦Ｌ′≦ｌである。 後述する実施例におけるメモリアクセスのスキヤンに
ついて補足説明するならば、リード側，ライト側に限ら
ずアクセスする画素サイズが各々の画像メモリを構成す
るメモリ・エレメントのサイズに等しければ、各々の画
像メモリで第１シーケンシヤルスキヤン方式でスキヤン
できる事は前述（第１例）で容易に推察できる。又、リ
ード側とライト側の各々の画像メモリで、各々の画像メ
モリを構成するメモリ・エレメントのサイズよりも小さ
い画素サイズをアクセスする場合には、前述した（第５
例）のブロツクワイズ・シーケンシヤルスキヤン方式で
スキヤンできる事もいうまでもない。 前述の如くして、原画像メモリ上の矩形領域ｍ画素×
ｎ画素に対応する画像メモリ上の画像データに同時にア
クセスをかけ、原画像メモリ上の矩形領域のブロツクサ
イズｍ×ｎより少ない数のプロセツサ・エレメント（演
算素子）から成るプロセツサ・ユニツトに画像データを
同時に取り込んだ後、それぞれのプロセツサ・エレメン
トが相互に画像データ等の情報を通信しつつ、それぞれ
の処理を行うことによつて、入力画像データの圧縮処理
を行い、結果を入力の原画像メモリ上の矩形領域のブロ
ツクサイズｍ×ｎより小さい出力側の画像メモリ上の矩
形領域に出力することによつて、入力側の原画像データ
を圧縮する過程を説明する。説明の中では簡単にするた
めに、入力側の画像メモリの矩形領域のブロツクサイズ
をｍ＝ｎ＝４、演算素子であるプロセツサ・エレメント
の数は２個、出力側の画像メモリの矩形領域のブロツク
サイズ１×１＝１とする。 第18図は入力側の原画像メモリ260に対応する入力画
素ブロツク261及び各画素261a、演算部であるプロセツ
サ・ユニツト262と、その構成要素であるプロセツサ・
エレメント263a,263bと、出力側の圧縮を施したデータ
を出力する出力側画像メモリ264に対する出力画素264a
の関係を示す図である。制御部265からの制御信号がプ
ロセツサ・ユニツト262と入力側の原画像メモリ260に入
力され、入力側の原画像メモリ260内の該当する16画素
分の画像データブロツク261に同時にアクセスをかけ、
プロセツサ・ユニツト262内のそれぞれのプロセツサ・
エレメント263a,263bに必要な画像データを取り込む。
プロセツサ・ユニツト262は16画素分の画像データから
第19図に示すような代表濃度情報271と細部情報272を演
算し、出力側の出力画像メモリ264内の該当する位置
に、出力画素264aとして圧縮された画像データを出力す
る。 ここで、演算部であるプロセツサ・ユニツト262内の
２つのプロセツサ・エレメント263a,263bは、一方は16
画素の画像データの代表濃度情報271を専用に演算する
プロセツサ・エレメント263aであり、もう一方は入力画
像の特性に合つた固定のしきい値等の画像情報を基に演
算して求める細部情報272専用に演算するプロセツサ・
エレメント263bである。以上が入力された生画像データ
を圧縮するための装置と処理フローの概要である。以
下、それぞれのプロセツサ・エレメント263a,263bの詳
細な処理過程を説明する。 代表濃度情報271を専用に演算するプロセツサ・エレ
メント263aは、第20図に示す様に16画素の画像データを
一時蓄えておくバツフア281と演算部282から成り、16画
素の画像データの平均濃度値を求め、この値を代表濃度
情報として出力側の画像メモリ264に出力する。一方、
細部情報272を専用に演ざするプロセツサ・エレメント2
63bもやはり第20図に示す様な16画素分のバツフア281と
演算部282という構成になり、入力される原画像の特性
に合わせて、予め図示しない装置により決められたしき
い値により16画素の階調情報を２値化して得られるブロ
ツク内のパターン情報と、しきい値とブロツク内の各画
素の画像データから得られる分散情報等から成る細部情
報272を出力側の画像メモリ264に代表濃度情報271と一
緒に出力する。 この時、２つのプロセツサ・エレメント263a,263bは
並列に動作することができ、圧縮処理を高速に行うこと
ができる。 以上の圧縮処理は入力側の画像メモリを４×４画素の
メモリブロツク単位にシーケンシヤルにアクセスをかけ
けてゆき、原画像メモリの最後の４×４のメモリブロツ
クの処理が終わるまで繰り返すことにより、原画像１ペ
ージ分の画像を圧縮することができる。 また、説明では、圧縮データ内の細部情報を演算する
ためのしきい値を予め決められた固定しきい値を使用し
たが、この値はもう一方のプロセツサ・エレメント263a
に出力する平均濃度の値を使用しても良いことは容易に
推察することができる。さらに、演算部であるプロセツ
サ・ユニツト263内のプロセツサ・エレメントの数を１
つにしても良いことも容易に推察することができる。 以上説明した如く本実施例によれば、入力される原画
像の生データをｍ×ｎ（例えば４×４）のメモリブロツ
ク毎にシーケンシヤルにアクセスするため、入力側の画
像メモリ内の各画素は複数回アクセスされることなく、
かつ、ｍ×ｎ画素の画像データを同時にアクセスするこ
とができるため、高速に画像データを転送することがで
きる。 また、画像データをｍ×ｎ画素のブロツク単位で符号
化する際、入力側のメモリブロツクのサイズを同じｍ×
ｎにすることにより、１回のメモリアクセスで１回の符
号化の処理が行えるため、処理が高速に行え、かつ装置
構成を簡単にすることができる。さらに、演算部である
プロセツサ・ユニツト内のプロセツサ・エレメントの数
を入力側のメモリブロツク内の画素数ｍ×ｎ個よりも少
ない数ｍ′×ｎ′にし、各プロセツサ・エレメントに別
々の処理をさせることにより、演算部のコスト低下を図
ると共に、並列処理により処理スピードの向上を図るこ
とができる。 次に他の実施例を説明する。 原画像上の矩形領域ｍ画素×ｎ画素に対応する画像メ
モリ上の画像データに同時にアクセスをかけ、各画素対
応にそれぞれ１個のプロセツサ・エレメント（演算素
子）に対応させたｍ×ｎ個のプロセツサ・エレメントか
ら成るプロセツサ・ユニツトに画像データを取り込んだ
後、それぞれのプロセツサ・エレメントが画像データの
圧縮処理を施して、結果を画像メモリに出力する過程を
説明する。説明の中では簡単にするためｍ＝ｎ＝４とす
る。 第21図は原画像290に対応する入力画素ブロツク291及
び各画素291a、演算部であるプロセツサ・ユニツト292
とその構成要素であるプロセツサ・エレメント292aと、
出力画像メモリ293内の出力画像データ293aの関係を示
す図である。図中の制御部294からの制御信号に従つ
て、入力側の原画像メモリ290内の該当する16画素分の
画像データ291に同時にアクセスをかけ、プロセツサ・
ユニツト292内のそれぞれのプロセツサ・エレメント292
aに画像データを取り込む。プロセツサ・ユニツト292は
16画素の画像データ291から第19図に示すような16画素
の代表濃度情報271と細部情報272を演算し、出力側の画
像メモリ293に出力する。 ここで、プロセツサ・ユニツト292内の各プロセツサ
・エレメント292aは、４×４の画素１つずつに対応し、
正方格子状に４×４＝16個で構成されている。以上が画
像データの圧縮処理の概要である。以下、それぞれのプ
ロセツサ・エレメント292aの詳細な処理過程を説明す
る。 プロセツサ・ユニツト292内の各プロセツサ・エレメ
ント292aに行方向及び列方向にそれぞれ番号を付け、そ
の組合わせで第22及び第23図に示す様に各プロセツサ・
エレメント292aを区別する。 まず、16画素の画像データから代表濃度情報271を作
る過程を説明する。第22図に示す16個のプロセツサ・エ
レメント292aに各々対応する画像データが取り込まれて
いるものとする。各プロセツサ・エレメント（1,1），
…（4,4）は各画素の濃度データの1/16を並列に計算
し、その計算結果をプロセツサ・エレメント（1,1）に
全てを足し込み、16画素の濃度情報の平均値を求め、こ
の値を第19図に示す圧縮データ中の代表濃度情報271の
値として出力画像メモリに出力する。 次に、第19図に示す圧縮データ中の細部情報272を求
める過程を説明する。第23図に示す各プロセツサ・エレ
メントは第22図に示すものと同じものである。 まず、16個のプロセツサ・エレメント292aが持つてい
る各画素の階調の情報を、前記第22図中のプロセツサ・
エレメント（1,1）が出力する平均濃度情報で２値化し
て得られる各画素のパターン情報と、平均濃度情報と、
ブロツク内各画素データより得られる分散情報を高速に
求めるために、４×４のプロセツサ・エレメントを第23
図の実線で示す２×２の４つのブロツクに分け、その２
×２の４ブロツク内で並列に演算し、その結果を中間結
果として中心の４つのプロセツサ・エレメント（2,
2），（2,3），（3,2），（3,3）に格納し、次に中心の
２×２のブロツク内で上記の演算を施し、最終結果をプ
ロセツサ・エレメント（2,2）に求め、その値を該当す
る16画素の細部情報272として出力画像メモリに出力す
る。 以上の処理を入力側の原画像メモリを４×４のブロツ
ク単位にシーケンシヤルにアクセスをかけてゆき、原画
像メモリの最後の４×４のブロツクの圧縮処理が終わる
まで繰り返すことにより、原画像１ページ分の圧縮デー
タを得ることができる。 以上説明した如く本実施例によれば、入力される原画
像の生データえをｍ×ｎ（例えば４×４）のメモリブロ
ツク毎にシーケンシヤルにアクセスするため、入力側の
画像メモリ内の各画素は複数回アクセスされることはな
く、かつｍ×ｎ画素の画像データを同時にアクセスする
ことができるため、高速に画像データを転送することが
できる。 また、画像データをｍ×ｎ画素のブロツク単位で符号
化する際、入力側のメモリブロツクのサイズを同じｍ×
ｎにすることにより、１回のメモリアクセスで１回の符
号化の処理が行えるため、処理が高速に行え、かつ装置
構成を簡単にすることができる。 さらに、演算部であるプロセツサ・ユニツト内の入力
側のメモリブロツクのサイズに同じｍ×ｎ個の各プロセ
ツサ・エレメントは並列に処理を行うことができるた
め、演算部の処理スピードを上げることもできる。 更に他の実施例を説明する。 入力側の原画像メモリ上の矩形領域ｍ×ｎ画素に対す
る複数の画像データに同時にアクセスをかけ、演算部で
あるプロセツサエレメントに画像データを取り込み、画
像データの圧縮処理を施した後、入力時のブロツクサイ
ズより小さいサイズｍ′×ｎ′（ｍ＞ｍ′,n＞ｎ′）で
出力側の画像メモリ上の該当する位置に出力する。また
これとは逆に、入力側の画像メモリのブロツクサイズ
ｍ′×ｎ′画素に同時にアクセスをかけ、プロセツサユ
ニツトに画像データを取り込み、伸長処理を施した後、
入力時のブロツクサイズより大きいサイズｍ×ｎ（ｍ＞
ｍ′,n＞ｎ′）全ての画素の画像データを出力側の画像
メモリに同時に出力する。この時のメモリブロツクサイ
ズｍ×n,m′×ｎ′は固定であり、圧縮及び伸長処理等
の処理内容によつて、入力側をｍ×ｎ、出力側をｍ′×
ｎ′にしたり、逆に入力側をｍ′×ｎ′、出力側をｍ×
ｎ（但し、ｍ＞ｍ′ｎ＞ｎ′）を切り替えて処理を行う
ものである。以下、圧縮及び伸長処理の過程を説明する
が、簡単なためにｍ＝ｎ＝４、ｍ′＝ｎ＝１とし、プロ
セツサユニツト内のプロセツサエレメントの数は２個と
する。 まず圧縮時には、前述した第18図と同様に、制御部24
4からの制御信号がプロセツサ・ユニツト241に入力さ
れ、入力側のブロツクサイズが４×４、出力側のサイズ
が１と判断され、入力側の原画像メモリ240内の該当す
る16画素分の画像データに同時にアクセスをかけ、プロ
セツサ・ユニツト241内のそれぞれのプロセツサ・エレ
メント241aに必要な画像データを取り込む。プロセツサ
・ユニツト241は16画素分の画像データから第19図に示
すような代表濃度情報271と細部情報272を演算し、出力
画の出力画像メモリ242内に該当する位置に圧縮された
画像データを出力する。 一方、圧縮された符号化データを伸長する時の処理を
説明する。 第24図は入力側画像メモリ240の符号化データ240a
と、プロセツサ・エレメント241aからなるプロセツサ・
ユニツト241と、出力側の再生画像メモリ242に対する出
力画素ブロツク243及び出力画素243aの関係を示す図で
ある。図中に示してある制御部244からの制御信号がプ
ロセツサ・ユニツト241に入力され、入力側のブロツク
サイズが１、出力側のブロツクサイズが４×４と判断さ
れ、入力側の画像メモリから第19図に示すような符号化
データが１つプロセツサ・ユニツト241に入力され、各
プロセツサ・エレメント241aがそれぞれの処理を施し、
再生された16画素の画像データを出力側の画像データ24
2内の該当する４×４の矩形領域に同時に出力する。こ
こで演算部であるプロセツサ・ユニツト241内の各プロ
セツサ・エレメント241aは、前述の圧縮処理時とは逆の
処理、例えば符号化データ中の代表濃度情報271と細部
情報中272の分散の情報等から16画素の画像データの濃
度情報を得るなどの処理を施し、16画素の画像データを
同時に再生する。この時、複数のプロセツサ・エレメン
ト241aは並列に動作うることができ、伸長処理を高速に
行うことができる。 以上の伸長処理を入力側の符号化データにシーケンシ
ヤルにアクセスをかけていき、出力側の画像データに
も、４×４のブロツク単位にシーケンシヤルに出力する
動作を入力側の符号化データが無くなるまで行うことに
よつて、符号化データ１ページ分の画像データから再生
画像データを作ることができる。 また説明では、圧縮データ内の細部情報を演算するた
めのしきい値を予め決められた固定しきい値を使用した
が、この値はもう一方のプロセツサエレメントが出力す
る平均濃度の値を使用しても良いことは容易に推察する
ことができる。さらに演算部であるプロセツサユニツト
内のプロセツサエレメントの数を１つにしても良いこと
も容易に推察することができる。 また、プロセツサエレメントの数を入力あるいは出力
側のブロツクサイズで大きい方、本実施例の場合は、４
×４個を正方格子状に並べたものでも良いことも容易に
推察することができる。なお、本実施例では、ブロツク
サイズを４×４と１としたが、これらのサイズはいくる
でも良いことは容易に推察することができる。 以上説明した如く本実施例によれば入力される原画像
の生データあるいは出力側の再生画像データをｍ×ｎ
（例えば４×４）のメモリブロツク毎にシーケンシヤル
にアクセスするため、入力側の画像メモリ内の各画素は
複数回路アクセスされることはなく、かつｍ×ｎ画素の
画像データを同時にアクセスすることができるため、高
速に画像データを転送することができる。 また、入力、出力側の画像メモリのブロツクサイズを
（４×４と１）（１と４×４）というように切り変える
ことができるため、圧縮器、伸長器を別々にすることな
く、１つの装置で済み、かつそのために必要な装置を最
小とすることが可能となつた。 さらに、入力側のブロツクサイズを別々のサイズにす
ることができるため、必要ない画像データを読んだり、
書き替えたりしないためのマスク処理も不要となつた。 かつ、プロセツサ・ユニツト内の各プロセツサ・エレ
メントは、並列に処理できるため、演算部の処理スピー
ドを上げることもできる。 ［第２の実施例］ 同時にｋ×ｌ個のデータをアクセスするためのｋ×ｌ
個のメモリ・エレメントへの画像データの割り付けの第
２の実施例について説明する。第16図は画像１画面の上
方をデータに置き換えた状態を示す図で、これを水平方
向ｌ等分に分割し、垂直方向ｋ等分に分割する。この時
にｋ×ｌに分割されたエリアを説明のために、（0,
0），（0,1），…（0,l），…，（k,l）とすると、この
１つ１つのエリアを第17図に示すように１つ１つのメモ
リ・エレメントに割り付ける。割り付け方は、第16図に
示す破線斜線の部分を、各々のメモリ・エレメントの０
番地に割り付け、次に隣りの画像データを各々のメモリ
・エレメントの１番地に割り付け、同様にエリア内の１
ラインすべての割り付けが終わつたら、２ライン目を同
様に左から右へと割り付け、すべての画像データを割り
付ける。すると、ｋ×ｌ個の全てのメモリ・エレメント
に対し、第４図に示すローアドレス・ジエネレータ４、
及びカラムアドレス・ジエネレータ５が与えるアドレス
が全て同一である時に、第16図に示す斜線部のように、
とびとびの画像データを一度にアクセスする事ができ
る。 この様な構成をとる事により、あるアドレスを指定し
て画像メモリ１をリードして、プロセツサ・ユニツト２
において処理を受けた後に、ｋ×ｌ個のメモリ・エレメ
ント1aにライトする際のアドレスを変える事なく、デー
タを書き込める可能性が生じる。例えば、第16図に示す
様に、前記エリアがＫ×Ｌの画素データで構成される場
合に、画像１画面中の１部分を水平方向にＬの整数倍、
垂直方向にＫの整数倍の変位や移動や転送等の処理を行
う場合にはリードアドレスとライトアドレスは同一で構
わない。このために、ローアドレス・ジエネレータ4,カ
ラムアドレス・ジエネレータ５等のアドレス制御関係の
負荷が極端に減る。 この移動や転送の処理はプロセツサ・ユニツト２にお
いて処理さる。プロセツサ・ユニツト２には、第16図に
示す破線斜線で示す様にｋ×ｌ個の画像データ、それも
画面全体にわたる画像データが入力され、そのデータの
１つ１つは水平方向と垂直方向にL,Kの整数倍の変位を
もつているので、プロセツサ・ユニツト２内でｋ×ｌ個
のデータの変換や移動転送を行い、メモリ・エレメント
の全アドレスについて、０から順番にシーケンシヤルに
処理を実行すれば良い。この結果、画面全体での処理が
できる。 本実施例中、ｋ×ｌ個のメモリ構成を例えば１×l,k
×１等の構成にして画像１画面中の水平１ライン、又は
垂直１ラインを各メモリ・ユニツトに割り付ける事によ
り、プロセツサ・ユニツト２における処理が画像１ライ
ン分のヒストグラム演算や、一次元フーリエ変換等の各
種画像処理に適応できる事は類推できる。又、複数画素
同時アクセスの際に、画像１画面中のデータをどのメモ
リ・エレメントのどの番地に割り付けるかを限定するも
のではない。 ［発明の効果］ 本発明により、画像の圧縮を分割された領域単位で高
速に並列処理する画像処理装置を提供できる。すなわ
ち、複数のメモリ・エレメント及び複数のプロセツサ・
エレメントが夫々分割された領域に対応しており、複数
のプロセツサ・エレメント間で該プロセツサ・エレメン
トにおいて演算された画像データを転送し、転送された
画像データを演算処理するので、画像の圧縮を高速に並
列処理できる。特に、プロセツサ・エレメント間で画像
データを転送するので、かかる転送のための特別な構成
を必要とせずに簡単な構成とすることが出来る。

【図面の簡単な説明】 第１図は本実施例の画像処理装置の構成を示す図、 第２図は画像１画面をメモリ・エレメントの番地に対応
させる図、 第３図は４×４個のメモリ・エレメントから成るメモリ
全体を示す図、 第４図はメモリとそれに与えるアドレス生成器の図、 第５図は画像の一部分を示す図、 第６図は画像一部分のメモリ割り付けを示す図、 第７図はメモリアドレスの制御回路を示す図、 第８図は画素データ制御のブロツク図、 第９図（ａ），（ｂ）は本実施例の他の画像処理装置の
構成を示す図、 第10図は画像１画面を示す図、 第11図はｋ×ｌ個のメモリ・エレメントを示す図、 第12図、第13図は１個のメモリ・エレメントを示す図、 第14図、第15図はメモリ・エレメントアクセスの制御回
路を示す図、 第16図は画像１画面を示す図、 第17図はｋ×ｌ個のメモリ・エレメントを示す図、 第18図は本実施例での入力側の画像メモリ、プロセツサ
・ユニツトと、出力側の画像メモリの関係図、 第19図は本実施例で使用した画像圧縮データの書式図、 第20図は本実施例での各プロセツサ・エレメントの機能
図、 第21図は本実施例での入力側の画像メモリ、プロセツサ
・ユニツトと、出力側の画像メモリの関係図、 第22図，第23図は本実施例での各プロセツサ・エレメン
トの動作概略図、 第24図は本実施例での伸長処理時における入力画像メモ
リ、プロセツサユニツト及び出力画像メモリの関係図で
ある。 図中、１……画像メモリ、1a,1b……メモリ・エレメン
ト、２……プロセツサ・ユニツト、2a……プロセツサ・
エレメント、３……周辺部、４……ローアドレス・ジエ
ネレータ、５……カラムアドレス・ジエネレータ、91…
…入力側画像メモリ、92……プロセツサ・ユニツト、93
……出力側画像メモリ、94……制御回路、95……入力装
置、96……出力装置、240,260,290……入力側画像メモ
リ、261,291……入力画像ブロツク、240a,261a,291a…
…入力画素、241,262,292……プロセツサ・ユニツト、2
41a,263a,263b,292a……プロセツサ・エレメント、242,
264,293……出力側画像メモリ、243……出力画像ブロツ
ク、243a,264a,293a……出力画素、244,265,294……制
御部である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 河村 尚登 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 昭62−13165（ＪＰ，Ａ) 特開 昭60−185987（ＪＰ，Ａ) 特開 昭61−107475（ＪＰ，Ａ) 特開 昭61−16369（ＪＰ，Ａ)

Claims (1)

1. (57)【特許請求の範囲】 １．画像を所定サイズに分割された領域単位で圧縮する
   画像処理装置であって、 前記領域の画素数に対応する複数のメモリ・エレメント
   から成り、画像データを格納する画像メモリと、 前記領域の画素数に対応する複数のプロセッサ・エレメ
   ントから成り、前記複数のメモリ・エレメントから並列
   に読み出された画像データを前記領域単位で圧縮すべ
   く、前記複数のプロセッサ・エレメント間で該プロセッ
   サ・エレメントにおいて演算された画像データを転送
   し、転送された画像データを演算処理するプロセッサと
   を備えることを特徴とする画像処理装置。