KR970029033A - 프로세서의 벡터 데이타 조정 장치 - Google Patents

프로세서의 벡터 데이타 조정 장치 Download PDF

Info

Publication number
KR970029033A
KR970029033A KR1019950041906A KR19950041906A KR970029033A KR 970029033 A KR970029033 A KR 970029033A KR 1019950041906 A KR1019950041906 A KR 1019950041906A KR 19950041906 A KR19950041906 A KR 19950041906A KR 970029033 A KR970029033 A KR 970029033A
Authority
KR
South Korea
Prior art keywords
word
latch
outputting
predetermined
register
Prior art date
Application number
KR1019950041906A
Other languages
English (en)
Other versions
KR0177985B1 (ko
Inventor
박현철
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950041906A priority Critical patent/KR0177985B1/ko
Priority to US08/751,356 priority patent/US5903779A/en
Publication of KR970029033A publication Critical patent/KR970029033A/ko
Application granted granted Critical
Publication of KR0177985B1 publication Critical patent/KR0177985B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • G06F7/768—Data position reversal, e.g. bit reversal, byte swapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring
    • G06F13/4013—Coupling between buses with data restructuring with data re-ordering, e.g. Endian conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Complex Calculations (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

본 발명은 각종 디지탈 정보를 처리하는 프로세서에 관한 것으로, 레지스터의 입출력 동작 횟수를 감소 시킴으로써 프로세서 전체의 성능을 향상시키도록 한 프로세서의 백터 데이타 조정 장치에 관한 것이다.
종래의 프로세서는 자체의 내부 워드(word) 사이즈 보다 큰 다중 데이타를 버스를 통하여 입출력하는 경우, 입출력되는 어드레스가 자체의 버스 폭과 일치하지 않는 경우, 입출력 횟수가 증가됨과 동시에 데이타가 레지스터로 옮겨지는 경우 또는 레지스터에서 데이타가 버스로 옮겨지는 경우에는 레지스터 포트를 이용한 입출력 횟수가 증가되므로, ALU가 레지스터를 억세스 할 수 있는 횟수가 감소됨으로 인하여 ALU가 연산처리 동작을 지속적으로 수행할 수 없게 되어 프로세서 전체의 성능이 저하되는 문제점이 있었다.
본 발명은 프로세서에 구비된 레지스터의 입출력 동작 횟수를 감소시킴으로써 ALU가 레지스터를 억세스 할 수 있는 횟수를 증가시켜 프로세서 전체의 성능을 향상시키게 된다.

Description

프로세서의 벡터 데이타 조정 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 프로세서의 백터 데이타 조정장치의 구성도,
제2도는 제1도에 도시된 워드 조정로직의 구성도.

Claims (4)

  1. 입력된 정보의 워드를 위치 조정하여 출력하는 워드 조정로직과, 상기 워드 조정로직으로부터 인가되는 각 워드내에서 엔다이언을 크거나 작게 조정하여 출력하는 엔다이언 조정로직과, 상기 엔다이언 조정로직(20)으로부터 인가되는 워드를 래치하였다가 출력하는 제1래치와, 상기 제1래치로부터 인가되는 워드를 래치하였다가 출력하는 제2래치와, 상기 제2래치로부터 인가되는 워드를 래치하였다가 출력하는 제3래치와, 상기 제1래치와 제2래치로부터 인가되는 워드중에서 하나를 선택하여 레지스터 측으로 출력하는 제2선택로직을 포함하는 것을 특징으로 하는 프로세서의 백터 데이타 조정장치.
  2. 제1항에 있어서, 상기 워드 조정로직은 인가받은 제1워드의 소정 번째 비트를 다중화시켜 출력하는 제1멀티플렉서와, 입력된 제2워드의 소정 번째 비트를 다중화시켜 출력하는 제2멀티플렉서와, 입력된 제3워드의 소정 번째 비트를 다중화시켜 출력하는 제3멀티플렉서와, 인가받은 제4워드의 소정 번째 비트를 다중화시켜 출력하는 제4멀티플렉서를 포함하는 것을 특징으로 하는 프로세어의 백터 데이타 조정장치.
  3. 제1항에 있어서, 상기 엔다이언 조정로직은 상기 워드 조정로직으로부터 인가되는 워드의 제1내지 제4바이트와 소정 비트를 입력받아 다중화시켜 출력하는 다수의 멀티플렉서를 포함하는 것을 특징으로 하는 프로세어의 백터 데이타 조정장치.
  4. 제1항에 있어서, 상기 제1 및 제2선택로직은 다수의 래치를 구비하여 인가받은 다수의 소정비트 그룹을 래치하였다가 출력하는 제1래치부와, 다수의 래치를 구비하여 상기 제1래치로부터 인가받은 다수의 소정비트 그룹을 래치하였다가 출력하는 제2래치부와, 다수의 멀티플렉서를 구비하여 상기 제1래치부(61)와 제2래치부로부터 인가되는 소정비트 그룹중에서 선택신호에 따라 하나의 소정비트 그룹을 선택하여 레지스터측으로 출력하는 멀티플렉서를 포함하는 것을 특징으로 하는 프로세어의 백터 데이타 조정장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950041906A 1995-11-17 1995-11-17 프로세서의 벡터 데이터 조정 장치 KR0177985B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950041906A KR0177985B1 (ko) 1995-11-17 1995-11-17 프로세서의 벡터 데이터 조정 장치
US08/751,356 US5903779A (en) 1995-11-17 1996-11-18 System and method for efficient packing data into an output buffer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950041906A KR0177985B1 (ko) 1995-11-17 1995-11-17 프로세서의 벡터 데이터 조정 장치

Publications (2)

Publication Number Publication Date
KR970029033A true KR970029033A (ko) 1997-06-26
KR0177985B1 KR0177985B1 (ko) 1999-05-15

Family

ID=19434470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950041906A KR0177985B1 (ko) 1995-11-17 1995-11-17 프로세서의 벡터 데이터 조정 장치

Country Status (2)

Country Link
US (1) US5903779A (ko)
KR (1) KR0177985B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6125406A (en) * 1998-05-15 2000-09-26 Xerox Corporation Bi-directional packing data device enabling forward/reverse bit sequences with two output latches
US6351750B1 (en) * 1998-10-16 2002-02-26 Softbook Press, Inc. Dynamic conversion of byte ordering for use on different processor platforms
US6820195B1 (en) * 1999-10-01 2004-11-16 Hitachi, Ltd. Aligning load/store data with big/little endian determined rotation distance control
US6728874B1 (en) * 2000-10-10 2004-04-27 Koninklijke Philips Electronics N.V. System and method for processing vectorized data
US7584316B2 (en) * 2003-10-14 2009-09-01 Broadcom Corporation Packet manager interrupt mapper
GB2409059B (en) * 2003-12-09 2006-09-27 Advanced Risc Mach Ltd A data processing apparatus and method for moving data between registers and memory
GB2409066B (en) * 2003-12-09 2006-09-27 Advanced Risc Mach Ltd A data processing apparatus and method for moving data between registers and memory
JP2008508588A (ja) * 2004-07-30 2008-03-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 様々な外部メモリサイズとエンディアンネスに対して適応できるデータ処理装置
JP4437464B2 (ja) 2005-06-01 2010-03-24 株式会社ルネサステクノロジ 半導体装置及びデータ処理システム
US11030792B1 (en) * 2019-05-22 2021-06-08 Parallel International GmbH System and method for packing sparse arrays of data while preserving order
US11004263B1 (en) 2019-05-22 2021-05-11 Parallels International Gmbh System and method for reading arrays of data by rebuilding an index buffer while preserving order
US11934332B2 (en) * 2022-02-01 2024-03-19 Mellanox Technologies, Ltd. Data shuffle offload

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2633331B2 (ja) * 1988-10-24 1997-07-23 三菱電機株式会社 マイクロプロセッサ
US5446482A (en) * 1991-11-13 1995-08-29 Texas Instruments Incorporated Flexible graphics interface device switch selectable big and little endian modes, systems and methods
US5423010A (en) * 1992-01-24 1995-06-06 C-Cube Microsystems Structure and method for packing and unpacking a stream of N-bit data to and from a stream of N-bit data words
DE4322343C2 (de) * 1992-07-06 1996-10-02 Mitsubishi Electric Corp Mittel zum Erfassen eines Bewegungsvektors und Verfahren zum Bestimmen eines Bewegungsvektors
US5524256A (en) * 1993-05-07 1996-06-04 Apple Computer, Inc. Method and system for reordering bytes in a data stream
US5560030A (en) * 1994-03-08 1996-09-24 Texas Instruments Incorporated Transfer processor with transparency
US5819117A (en) * 1995-10-10 1998-10-06 Microunity Systems Engineering, Inc. Method and system for facilitating byte ordering interfacing of a computer system

Also Published As

Publication number Publication date
US5903779A (en) 1999-05-11
KR0177985B1 (ko) 1999-05-15

Similar Documents

Publication Publication Date Title
US5437049A (en) Reduction processor employing an active associative memory
US20050132107A1 (en) Fast, scalable pattern-matching engine
KR920006971A (ko) 멀티포오트메모리
KR970029033A (ko) 프로세서의 벡터 데이타 조정 장치
KR890015143A (ko) 다이렉트 메모리 액세스 제어장치
US4984189A (en) Digital data processing circuit equipped with full bit string reverse control circuit and shifter to perform full or partial bit string reverse operation and data shift operation
US4153939A (en) Incrementer circuit
US6810456B2 (en) Arbiter and bus system therefor
KR100947446B1 (ko) Ｖｌｉｗ 프로세서
KR970068365A (ko) 통신제어장치 및 그것을 사용한 통신시스템
KR970029772A (ko) 비트-시리얼 메트릭스 전치를 위한 초대규모 집적회로
US4943941A (en) Floating point processor employing counter controlled shifting
US6940619B1 (en) Polynomial based multi-level screening
US6781717B1 (en) Threshold screening using range reduction
KR970049492A (ko) 버스 제어기를 갖는 데이타 프로세서
EP0715252A1 (en) A bit field peripheral
El-Khashab et al. The modular pipeline fast Fourier transform algorithm and architecture
KR970005175A (ko) 파이프라인 구조에 근거한 곱셈/나눗셈 공유 처리기 구조
EP1120958A2 (en) Polynomial based multi-level screening
US5724302A (en) High density decoder
SU1198532A1 (ru) Операционное устройство микропроцессорной вычислительной системы
US9292639B1 (en) Method and system for providing additional look-up tables
JPH10312356A (ja) データ転送装置
KR980004015A (ko) 파이프라인 스테이지를 이용한 고속 승산기
KR970056151A (ko) 병렬 스크램블러/디스크램블러

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071101

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee