KR970056151A - 병렬 스크램블러/디스크램블러 - Google Patents
병렬 스크램블러/디스크램블러 Download PDFInfo
- Publication number
- KR970056151A KR970056151A KR1019950062144A KR19950062144A KR970056151A KR 970056151 A KR970056151 A KR 970056151A KR 1019950062144 A KR1019950062144 A KR 1019950062144A KR 19950062144 A KR19950062144 A KR 19950062144A KR 970056151 A KR970056151 A KR 970056151A
- Authority
- KR
- South Korea
- Prior art keywords
- shift
- exclusive
- gates
- descrambler
- parallel
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/234—Processing of video elementary streams, e.g. splicing of video streams, manipulating MPEG-4 scene graphs
- H04N21/2347—Processing of video elementary streams, e.g. splicing of video streams, manipulating MPEG-4 scene graphs involving video stream encryption
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
- H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
- H04N21/42623—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific decryption arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs
- H04N21/4405—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving video stream decryption
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
본 발명은 소정의 병렬 클럭에 동기되는 쉬프트 레지스터(11); 상기 쉬프트 레지스터의 각 쉬프트 단 중 순차적으로 2개의 쉬프트 단에 저장된 데이타를 입력받아 연산한 후, 해당 쉬프트 단으로부터 다수단 앞의 쉬프트 단으로 그 연산 값을 입력시키는 다수의 제1배타적 논리합 게이트(12 내지 18); 및 상기 제1배타적 논리합 게이트들 중 어느 하나의 출력 값과 입력되는 스크램블된 병렬 데이타 중 어느 하나를 입력받아 연산하고, 그 연산 결과 값을 최종 출력 데이타로 하는 다수의 제2배타적 논리합 게이트(19 내지 26)를 구비하는 것을 특징으로 하는 병렬 스크램블러/디스크램블러에 관한 것으로, 데이타를 바이트로 처리함으로써 실제 데이타의 포맷 형식을 그대로 실제 스크램블러/디스크램블러 로직에 연결하여 사용할 수가 있으므로 설계를 하는데 있어서 그 응용 범위를 넓힐 수 있도록 한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 일실시예에 따른 병렬 스크램블러/디스크램블러의 구성도,
제4도는 제3도의 주요 신호 파형도.
Claims (3)
- 소정의 병렬 클럭에 동기되는 쉬프트 레지스터; 상기 쉬프트 레지스터의 각 쉬프트단 중 순차적으로 2개의 쉬프트 단에 저장된 데이타를 입력받아 연산한 후, 해당 쉬프트 단으로부터 다수단 앞의 쉬프트 단으로 그 연산 값을 궤환 입력시키는 다수의 제1배타적 논리합 게이트; 및 상기 제1배타적 논리합 게이트들 중 어느 하나의 출력 값과 입력되는 스크램블된 병렬 데이타중 어느 하나를 입력받아 연산하고, 그 연산 결과 값을 최종 출력 데이타로 하는 다수의 제2배타적 논리합 게이트를 구비하는 것을 특징으로 하는 병렬 스크램블러/디스크램블러.
- 제1항에 있어서, 상기 다수의 제1배타적 논리합 게이트는 상기 쉬프트 레지스터의 각 쉬프트 단에 저장된 데이타 중 마지막 쉬프트 단으로부터 순차적으로 2개의 쉬프트 단에 저장된 데이타를 입력받아 연산하는 것을 특징으로 하는 병렬 스크램블러/디스크램블러.
- 제2항에 있어서, 상기 다수의 제1배타적 논리합 게이트는 상기 연산 값을 해당 쉬프트 단으로부터 적어도 4단 앞의 쉬프트 단으로 궤환 입력시키는 것을 특징으로 하는 병렬 스크램블러/디스크램블러.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950062144A KR100362194B1 (ko) | 1995-12-28 | 1995-12-28 | 병렬스크램블러/디스크램블러 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950062144A KR100362194B1 (ko) | 1995-12-28 | 1995-12-28 | 병렬스크램블러/디스크램블러 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970056151A true KR970056151A (ko) | 1997-07-31 |
KR100362194B1 KR100362194B1 (ko) | 2003-02-11 |
Family
ID=37490726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950062144A KR100362194B1 (ko) | 1995-12-28 | 1995-12-28 | 병렬스크램블러/디스크램블러 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100362194B1 (ko) |
-
1995
- 1995-12-28 KR KR1019950062144A patent/KR100362194B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100362194B1 (ko) | 2003-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970060485A (ko) | 입출력 장치 | |
US5850568A (en) | Circuit having plurality of carry/sum adders having read count, write count, and offset inputs to generate an output flag in response to FIFO fullness | |
KR950009450A (ko) | 데이타 동기 시스템 및 방법 | |
KR960025082A (ko) | 데이타 전송장치 | |
KR970029033A (ko) | 프로세서의 벡터 데이타 조정 장치 | |
KR970068365A (ko) | 통신제어장치 및 그것을 사용한 통신시스템 | |
KR960043531A (ko) | 고속 동기 카운터 회로 | |
KR930006539A (ko) | 가산기 | |
KR970029772A (ko) | 비트-시리얼 메트릭스 전치를 위한 초대규모 집적회로 | |
KR970056151A (ko) | 병렬 스크램블러/디스크램블러 | |
WO2002021272A3 (en) | Method and apparatus for enhancing reliability of automated data processing | |
KR910014805A (ko) | 디지탈신호처리장치 | |
KR980004015A (ko) | 파이프라인 스테이지를 이용한 고속 승산기 | |
KR970008883A (ko) | 인버터에서의 데드(Dead) 타임 발생회로 | |
EP0187758A1 (en) | Counting apparatus having independent subcounters | |
KR200245724Y1 (ko) | 8k클럭추출장치 | |
KR970002073B1 (ko) | 파이프 라인 구조를 이용한 브이 엘 디 장치 | |
SU1667041A1 (ru) | Устройство дл ввода информации | |
KR950033810A (ko) | 수정형 부스승산기에 있어서 부분곱 행 생성회로 | |
KR970007675A (ko) | 프로그램어블 데이타 일치 검출 회로 | |
KR950024065A (ko) | 파이프라인(pipeline) 레지스터 | |
KR970049379A (ko) | 16비트 병렬 디스크램블러의 16비트 병렬 디스크램블링 데이타 생성회로 | |
KR950029926A (ko) | 이진 보수 발생을 위한 병렬 곱셈기 | |
KR940023099A (ko) | 데이타의 직/병렬변환방법 및 장치 | |
KR970078195A (ko) | 자기 동기식 셀 페이로드 병렬 스크램블러 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20051021 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |