SU1173447A1 - Устройство дл сдвига информации - Google Patents
Устройство дл сдвига информации Download PDFInfo
- Publication number
- SU1173447A1 SU1173447A1 SU843713982A SU3713982A SU1173447A1 SU 1173447 A1 SU1173447 A1 SU 1173447A1 SU 843713982 A SU843713982 A SU 843713982A SU 3713982 A SU3713982 A SU 3713982A SU 1173447 A1 SU1173447 A1 SU 1173447A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- register
- modulo
- outputs
- information
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
УСТРОЙСТВО ДЛЯ СДВИГА ИНФОРМАЦИИ , содержащее m-разр дный регистр информационного числа, г-разр дный регистр числа сдвигов ( п - .ближайшее целое, большее log j Pi), регистр сдвига, регистр контрольного числа, первый и второй блоки свертки по модулю три, сумматоры по модулю два, п-1 групп мультиплексоров , элементы И, причем информационные входы регистра сдвига соединены с выходами регистра информационного числа, входы которого вл ютс первыми входами устройства, а управл ющие входы регистра сдвига соединены с выходами регистра числа сдвигов, вход которого вл етс вторым входом устройства, выход регистра сдвига л етс информационным выходом устройства , с-е управл ющие входы и входы стробировани мультигшексоров 1-й группы (,,п-1, , п-1) соединены соответственно с (c+i)-M и i-M выходами регистра числа сдвигов, и-и выход которого соединен с первыми входами элементов И, а первый выход с первыми входами сумматоров по модулю два, о(-й информационный вход г-го мультиплексора первой и второй групп (, 1 т/2 , ,л ) соединен с
Description
Изобретение относитс к вычислительной технике, Цель изобретени упрощение уст ройства. На чертеже представлена структур на схема устройства дл случа при этом , ,3, ,2 , г. 1,2, ,2, ,2 , Устройство содержит регистр 1 ин формационного числа, регистр 2 числ сдвигов, регистр 3 сдвига, регистр контрольного числа, сумматоры 5 1.1 5-1.2, 5-1.3, 5-2.1 ПС модулю три мультиплексоры б-. 1 j, 6-2« 1 ,6-2,2,6™ .3..2,элементы И 7-1 и 7-2, первы 8 и второй 9 блоки свертки по модул три, первый 10-и второй 11 суммато по модулю два. Устройство работает .следующим об разом.. Вначальный момент времени в регистр 1 информационного числа заноситс информаци в виде 15-разр дного числа А, в регистр. 2 числа сдв гов - двоичное 4-разр дное число W, определ ющее величину сдвига, в регистр 4 контрольного числа - код КА вл ющийс вычетом по модулю три числа А, Числа А и. W поступают с вы ходов регистров 1 и 2 соответственно на информационные и управл ювще входы регистра 3 сдвига, с выхода которого снимаетс 15-разр дное чис ло, сдвинутое относительно исходного на W разр дов и потер вшее W младших разр дов. С выходов регистра 1 информацион ного числа число А поступает также на информационные входы мультиплексоров 6-1.1, 6-2,1 и 6-2,2 первой и второй групп так, что на а-й информационный вход г-го мультиплексора i-й группы поступает сигнал с 2V-a- -r-r.o выхода регистра 1 информационного числа.. На сумматорах 5-1. 1у 5-I.2 и 5-1,3 по модулю три первого руса выполн етс свертка по модулю три частей числа А, включающий соответственно с 1 по 4, с 5 по 8 и с 9 по 12 разр ды числа. На сумматоре 5-2.1 по модулю TJJH второго руса выполн етс сверт ка по модулю три результатов, полученных на выходах сумматоров 5-1„1 и 5-1.2 по модулю три первого руса . При этом формируетс вычет по модулю три части числа А, включающий с 1-го по 7-й разр ды числа А. С выходов сумматоров 5-1-, 1 и 5-1,3 по модулю три вычеты поступают на информационные входы мультиплексоров 6-3.1 и 6-3.2 третьей группы так, что на а-е информационные входы первого и второго мультиппексоров третьей группы подаютс сигналы с.оответственно с первого и второго выходов ()-го сумматора по модулю три первого руса. С выхода сумматора 5-2.1 по модулю- три второго руса вычетпоступает ка первые входы элементов И 7-1 и 7-2, На с-е управл ющие входы и выходы стробировани мультиплексоров i-й группь поступают разр ды двоичного числа соответственно с (c+i)-ro и iго выходов регистра числа сдвигов. На вторые входы элементов И поступает старший разр д числа W, снимаемый с его 4-го выхода. Таким образом, на управл ющие входы i-й группы мультиплексоров подано число W., образованное из n-i старших разр дов числа W, а выходы i-й группы мультиплексоров принимают нулевые значени Спри подаче на вход стробировани нулевого сигнала ) либо значени вычето.в, вл ющихс результанта- ми свертки разр дов числа А с (2 W + + 1)-го по 2 i- (2W,- +1)-йразр д. Выходы элементов И принимают либо нулевое значение (при нулевом старшем разр де числа W), либо значени вычета на выходе сумматора по модулю три. С выходов мультиплексоров и элементов И сш- маютс вычеты по модулю три разр дов числа А с 1-го по W-й младший разр ды, тер емые при числа А на регистре 3 сдвига, I Например, при сдвиге числа А на 5 разр дов , на выходах мультиплексоров 6-2.1 и 6-2.2 второй группы и выходах элементов И 7-1 и 7-2 образуютс нулевые коды, а на выходах мультиплексоров 6-1.1 первой группы . и мультиплексоров 6-3. и 6-3,2 треть ей группы образуютс соответственно разр д 5 числа А и код, вл ющийс результатом свертки по модулю три разр дов числа А с 1-го по 4-й разр д, Код с выходов мультиплексоров и элементов И поступает на входы первого блока 8, свертки по модулю
3 1
три, на другие входы которого с выходов регистра контрольного числа подаетс код КА. Блок 8 осуществл ет свертку по модулю три поступаемой на его входы информации и формирует при этом код 1(А, вл ющийс вычетом.числа А по модулю три, скорректированным на величину отбрасываемых при сдвиге разр дов.
Код КА поступает на вторые входы сумматоров 10 и 11 по модулю два, на первые входы которых подаетс младший разр д числа W. Сумматоры 10.
474
и 1 1 по модулю два инвертируют код КА при сдвиге числа А на нечетное количество разр дов и передают его на выход без применени в npoTHB-,
ном случае. При этом образуетс код, равный вычету по модулю три сдвинутого числа А. Этот код и код с выхода регистра сдвига поступают на входы второго блока 9 свертки по модулю
три, на котором выполн етс совместна свертка этих кодов и вырабатыва- . етс контрольйый код, позвол ющий судить о правильности работы устройства ,.
Claims (1)
- УСТРОЙСТВО ДЛЯ СДВИГА ИНФОРМАЦИИ, содержащее m-разрядный регистр информационного числа, η-разрядный регистр числа сдвигов ( η - ближайшее целое, большее log2m), регистр сдвига, регистр контрольного числа, первый и второй блоки свертки по модулю три, сумматоры по модулю два, п-1 групп мультиплексоров, элементы И, причем информационные входы регистра сдвига соединены с выходами регистра информационного числа, входы которого являются первыми входами устройства, а управляющие входы регистра сдвига соединены с выходами регистра числа сдвигов, вход которого является вторым входом устройства, выход регистра сдвига ляется информационным выходом устройства, с-е управляющие входы и входы стробирования мультиплексоров ι-й группы (i»l,.n-l, Св1, п-1) соединены соответственно с (c+i)-m и i-м выходами регистра числа сдвигов, n-й выход которого соединен с первыми входами элементов И, а первый выход с первыми входами сумматоров по модулю два, о(-й информационный вход г-го мультиплексора первой и второй групп (й=0,]ш/2' £-1, ^=1,1) соединен с (21 а + г)-м выходом регистра информационного числа, вход регистра контрольного числа является третьим входом устройства, входы первого блока свертки по модулю три подключены к вывыходам регистра контрольного числа, элементов И и мультиплексоров, а выходы соединены с вторыми входами сумматоров по модулю два, входы второго ' блока свертки по модулю три соединены с выходами сумматоров по модулю два и регистра сдвига, а выход является контрольным выходом устройства, отличающееся тем, что, с целью упрощения устройства оно содержит £-2 групп сумматоров по модулю три по J т/2 — 1 сумматоров в х-й группе ( х=1, п-2), причем входы ?j-ro сумматора по модулю три первой группы ( 1, ] m/4 С-1) соединены с (4м-3), (4v~2), (4^-1) и 4^ выходами регистра информационного числа, а входы з-го сумматора по модулю три каждой последующей группы соединены с выходами (2^-1)-го и 2 у-го сумматоров по модулю три предыдущей группы, с»-е информационные входы первого и второго мультиплексоров i-й группы (ΐ ? 3) соединены соответственно с первым и вторым выходами (2а +1)-го сумматора по модулю три (,-2)-й группы, выходы сумматоров по модулю три последней группы соеди йены с вторыми входами элементов И.ίИ 73447
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843713982A SU1173447A1 (ru) | 1984-03-27 | 1984-03-27 | Устройство дл сдвига информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843713982A SU1173447A1 (ru) | 1984-03-27 | 1984-03-27 | Устройство дл сдвига информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1173447A1 true SU1173447A1 (ru) | 1985-08-15 |
Family
ID=21108663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843713982A SU1173447A1 (ru) | 1984-03-27 | 1984-03-27 | Устройство дл сдвига информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1173447A1 (ru) |
-
1984
- 1984-03-27 SU SU843713982A patent/SU1173447A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 529488, кл. G I1 С 19/00, 1975. Авторское свидетельство СССР № 1109807, кл. G 11 С 19/00, 1984 (прототип)... * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0416869B1 (en) | Digital adder/accumulator | |
SU1173447A1 (ru) | Устройство дл сдвига информации | |
EP0571694B1 (en) | Fast adder chain | |
EP0571693B1 (en) | Fast adder chain | |
SU1667059A2 (ru) | Устройство дл умножени двух чисел | |
SU1716609A1 (ru) | Кодирующее устройство кода Рида-Соломона | |
SU1282135A1 (ru) | Устройство дл сдвига информации с контролем | |
RU2149442C1 (ru) | Устройство для умножения по модулю семь | |
SU1605935A3 (ru) | Способ перекодировани @ -разр дных кодовых слов и устройство дл его осуществлени | |
RU2030792C1 (ru) | Вычислительное устройство | |
SU1115045A1 (ru) | Преобразователь @ -ичного позиционного кода в двоичный код | |
SU732946A1 (ru) | Стохастический преобразователь | |
SU809387A1 (ru) | Устройство сдвига | |
SU1105896A1 (ru) | Пирамидальна свертка по модулю три | |
SU1755326A2 (ru) | Регистр сдвига | |
SU1462297A1 (ru) | Матричное устройство дл делени | |
SU1168934A1 (ru) | Устройство дл сложени и вычитани чисел по модулю @ | |
SU898422A1 (ru) | Многовходовое суммирующее устройство | |
RU2143722C1 (ru) | Устройство для умножения по модулю семь | |
SU995089A1 (ru) | Устройство дл изменени @ -разр дного двоичного числа на единицу | |
SU1368874A1 (ru) | Устройство дл сдвига операндов | |
SU1439580A1 (ru) | Устройство дл одновременного вычислени двух многочленов | |
SU690477A1 (ru) | Цифровое устройство ограничени числа по модулю | |
SU620972A1 (ru) | Устройство сдвига влево на р разр дов дл ( ) кодов рида-маллера | |
SU1141401A1 (ru) | Устройство дл вычислени разности двух чисел |