SU1462297A1 - Матричное устройство дл делени - Google Patents

Abstract

Изобретение относитс  к в ычис- лительной технике и может быть ис- подьзовано при построении однотактных матричных делителей повьгаенного бы-- стродействи . Целью изобретени   вл етс  сокращение аппаратурных затрат. Поставленна  цель достигаетс  тем, что матричное устройство дл  делени , содержащее матрицу  чеек 1, группу одноразр дных полусумматоров 2 группу одноразр дных сумматоров 3, группу элементов ИСКЛЮЧАЮЩЕЕ ШШ 5, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7 и элемент НЕ 8, содержит группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4,6 и элемент И 9 с соответствующими св з ми. 1 з.п..ф-лы, 2 ил.

Description

Фиг./

Изобретение относитс  к вычислительной технике и может быть исполь- эовано при построении однотактйых делителей матричного типа дл  вьшол- Нени  операции делени  в дополнительном двоичном коде.

Целью изобретени   вл етс  сокращение аппаратурных затрат.

На фиг. I представлена схема пред Лагаемого матричного устройства дл  Делени  (при разр дности равной че- 1|ырем) ) на фиг. 2 - схема  чейки мат 1|ицы.

Устройство (фиг. 1) содержит  че 1 матрицы, группы одноразр дных Полусумматоров 2, группу одноразр д- йых сумматоров 3, вторую группу злеМентов ИСКЛЮЧАЮЩЕЕ ИЛИ 4, первую itpynny элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5, третью группу элементов ИСКЛЮЧАЮЩЕЕ Или 6, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7, Элемент НЕ 8, элемент И 9, входы 10 Ц 11 соответственно знаков делимого и делител  устройства, выход 12 зна- ka частного устройства, группы входов 13 и 14 соответственно делимого и делител  устройства, группу выходов 15 частного устройства, группу выходов 16 остатка устройстваi

Ячейки 1 матрицы (фиг. 2) содержат первый вькод 17  чейки 1 матрицы фдноразр дньй сумматор 18, однораз- |) дный коммутатор 19, первый и второй информационные входы 20 и 21  чейки 1 матрицы, вход 22 переноса и выход 23 переноса ки 1 матрицы, управл ющий Вход 24 1 матрицы, второй выход 25 Ячейки 1 матрицы.

. -г,

Номера строк в устройстве возрастают сй ерху вниз, а столбцов слева направо. Аналогична нумераци  элементов в группах.

Устройство работает следующим образом .

Дополнительный код делимого X в разр дов (знаке 2N - разр дной - мантиссой) поступает на входы 10 и 13 устройства. Делитель у в N+ разр дов поступает на входы П и 14. Знак частного формируетс  элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 7 и поступает на выход 12 устройства, а N-разр дное частное, после завершени  переходного процесса в устройстве - на выходах 15. Между величинами делимого

Q

5 0 5 0

5 0

5

0

5

и делител  должно соблюдатьс  соотношение / X If 1-у I. i

Вычисление цифр частного осуществл етс  итерационно, начина  со старших разр дов. Основными действи ми итераций  вл ютс  вычитание из очередного остатка делител  и формирование по знаку разницы следующего очередного остатка. Дл  выполнени  вычитаний используютс  сумматоры 18  чеек 1, а формирование очередных остатков осуществл етс  коммутаторами 19 этих же  чеек.

Дл  выполнени  вычитани  формируетс  такой код делител , чтобы его знак был всегда противоположен знаку очередных остатков (у всех очередных остатков знак один и тот же и совпадает со знаком делимого), Формирование требуемого кода делител  выполн етс  группой элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4 ипередачей сигнала с выхода элемента НЕ 8 на входы переноса сумматоров последних  чеек каждой строки матрицы.

Лерва  итераци  выполн етс  в  чейках 1 первой строки матрицы. Здесь из сдвинутого на один разр д в сторону старших разр дов кода нулевого остатка Q, которым  вл етс  код делимого, вычитаетс  код делител . Полученньй на выходах одноразр дных сумматоров этих  чеек код может быть первым очередным остатком Q, если его величина по модулю больше делител . Если это так (проверка услови  /Q о осуществл етс  nepBbiM элементом группы ИСКЛЮЧАЮЩЕЕ ИЛИ 5), то код с выходов сумматоров  чеек первой строки матрицы через первые входы коммутаторов этих же  чеек передаетс  в  чейки второй строки без изменени . В противном случае, он восстанавливаетс  путем передачи кода Q через вторые входы коммутаторов. Таким образом, на выходах коммутаторов  чеек первой строки матрицы формируетс  первый очередной остаток Q,.

Аналогичным образом происходит определение второго очередного остатка Q, вычисл емого в  чейках I второй строки матрицы, В сумматорах этих  чеек вычисл етс  разность и если, QI / / у (в этом случае на втором элементе ИСКЛЮЧА ОШЕЕ ИЛИ 5 - 1), на выходах коммутаторов  чеек форми31462297

в против- (К+1)-го одноразр дного полусумруетс  QJ, , равный Q,-y ном случае Q равен Q.

В последующих строках матрицы выполн ютс  те же действи . Окончательный остаток от делени  Q формируетс  на выходах I6 устройства .

Помимо функции управлени  коммутаторами  чеек при вычислении очередных остатков, каждый р-й элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5 группы совместно с р-ым элементом ИСКЛЮЧАЮПЩЕ ИЛИ 6 группы Участвует в формировании р-й цифры частного. Значение р-й цифры частного равно 1, если /Qg.i/7//y( 15

10

О, если/р., дл  случа .

iinii

20

или

когда знаки делимого и делител  равны . Когда знаки делимого и делител  не равны, то условие, по которому определ етс  р-  цифра частного, мен етс  на противоположное. Последнее обеспечиваетс  инвертированием сигналов , проход щих через группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 6, когда знак частного равен единице.

Claims (1)

1. Матричное устройство дл  делени  , содержащее матрицу  чеек, группу полусумматоров одноразр дных, группу одноразр дных сумматоров, пер- вую группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент НЕ, причем п арвый и второй входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к входам знаков делимого и делител  устройства, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с выходом знака частного устройства, выходы одноразр дных полусумматоров группы  вл ютс  соответствующими выходами частного группы устройства, выход переноса (К+1)-го (К 1-N-1, N- разр дность частного) одно-разр дного сумматора группы соединен с вхо- .дом переноса К-го одноразр дного сумматора группы, выход переноса

25

30

матера группы соединен с входом переноса К-го одноразр дного полусумматора группы, вход переноса К-й  чейки р-й строки матрицы соединен с выходом переноса (К+1)-й  чейки р-й строки матрицы (р 1-№) , управл ющий вход (К+1)-й  чейки р-й строки матрицы соединен с управл ющим выходом К-й  чейки р-й строки матрицы, первый выход р-й  чейки К.г-й строки матрицы соединен с первым информационным входом р-й  чейки (К+1)-й строки матрицы, второй выход (К+15-Й  чейки К-й строки матрицы со единен с вторым информационным входом К-й  чейки (К+1)-й строки матрицы , выход р-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы соединен с управл ющим входом первой  чейки р-й строки матрицы, вторые выходы  чеек последней строки матрицы  вл ютс  соответствующими выходами остатка группы устройства и соединены с вхо дами первых слагаемых соответствующих одноразр дных сумматоров группы входы, кроме первого, делимого Г|туп пы устройства соединены соответственно с вторыми информационными вхо дами р-ых  чеек первой строки и N-ы  чеек (К+О-й строки матрицы, отличающеес  тем,что, с целью сокращени  аппаратурных затрат, оно содержит вторую и третью группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент И, причем входы делител  группы уст ройства соединены с входами соответ ствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ

40 второй группы, выходы которых соеди нены с первыми информационными входами соответствующих  чеек первой строки матрицы, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с входом вто45 рого слагаемого первого одноразр дного сумматора группы, с первыми вх дами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ трет ей группы и с входом элемента НЕ, в ход которого соединен с вторыми вхо

5о дами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы, с входами переноса N-ых  чеек р-й строки матрицы и с первым входом элемента И, выход которого соединен с входом переноса N-ro

55 одноразр дного сумматора группы, первые выходы  чеек N-й строки матрицы соединены соответственно с вхо дами второго слагаемого (К+1)-го од норазр дного сумматора группы и с

35

5

0

5

0

матера группы соединен с входом переноса К-го одноразр дного полусумматора группы, вход переноса К-й  чейки р-й строки матрицы соединен с выходом переноса (К+1)-й  чейки р-й строки матрицы (р 1-№) , управл ющий вход (К+1)-й  чейки р-й строки матрицы соединен с управл ющим выходом К-й  чейки р-й строки матрицы, первый выход р-й  чейки К.г-й строки матрицы соединен с первым информационным входом р-й  чейки (К+1)-й строки матрицы, второй выход (К+15-Й  чейки К-й строки матрицы соединен с вторым информационным входом К-й  чейки (К+1)-й строки матрицы , выход р-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы соединен с управл ющим входом первой  чейки р-й строки матрицы, вторые выходы  чеек последней строки матрицы  вл ютс  соответствующими выходами остатка группы устройства и соединены с входами первых слагаемых соответствующих одноразр дных сумматоров группы, входы, кроме первого, делимого Г|туп- пы устройства соединены соответственно с вторыми информационными входами р-ых  чеек первой строки и N-ых  чеек (К+О-й строки матрицы, отличающеес  тем,что, с целью сокращени  аппаратурных затрат, оно содержит вторую и третью группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент И, причем входы делител  группы устройства соединены с входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ

0 второй группы, выходы которых соединены с первыми информационными входами соответствующих  чеек первой строки матрицы, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с входом вто5 рого слагаемого первого одноразр дного сумматора группы, с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ третьей группы и с входом элемента НЕ, выход которого соединен с вторыми вхоо дами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы, с входами переноса N-ых  чеек р-й строки матрицы и с первым входом элемента И, выход которого соединен с входом переноса N-ro

55 одноразр дного сумматора группы, первые выходы  чеек N-й строки матрицы соединены соответственно с входами второго слагаемого (К+1)-го одноразр дного сумматора группы и с

5

вторым входом элемента И, первый вход делимого группы устройства соединен с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы второй выход первой  чейки К-й строки матрицы соединен с первым входом (К+1)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы, выход переноса перовой  чейки р-й строки соединен с . Ьторым входом р-го элемента ИСКЛЮЧА- ЮЩЕЕ ИЛИ первой группы, выход кото- рого соединен с вторым входом р-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ третьей труп-: ;пы, ВЫХОД которого соединен с входом I слагаемого одноразр дного полу- Iсумматора группы, выход суммы первого Iодноразр дного сз мматора грзшпы сое- |динен с входом переноса N-ro однораз- р дного полусумматора группы. 1: 2, Устройство по п. Г, о т л и - чающеес  тем, что  чейка матрицы содержит одноразр дный сумматор и одноразр дньй коммутатор, причем первый информационный вход  чейки матрицы соединен с входом первого слагаемого одноразр дного сумматора и  вл етс  первым выходом  чейки матрицы ,второй выход которой соединен с выходом одноразр дного коммутатора,управл ющий вход которого соединен с уп- равл ющими входом и выходом  чейки матрицы , вход и выход переноса которой соединены соответственно с входом и вькодом переноса одноразр дного сумматора , выход суммы которого соединен с первым информационным входом одноразр дного коммутатора, второй информационный вход которого соединен с входом второго слагаемого одноразр дного сумматора и с вторым информационным входом  чейки матрицы.

ЧИ

23

о

2

J/ X

F

фие,2

2Z

О