SU500527A1 - Контролируемый п-разр дный сумматор - Google Patents

Description

1

Изобретение относитс  к вычислительной: .технике, а именно к устройствам дл  обнаружени  ошибок в сумматоре.

Контролируемый fl -разр дный сумматор, выход переноса каждого i -го -разр да которого соединен с входом переноса (l +1)го разр да, причем каждый I -и разр д содержит два полусумматора и элемент ИЛИ, входы первого, полусумматора соединены с шиндми соответствующих разр дов слагаемых ,- выход суммы первого полусумматора соединен со входом суммы второго полусумматора , вход переноса которого соединен с выходом переноса элемента ИЛИ ( i -1)го разр да сумматора, выход переноса второго полусумматора соединен с первым входом элемента ИЛИ, ко второму входу которого подключен выход переноса первого полусумматора , элементы И и инверторы.

Однако дл  полного контрол  известного контролируемого сумматора необходимо количество контрольного оборудовани , равное количеству контролируемого оборудовани .

Цель изобретени  - уменьшение количества ко)гг|.о. оборудовани .

Это достигаетс  тем, что в каждый I -К разр д введены семивходовой пороговый элемент с весами входов, равными 1 и порогом срабатывани , равным 5, входы которого соединены соответственно с вы|ХодЬМ переноса ( i -1)-го разр да, со входами слагаемых данного разр да и через инверторы с выходами переносов первс го и второго полусумматоров,с выходом переноса элемента ИЛИ и с выходом суммы второго полусумматора , восьмивходовой пороговый элеменс весами входов, равными 1Ти порогом срабатывани , равным 4Тпервый-п тый входы которого соединены соответственно с выходами переносов первого и второго полусумматоров , с выходом суммы второго полусумматора , с выходом элемента И, входы которого соединены со входами слагаемых данного разр да и с выходом суммы первого полусумматора, а шестой-восьмой входы соединены соответственно с выходом Обратного кода переноса ( i -1)-го разр  да iT с входами обратного кода ела- гаемых данного разр да, причем вы ,ходы пороговых элементов всех раз- р дов соединены с лвходами многовлю .дового апемента ИЛИ.. Устройство схематически приведено на HeptSKe, Контролируемый П -разр дный сумматор в каждом разр де содержит два полусумматора 3, и 2 и элемент ИЛИ 3, входы первого полусумматора 1 соединены с шинами соответствующих разр дов слагаемых 0-1 , i)l выход суммы 5; первого полусумматора 1 соединен с вхо , ДРМ ..суммы второго полусу1|)Шатора 2, вход переноса которого соединен с выходом переноса элемента ИЛИ 3 соседнего разр  да сумматора. Выход переноса второго полусумматора 2 соединен с первым входо /элемента ИЛИ 3, ко второму входу которо подключен выход переноса первого полусум тора 1. Кроме того, каждый разр д сумматора содержит инверторы 4, 5, 6, элемент И 7 семивходовой пороговый элемент 8 с весами входов, равными 1 и порогом срабатывани , равным 5, входы которого соединены соответственно с выходом переноса соседнего разр да, со входами слагаемых 0 , 6 данного разр да, через инверторы 4, 5, 6 с выходами переносов С полусумма тороБ 1, 2 с выходом переноса С элемента ИЛИ 3 и с выходом суммы S( полусумматора 2. Входы восьмивходового порогового элемента 9 с весами входов, равными 1, и порогом фабатывани , равным 4, соединены соответствен но с выходами переносов С. , С/пЪлуIII сумматоров 1, 2 с выходом суммы S: , полусумматора 2, с выходом элемента И 7 входы которого соединены со входами слагаемых и , 6 данного разр да и с выходом суммы S полусумматора 1, остальные входы порогового элемента 9 соединены соответственно с выходом обратного кода переноса элемента ИЛИ 3 соседнего разр да и с обратными кодами слагаемых и I bf данного разр да, причем выходы пороговых элементов 8, 9 всех разр дов соединены со входами многовходового элеме нта ИЛИ 1О. Устройство работает следующим образом Входы пороговых элементов 8 и 9 под- . ключеиы так, что при по влении ошибочного сигнала на вуутренних I шинах С, . , а сумматора или на его выходах Si CL сумма входных сигналов одного из пороговых элементов превышает его П0рог,т,е величн у 5 дл  элемента В if величину дл  злемента 9, в результате чего на выходе одного из пороговых по витс  сигнал ошибки. Дл  npHMCfia paccMmpHwiPTcji работа .cyMMOTOiia на входном lUiGoiio С О, (J, 1 Ь; 1 при неисправном полусумматоре 1. При правильной работе полусумматора 1 на шине . будет сигнал,соответствук ций О, на шине С 1. При ошибочном по влении на шине S сигнала входной набор кодов, подаваемых на входы порогового элемента 9,будет иметь вид 10О10111. Сумма входных кодов равна 5, что прей|1шает порог срабатывани  порогового элемента 9 и на выходе иброгового элемента 9 по витс  ситна  оййбки. П|рй по влении на шине С сигнала О вместо I срабатывает пороговый элемент 8. При одновременной неправильной работе и схемы формировани  суммы, и схемы формировани  переноса срабатывает пороговый элемент 8, В сум1 зторе обнаруживаютс  все одиночные ошибки, а также большинство двойных ошибок в одном из полусумматоров кроме одной, а именно навхо дном наборе С -1, и 1, fc; 1 лри неисправности полусумматора 2, заключак щейс  в том, что $ 0, а О. Числологических уровней, через которые йроходит сигнал от входа к выходу в схеме контрол  .предлагаемого сумматора равно 3 (инвертор - ПЭ - схема ИЛИ). Ф о р м j л а., и 3 9 б р е т 8 н и   Контролир5г.емый П -разр дный сумматор, выход переноса каждого i -го разр да которого соединен со входом переноса ( i +1)го разр да, причем каждый ( -и разр д содержит два полусумматора и элемент ИЛИ, входы первого полусумматора соединены с шинами соответствующих разр дов слагаемых , выход суммы первого полусумматора соединен со входом цуммы второго полусумматора , вход переноса которого соединен с выходом переноса элемента ИЛИ ( / -1)-го разр да сумматора, выход переноса второго полусумматора соединен с первым входом элемента ИЛИ, ко второму входу которого подключен выход переноса первого полусумматора , элементы И, инверторы, отличающийс  тем, что, с целью уменьшени  количества контрольного оборудовани , а каждый I-tt разр д введенысемивходовой пороговый элемент с весами входов, равнь - ми 1 и порогом срабатывани , равным 5 входы которого соединены соответственно с выходом переноса ( 1 -1)-го разр да, со входами слагаемых данного разр да и через инверторы с выходами переносов первого и .второго полусумматоров, с выходом переноса элемента ИЛИ и с выходом суммы второго полусумматора, восьмипходовой пороговый элемент с весами входов, равными и порогом срабатывани , равным 4 первый-п тый входы когорого соеди|{еиы соотретственно с выходами переносов первого   второго полусумматоров, с выходом суммы второго полусумматора, с выходом элемента И, входы которого Соединены с входами елагаемых данного разр да и с выходом, суммы первого полусумматора, шестой-восьмой вхо6 ы соединены соответственно с оыхоаом к ратного кода переноса ( I -1)-го разр де со входами обратного кода слагаемых данного разр да, причем .(хоиы поротных § элементов всех разр доп сое.«и.;ены со входаги И многовходового элемента ИЛИ,