SU1015374A1 - Устройство дл вычислени функции @ / @ - Google Patents
Устройство дл вычислени функции @ / @ Download PDFInfo
- Publication number
- SU1015374A1 SU1015374A1 SU813301257A SU3301257A SU1015374A1 SU 1015374 A1 SU1015374 A1 SU 1015374A1 SU 813301257 A SU813301257 A SU 813301257A SU 3301257 A SU3301257 A SU 3301257A SU 1015374 A1 SU1015374 A1 SU 1015374A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- output
- control
- outputs
- input
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
1. УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕпи-1 ,га НИЯ ФУНКЦИИ Z П Х / П V , f содержащее блок управлени ,m вычислительных блоков , причем каждый вычислительный блок содержит два регистра и накапливающий сумматор, информационные входы первого и второго регистров i-го вычислительного блока ( i 1,...,m) соединены с входами операнда . и операнда Х{+-, устройства соответственно, управл ющие выходы первой группы блока управлени соединены с управл ющиьш входами сдвига первого и второго регистров соответствующих вычислительных блоков , тактовый выход блока управлени соединен с управл ющими входами приема информации накапливающих.сум7 маторов вычислительных блоков, выход накапливающего сумматора последнего вычислительного блока соединен с выходом устройства, о т л и ч а ю щ е ее тем, что, с целью упрощени , устройство содержит накапливающий сумматор, информационные входы которого соединены с входом операнда х устройства и выходом первого регистра первого, вычислительного блока, каждаай вычислительный блок содержит комбинационный сумматор, информационные входы которого соединены с выходами второго регистра того же вычислительного блока и первого регистра последующего вычислительного блока, а выход соединен с информационным входом накапливающего сумматора того же вычислительного блока, выходы знаковых разр дов накапливающего сумматора и накапливающих сумматоров вычислительных блоков соединены с входами .блока управлени , управл ющие выходы второй группы которого соединены С управл ющими входами знака операции комбинационных сумматоров соответствующих вычислительных блоков , выход знакового разр да накапливающего сумматора соединён с входом знака операции накапливающего сумматора, в каждом вычислительном блоке выход знакового разр да накап- § ливающего сумматора соединен с вхо- (Л дом знака операции накапливающего сумматора, тактовый выход блока управлени соединен с управл ющим входом приема информации накапливающего сумматора. 2. Устройство по п. 1, отлич а ю щ е е .с тем, что блок управлени содержит триггеры, элементы И, элементы НЕРАВНОЗНАЧНОСТЬ, генератор импульсов и счетчик, причем входы блока с первого по т -и ел соединены с первыми входами соответ00 ствующих элементов НЕРАВНОЗНАЧНОСТЬ первой и второй групп, информацион ными входами соответствующих тригге 4 ров группы,.выходы которых соединены с вторыми входами соответствующих элементов НЕРАВНОЗНАЧНОСТЬ второй группы, выходы которых соединены с первыми входами соответствующих элементов И группы, выходы которых соединены с соответствукмцими управл ющими выходами первой группы блока, входы которого с второго по(п1+ 1)-й соединены с вторыми входами предыдущих элементов НЕРАВНОЗНАЧНОСТЬ первой, группы, выход генератора импульсов подключен к первому входу элемента И, выход которого соединен
Description
с тактовыми входами триггеров группы, вторыми входами элементов И группы/ входом счетчика и тактЬвым выходом блока, выход переполнени счетчика соединен с входом триггера,
выход которого соединен с вторым входом элемента И, выходы элементов НЕРАВНОЗНАЧНОСТЬ первой группы соединены с соответствующими управл ющими выходами второй группы блока.
Изобретение относитс к вычислительной технике, и может быть исполь зовано в специализированных вычис- лительных устройствах, предназначенных дл выполнени многосв зных операций вида tn+i .m Z-П V к-1 Известно арифметическое устройст во, позвол ющее выполн ть одноумно жение и одно деление за врем , необ ходимое дл выполнени одного делени . Устройство содержит блок управ лени , регистр и сдвигающе-суммирую щий блок, причем выход блока управлени - соединен с управл ющими входа ми регистра и сдвигающе-суммирующего блока, информационный вход регистра , первый и второй информацион ные входы сдвигающе-суммирующего блока подключены к соответствующим входам устройства, выход регистра, а также первый и второй выходы сдвигающе-суммирующего блока пoдклю чены к входам блока управлени Cl Недостатком устройства вл етс низкое быстродействие при выполнени операций вида (1) при m 1. Наиболее близким к предлагаемому вл етс устройство дл вычислени гп+1 т функции Z П X., / .П Ч., , которое Kri содержит регистр, m сдвигающе-сугдадарующих блоков, m схем сравнени чисел , блок управлени . Информгщионные входы регистра и сдвигающе-суммирующих блоков подключены к соответствующим входам устройства, а выход последнего сдвигающе-суммирующего блока подключен к выходу устройства Выход блока управлени соединен .с уп р.авл ющим входом регистра и с управл ющими входами сдвигающе-суммирующих блоков, выход регистра соединен с первым входом первой схемы сравнени , второй вход которой соединен с выходом первого сдвигающе-суммирующего блока, первый и второй крды К-х (К-2,3,.., т) схем сравнени соединены .соответственно с выходами (к - 1)-го и К-го сдвигающе-суммирующих блоков, выходы всех схем сравнени , выход регистра, выходы сдвигающе-суммирующих блоков подключены ко входу блока управлени . Каждый сдвигающе-суммирующий блок содержит два регистра и два сумматора . Входы регистров и первые входы сумматоров подключены к информационным входам блока, управл ющий вход которого подключен к управл ющим входам регистров и сумматоров, выходы сумматоров подключены к выходам блока , а их вторые входы - к выходеил соответственно первого и второго регистров 2. Недостатком устройства вл етс его сложность, так как оно содержит регистр, m схем сравнени кодов. Кроме того, кахсдый сдвигающе-суммирующий блок содержит два накапливающих сумматора каждый из которых должен состо ть по крайней мере из элементов суммирующих (например комбинационного сумматора } элементов запЬминакицих (например регистра). Цель изобретени - упрощение устройства. Поставленна цель достигаетс тем, что устройство дл вычислени т+1 т . функции Д Г1 Ч содержеицее ; блок управлени , m вычисли- тельных блоков, причем каждый вычислительный блок содержит два регистра и накапливающий сумматор, информационные входы njepBoro и второго регистров i-ro вычислительного блока (,..., т) соединены со входами операнда у и операнда Х устрой-, ства соответственно, управл квдие выходы первой группы блока управлени соединены с управл ющими входами сдвига первого и второго регистров соответствующих вычислительных блоков , тактовый выход блока управлени соединен с управл ющими входг1ми приема информации накапливающих сумматоров вычислительных блоков, выход накапливающего сумматора последнего вычислительного блок соединен с выходом устройства, содержит накапливающий сумматор, информационные входы которого соединены с входом операнда X устройства и выходом первого регистра первого вычислительчого блока, каждый вычислительный &пок содержит комбинационный сумматор , информационные входы которого соединены с выходами второго регист ра того же вычислительного блока и первого регистра последующего вычислительного блока, а выход соединен с информационным входом накап ливающего сумматора того же вычислительного блока, выходы знаковых разр дов накапливающего сумматора и накапливающих сумматоров вычислител ных блоков соединены с входами блока управлени , управл ющие выходы второй группы которого соединены с управл ющими входами знака операции комбинационных сумматоров соответствующих вычислительных блоков, выход знакового разр да накапливаиощего сумматора соединен с входом знака операции накапливающего, сумматор-а , в каждом вычислительном блоке выход знакового разр да накапливающего сумматора соединен с входом зн ка операции накапливающего сумматора , тактовый выход блока управлени соединен с управл ющим входом прием информации накапливающего сумматора Блок управлени содержит триггеры , элементы И, элементы НЕРАВНОЗНАЧНОСТЬ , генератор импульсов и счетчик, причем входы блока с перво го по соединены с первыми входа ми соответствующих элементов НЕРАВНОЗНАЧНОСТЬ первой и второй групп, информационными входами соответству щих триггеров группы, выходы которы соединены с вторыми входами соответствующих элементов НЕРАВНОЗНАЧНОСТЬ второй группы, выходы которых соединены с первыми входами соответствующих элементов И группы, выходы которых соединены с соответствующими управл ющими выходами первой группы блока, входы которого с второго по (т+ 1)-й соединены с вторыми входами предыдущих элементов НЕРАВНОЗНАЧНОСТЬ первой группы, выход генератора импульсов подключен к первому входу элемента И, выход которого соединен с тактовыми входами триггеров группы, втьрыми входс1ми элементов И группы, входом счетчика и тактовым выходом блока, выход переполнени счетчика соединен с входом триггера, выход которо го соединён с вторым входом элемента И, выходы элементов НЕРАВНОЗНАЧНОСТЬ первой группы соединены с соответствующими управл ющими выходами второй группы блока. На фиг. 1 изображена блок-схема Предлагаемого устройства; на фиг.2 схема блока управлени . Устройство дл вычислени функци nWI m Xv/п У„ содержит блок 1 упК-- 1к-л равлени , накапливающий сумматор 2, m вычислительных блоков 3, причем каждый вычислительный блок содержит регистры 4 и 5, комбинационный сумматор 6, накапливакмций сумматор 7, причем выход регистра 5 соединен с первым информационным входом комбинационного сумматора 6 и информационным входом накапливающего сукматора 7. Информационные входы накапливающего сумматора 2 соединены,с входом операнда Х устройства и выходом регистра4 первого вычисл тельного блока, выход знакового разр да накапливающего сумматора 2 соединен с входом знака операции накапливающего сумматора 2 и с входом блока управлени . В . вычислительном блоке {j 1,...,m) информационные входы регистров 4 и 5 соединены с входами операнда V- и операнда Х: устройства соответственно , второй информационный вход комбинационного сумматора б соединен с выходом регистра 4 последующего вычислительного блока, причем на второй информационный вход комбинационного сумматора 6 последнего вычислительного блока подаетс код, , равный нулю, выход знакового-разр да накапли гиоцёго сумматора 7 j-ro вычислительного блока соединен с входом знака операции накапливающего сумма тора 7 того же блока и с соответствующим входом блока 1 управлени , выход накапливающего сумматора 7 последнего вычислительного блока соединён с выходом устройства. Управл к цие выходы первой группы блока 1 управлени соединены с.управл ющими входс1ми сдвига регистров 4 и 5 соответствующих вычислительных блоков, управл ющие выходы второй группы блока управлени соединены с управл ющими входами знака операции комбинационныхсумматоров б соответствующих вычислительных блоков, тактовый выход блока управлени соединен с управл ющими входами приема информации накапливающих сумматоров 7 вычислительных блоков и с управл ющим входом приема информации накапливающего сумматора 2. Блок управлени содержит группу триггеров 8, триггер 9, группу элементов И 10, элемент 11, две группы элементов НЕРАВНОЗНАЧНОСТЬ 12 и 13, генератор 14 импульсов и счетчик 15, причем входы блока с первого по т-й соединены с первыми входами соответствующих элементов НЕРАВНОЗНАЧНОСТЬ 12 и групп 13, информационными входами соответствующих триггеров 8 группы, выходы которых соединены с вторыми входами соответствующих элементов НЕРАВНОЗНАЧНОСТЬ 13 группы, выходы которых соединены с первыми входами соответствующих : элементов И 10 группы, выходы которых соединены с соответствующими управл ющими выходами первой группы блока , входы блока с второго по(т+1) соединены с вторыми входами преды дущих элементов НЕРАВНОЗНАЧНОСТЬ группы, выход генератора 14 импул . сов подключен к первому входу эле мента И 11, выход которого соедин с тактовыми входами триггера 8 гр пы, вторыми входами элементов И 1 группы, входом счетчика 15 и такт ,. вым входом блока, выход переполне счетчика соединен с входом тригге 9, выход которого соединен с втор входом элемента И 11, выходы НЕРАВНОЗНАЧНОСТЬ 12 группы соедин ны с соответствующими управл квдим выходами второй группы блока. Работа устройства описываетс следующими итерационными уравнени J,.rЯ.JVj2 - ( -К К to,. .ы, .-.c.jX 2 .Z ,...,m J. J. j. J где i 0 ,1П -1 Ym. . .0 . K 0 jKy,,-., ,если j.,,..,cvj,0 K.. +1, иначе .. s4n u;,. Дл n-x значений переменных to справедливо П--1 -к . vf- 9 уГо 2 i.n-jb H.i ( j m+ 1), за Полага ш. 0 -к i -«/,i. H.i.Mj, Y. .1 Дл u получаем L-Vjn тТ1И, J Устройство работает следующим образом. в исходном состо нии в накапливающий сумматор 2 переписан код операнда Х, в регистр 4 j-го вычислительного блока 3 ( j ,... m) переписан код Y-; в регистр 5 - код Xj с соответствующих входов устройства , накапливающие сумматоры 7 вычислительных блоков 3, а также триггеры 8 блока 1 управлени обнулены , в счетчик 15 блока 1 управлени записан обратный код. Триггер 9 блока 1 управлени установлен в положение , при котором разрешено поступление частоты генератора 14 через элемент И 11 на элементы И 10 блока 1 управлени , а также на его тактовый выход. Работа устройства начинаетс с установки триггеров 8 в исходное состо ние. По первому импульсу, по вившемус на выходе элемента И 11 блока 1 управлени и одновременно на управл ющих входах приема информации накапливающего сумматора 2 и накапливающих сумматоров 7 вычислительных блоков 3, в каждом накапливающем сумматоре 2 и 7 происходит алгебраическое сложение его содержимого с кодом на его информационном входе. По окончании суммировани в накапливающих сумматорах 2 и 7 будут за- . фиксированы значени переменных u); ( j 1,..., m +1) первой интерации. Эти значени равны 1, ,)V2-V2 I 0+-а а а -V m, m,OKTm,OTm-4, m rrM,, m.i,i ОПп1.1,о (m.1,oVn,,.) . Произведени знаков cj- Q q-Q формируютс в блоке 1 управлени элементами НЕРАВНОЗНАЧНОСТЬ 12. Одновременно импульс с выхода элемента И 11 блока 1 управлени через элементы И 10 поступает на управл ющие входы сдвига регистров 4 и 5 соответствующих вычислитель .ных блоков 3. При разрешающем потенциале на первом входе соответствующего элемента И 10 в соответствующих регистрах 4 и 5 происходит сдвиг хран щейс в них информации вправо. Таким образом формируютс или 0) (Л1 коды 2 ДЛ5 второй итерации. Разрешение или запрет сдвига определ етс потенциалом на выходе соответствующего элемента НЕРАВНОЗИАЧНОСТЬ 13, который формирует произведение знака cji j, снимаемого непосредственно с выхода знакового разр да соответствующего накапливающего сумматора 2 и 7 и знака су ,- хранимого соответствующим триггером 8. Таким образом(реализуетс условие выбора Kj (2}.
Аналогично по каждому следующему импульсу, возникающему на выходе элемента И 11 выполн ютс последующие итерации. Счетчик 15 - счетчик итераций. После выполнени п-й итерации на выходе переполнени счетчика 15 по вл етс импульс, сбрасывающий , триггер 9. Поступление импульсов генератора 14 через элемент И 10 прекращаетс , в накапливающем сумматоре 7 последнего вычислительного блока. 3 зафиксирован результат.
Таким образом, при включении в /состав устройства накапливающего сумматора и введении новых св зей между элементами,, из состава устройства исключаютс регистр, m схем сравнени кодов кроме того, m .нака пливающих сумматоров замен ютс более простыми комбинационными сумматорами . Тем самым достигаетс упрощение устройства по сравнению с известным , при сохранении других характеристик устройства.
/
l
0
Ю
1Б
/J
10
/J
Ю
S
15
//
L™
13I-I
фиг. 2
Claims (2)
1. УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕ- т+1
НИЯ ФУНКЦИИ Ζ = Π XJ П X ,
К = 4 к ' К=4 * содержащее блок управления,т вычислительных блоков , причем каждый вычислительный блок содержит два регистра и накапливающий сумматор, информационные входы первого и второго регистров ϊ-го вычислительного блока' ( ΐ = 1 , . . . , m ) соединены с входами операнда и операнда Х|+и устройства соответственно, управляющие выходы первой группы блока управления соединены с управляющими входами сдвига первого и второго регистров соответствующих вычислительных блоков, тактовый выход блока управления соединен с управляющими входами приема информации накапливающих.сум^ маторов вычислительных блоков, выход накапливающего сумматора последнего вычислительного блока соединен с выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения, устройство содержит накапливающий сумматор, информационные входы которого соединены с входом операнда ΧΊ устройства и выходом первого регистра первого, вычислительного блока, каждый вычислительный блок содержит комбинационный сумматор, информационные входы которого соединены с выходами второго регистра того же вычислительного блока и первого регистра последую щего вычислительного блока, а выход соединен с информационным входом накапливающего сумматора того же вычислительного блока, выходы знаковых разрядов накапливающего сумматора и накапливающих сумматоров вычис литёльных блоков соединены с входами блока управления, управляющие выходы второй группы которого соединены с управляющими входами знака операции комбинационных сумматоров соответствующих вычислительных блоков, выход знакового разряда накапливающего сумматора соединён с Входом знака операции накапливающего сумматора, в каждом вычислительном блоке выход знакового разряда накап- ! ливающего сумматора соединен с входом знака операции накапливающего сумматора, тактовый выход блока управления соединен с управляющим входом приема информации накапливающего сумматора.
2. Устройство поп. 1, о т л и ч а ю щ е е .с я тем, что блок управления содержит триггеры, элементы И, элементы НЕРАВНОЗНАЧНОСТЬ, генератор импульсов и счетчик, причем входы блока с первого по и» -й соединены с первыми входами соответствующих элемёнтов НЕРАВНОЗНАЧНОСТЬ первой и второй групп, информационными входами соответствующих триггеров группы, выходы которых соединены с вторыми входами соответствующих элементов НЕРАВНОЗНАЧНОСТЬ второй группы, выходы которых соединены с первыми входами соответствующих элементов И группы, выходы которых соединены с соответствующими управляющими выходами первой группы блока, входы которого с второго по(тп+ 1)-Й соединены с Вторыми входами предыдущих элементов НЕРАВНОЗНАЧНОСТЬ первой, группы, выход генератора импульсов подключен к первому входу элемёнта И, выход которого соединен
SU ...1015374
1Q15374 с тактовыми входами триггеров, группы, вторыми входами элементов И группы, входом счетчика и тактЬвым выходом блока, выход переполнения счетчика соединен с входом триггера, выход которого соединен с вторым входом элемента И, выходы элементов НЕРАВНОЗНАЧНОСТЬ первой группы соединены с соответствующими управляющими выходами второй группы блока.
гающе-суммирующих блоков подключены ко входу блока управления.
Каждый сдвигающе-суммирующий блок содержит два регистра и два сумматора. Входы регистров и первые входы сумматоров подключены к информационным входам блока, управляющий вход которого подключен к управляющим входам регистров и сумматоров, выходы сумматоров подключены к выходам блока, а их вторые входы - к выходам соответственно первого и второго регистров f2j.
Недостатком устройства является его сложность, так как оно содержит регистр, ш схем сравнения кодов. Кроме того, каждый сдвигающе-суммирующий блок содержит два накапливающих сумматора; каждый из которых должен состоять по крайней мере 20 из элементов суммирующих (например комбинационного сумматора I и элементов запоминающих (например регистра).
Цель изобретения - упрощение устройства.
Поставленная цель достигается тем, что устройство для тн ,т функции .2= П1 Xk I п блок управления, m тельных блоков, причем каждый вычислительный блок содержит два регистра и накапливающий сумматор, информационные входы первого и второго регистров i-ro вычислительного блока 35 (1 = 1 ,..., ш) соединены со входами операнда и операнда Х<+4 устройства соответственно, управляющие выходы первой группы блока управления соединены с управляющими входами I сдвига первого и второго регистров соответствующих вычислительных блоков, тактовый выход блока управления соединен с управляющими входами приема информации накапливающих сумматоров вычислительных блоков, выход накапливающего сумматора последнего вычислительного блок$ соединен с выходом устройства, содержит накапливающий сумматор, информационные входы которого соединены с входом операнда Х^ устройства и выходом цервого регистра первого вычислительного блока, каждый вычислительный .ёлок содержит комбинационный сумма-
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813301257A SU1015374A1 (ru) | 1981-06-18 | 1981-06-18 | Устройство дл вычислени функции @ / @ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813301257A SU1015374A1 (ru) | 1981-06-18 | 1981-06-18 | Устройство дл вычислени функции @ / @ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1015374A1 true SU1015374A1 (ru) | 1983-04-30 |
Family
ID=20963053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813301257A SU1015374A1 (ru) | 1981-06-18 | 1981-06-18 | Устройство дл вычислени функции @ / @ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1015374A1 (ru) |
-
1981
- 1981-06-18 SU SU813301257A patent/SU1015374A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свид}етельство СССР 553614, кл. G 06 F 7/38, 1974. 2. Авторское свидетельство СССР №661549, кл. G 06 F 7/38, 1976 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3878985A (en) | Serial-parallel multiplier using booth{3 s algorithm with combined carry-borrow feature | |
US3378677A (en) | Serial divider | |
US3308281A (en) | Subtracting and dividing computer | |
SU1015374A1 (ru) | Устройство дл вычислени функции @ / @ | |
US3311739A (en) | Accumulative multiplier | |
RU2739338C1 (ru) | Вычислительное устройство | |
SU1462297A1 (ru) | Матричное устройство дл делени | |
SU1080136A1 (ru) | Устройство дл умножени | |
SU1300495A1 (ru) | Устройство дл решени дифференциальных уравнений | |
SU1149245A1 (ru) | Матричное вычислительное устройство | |
SU898423A1 (ru) | Устройство дл делени двоичных чисел | |
SU748434A1 (ru) | Цифровой функциональный преобразователь | |
SU1444760A1 (ru) | Устройство дл возведени в квадрат последовательного р да чисел | |
SU1119006A1 (ru) | Устройство дл делени чисел | |
SU1578708A1 (ru) | Арифметическое устройство | |
RU2054709C1 (ru) | Устройство для умножения чисел в позиционном коде | |
SU1013946A1 (ru) | Устройство дл умножени | |
SU798858A1 (ru) | Вычислительный узел цифровойСЕТОчНОй МОдЕли дл РЕшЕНи диффЕРЕН-циАльНыХ уРАВНЕНий B чАСТНыХ пРОизВОд-НыХ | |
SU798863A1 (ru) | Цифровое устройство дл реше-Ни СиСТЕМ АлгЕбРАичЕСКиХ уРАВ-НЕНий | |
SU1024906A1 (ru) | Устройство дл умножени | |
SU896619A1 (ru) | Устройство дл вычислени экспоненциальной функции | |
SU1134948A1 (ru) | Матричное вычислительное устройство | |
SU1728861A1 (ru) | Устройство дл выполнени векторно-скал рных операций над действительными числами | |
SU849206A2 (ru) | Арифметическое устройство | |
SU1116544A1 (ru) | Устройство дл определени многочлена локаторов стираний при декодировании недвоичных блоковых кодов |