SU1300495A1

SU1300495A1 - Устройство дл решени дифференциальных уравнений

Info

Publication number: SU1300495A1
Application number: SU853927658A
Authority: SU
Inventors: Лариса Генриховна Кириллова; Игорь Иванович Петров; Виктор Иванович Спильный; Аркадий Евгеньевич Степанов
Original assignee: Институт Проблем Моделирования В Энергетике Ан Усср
Priority date: 1985-07-11
Filing date: 1985-07-11
Publication date: 1987-03-30

Abstract

Изобретение относитс к цифровой вычислительной технике, -к устройствам дл обработки цифровых данных, и может быть использовано дл решени дифференциальных уравнений. Цель изобретени - повышение быстродействи . Указанна цель достигаетс тем, что устройство содержит блок ввода- вывода, блок управлени , N решакнцих блоков, где N - пор док соответствующей системы линейных алгебраических уравнений,. N блоков двунаправленной передачи данных, N групп по N-1 блоков двунаправленной передачи данных в каждой. Дополнительные св зи . между решающими блоками позвол ют осуществить параллельный обмен информацией и тем самым достигнуть цели изоб- о ретени . 7 ил. .® со О1

Description

Изобретение относитс к цифровой вычислительной технике,а именно к устройствам дл обработки цифровых данных, и может быть использовано дл решени дифференциальных уравнений,

Целью изобретени вл етс повышение быстродействи устройства.

На фиг. 1 представлена блок-схема

Решающий блок 4 содержит регистр 41 результата, узел 42 синхронизации , первый и второй регистры 43предложенного устройства; на фиг. 2 - fO 44, дешифратор 45 счетчик 46, реструктурна схема блока управлени ; на фиг. 3 - то же, блок двунаправленной передачи данных; на фиг. 4 - то же, решающего блока; на фиг. 5 - то же, блока двунаправленной передачи групп; на фиг. 6 - блок-схема алгоритма одного шага интегрировани ; на фиг. 7 - алгоритм в виде русно- параллельной формы решени системы линейных алгебраических уравнений.

Устройство дл решени дифференциальных уравнений содержит блок 1 ввода-вывода, блок 2 управлени , блоки двунаправленной передачи данных, решающие блоки- 4,-4у, блоки 5,-5fj двунаправленной передачи данных групп, первый выход 6 блока управлени , второй выход 7 блока управлеГИС .ТР 47 команд, регистр 48 адреса, сумматор 49, два ключа 50, узел 51 пам ти, с первого по третий элементы ИЛИ 52-54, элемент НЕ 55, с первоJ5 го по шестой элементы И 56-61.

Блок 5 двунаправленной передачи данных групп содержит первую и вторую группы 62 и 63 ключей, ключ 64, с первого по третий элементы И65-67,спер20 .ВОГО по третий элементы НЕ 68-70, элемент ИЛИ 71, триггер 72, дешифратор 73, Алгоритм в виде русно-параллель- ной формы 1-43 решени системы алгебраических уравнений.

25

Устройство работает следующим образом .

В исходном состо нии в узлах 23 пам ти блока 2 управлени , решающих

мн , третий выход 8 блока управлени , -30 блоков записаны управл ющие

первый информационный вход 9 блока управлени , второй информационный вход 10 блока управлени , с первого по N-й входы IN запроса блока управлени , первый информационный вход 12 решающего блока, первый выход 13 решающего блока, второй выход 14 решающего блока, третий выход 15 решающего блока, первый управл ющий вход 16 решающего блока, первый выход 17 блока двунаправленной передачи данных групп, вход 18 признака захвата блока двунаправленной передачи данных групп, седьмой вькод 19 решакицего блока, вход 19 подтверждени захвата блока двунаправленной .передачи данных групп, второй управл ющий вход 20, решающего блока, второй выход 20 блока двунаправленной

и обрабатывающие программы.

Рассмотрим работу устройства на примере решени задачи Коши дл сис- 35 темы обыкновенных дифференциальных уравнений

f F(y,t), y(, (1)

40

45

передачи данных групп, приоритетный вход 21 блока двунаправленной передачи данных групп, шина 22 нулевого потенциала устройства.

50

dt

не вным многошаговым методом Гира k-пор дка точности. Предположим, что известно решение задачи дл моментов времени: t , t ,... ,t (t. t «- +ih), тогда решение дл t наход т из соотношени

у-,, hpF(y,,,, t,,, ),-, .(2)

i :0

Поскольку уравнение (2) не вное по отношению к у (), дл нахождени искомого решени необходимо решать систему нелинейных алгебраических уравнений. Дл решени системы уравнений (2) целесообразно ис- Блок 2 управлени содержит узел 23 сг пользовать метод Ньютона

пам ти, первый и второй ключи 24,

регистр 25 адреса, регистр 26 команд,

счетчик 27, дешифратор 28, регистр

29, узел 30 синхронизации.

C -c-t- -bpi, :;;..., х{у ; -ьрг(у::;.е„.,)-ц:.,у..,), о)

Блок 3 двунаправленной передачи данных содержит первый регистр 31, первую группу ключей 32, второй регистр 33, вторую группу ключей 34, с первого по четвертьм элементы И 35- 38, первый и второй дешифраторы 39-40

Решающий блок 4 содержит регистр 41 результата, узел 42 синхронизации , первый и второй регистры 4344 , дешифратор 45 счетчик 46, реГИС .ТР 47 команд, регистр 48 адреса, сумматор 49, два ключа 50, узел 51 пам ти, с первого по третий элементы ИЛИ 52-54, элемент НЕ 55, с первоJ5 го по шестой элементы И 56-61.

Устройство работает следующим образом .

блоков записаны управл ющие

-30 блоков записаны управл ющие

и обрабатывающие программы.

f F(y,t), y(, (1)

40

45

50

dt

у-,, hpF(y,,,, t,,, ),-, .(2)

i :0

Поскольку уравнение (2) не вное по отношению к у (), дл нахожC -c-t- -bpi , :;;..., х{у ; -ьрг(у::;.е„.,)-ц:.,у..,), о)

г ,. (у ,

t П41

, t t

h 1

rvie E - единична матрица размером NxN;

.(Л , aF(y,t) ,

)

I ay 1-

вл етс матрицей Якоби функции F(y,t), вычисл емой в точке , t tf,4-i Вычисление матрицы Якоби проводитс по формулам численного дифференцировани . Далее используютс обозначени :

С -У:: , ; с)

.E-hpI( ,t,, ); (5)

. .hpFCy : , ,t,).

- fcotr o-,

в новых обозначени х уравнение (3)

имеет вид

(7)

На каждом итерационном шаге необходимо решать систему линейных алгебраических уравнений, причем компоненты итерационной матрицы должны перевычисл тьс заново дл каждой итерации При использовании модифицированного метода Ньютона на каждой итерации необходимо решать систему линейных алгебраических уравнений

. (.0) -. CJ-H) U ( 74

А X Ь ,V//

причем от итерации к итерации изме7 н етс лишь вектор правой части b Дл решени системы линейных алгебраических уравнений (7) может быть использован метод LU - разложени и формулы обратной подстановки.

Дл вычислени начального приближени v ° используют вный метод ин ПЦ тегрировани Адамса-Башфорта

у;;; у,., h П г(у. .t,) cs)

Многошаговый метод k-ro пор дка требует наличи решени в предыдущие моменты времени t ,t ..., ,

t П- г п«Т т

поскольку в исходной формуле (1) известен лишь начальный вектор y(t ) Ув первые k шагов интегрировани обычно выполн ют с использованием метода первого, пор дка ().

Алгоритм решени задачи включает загрузку исходных данных из блока 2 управлени через блоки 3 -3| в решаю щие блоки 4 -4j, выполнение решени задачи в требуемой момент В1 емени в решающих блоках (каждый шаг интегрировани выполн етс по алгорит

му , приведенному на фиг. 6), а также пересылку результатов решени задачи из решающих блоков 4 -4 , через блоТ 1 1 1

ки J -3 в блок 2 управлени с после- - дующим выводом в блок 1.

Дл реализации описанного алгоритма блок 2 управлени выдает по выходу 8 адрес блока 3 , по выходу 6 данные и управл ющий сигнал Запись

;0 (ЗП) 7 . Сигнал с выхода дешифратора 39 и сигнал ЗП 7 поступают на входы элемента И 35, с выхода которого управл ющий сигнал поступает на вход синхронизации регистра 31, и одJ5 новременно сигчал Запрос поступает в узел 42 решающего блока 4. По сигналу ЗП решающий блок 4 переходит на подпрограмму чтени информации из регистра 31. Дл этого решающий

20 блок 4 устанавливает на выходе 14 адрес блока 3, который поступает на вход дешифратора 40, а по выходу 14 (1) - сигнал Чтение (ЧТ). По совокупности сигналов на входе элемен25 та И 36.ключи 32 подключают выходы регистра 31 к входам 12 и информаци через ключи 50 и регистр 41 решающего блока 4 записываетс в узел 51 пам ти .

30 По командам блока 2 управлени исходные данные последовательно загружаютс в решающий блок 4 и последней командой запускаютс на выполнение подпрограммы по вычислению

1Г начального приближени у ° первой

jjИ

компоненты вектора у ° в соответстrn-t

ВИИ с формулой предиктора (8). Дл этого в решающий блок 4 передаетс

40 код, соответствующий передаче управлени , и адрес перехода.

Затем блок 2 управлени подключаетс через блок 3 к решакш ему бло- ку 4, загружает исходной информаци45 ей и передает управление решающему блоку 42, который начинает выполн ть собственную подпрограмму по вычислению у второй компоненты вектора

. СП . В это врем блок 2 управлени

h + 1

переключаетс к следующему решающему блоку 4, т.е. все решающие блоки 4 параллельно со смещением во времени выполн ют подпрограмму по вычислению 55 соответствующей компоненты вектора

- (01 „

у . После вычислени компоненты

Л+1

вектора у в любом из решакицих блоП41

ков происходит передача полученного результата через соответствующие блоки 5 в решающие блоки 4, Дл передачи данных из т-го решающего блока в р-й решающий блок т-й решающий блок выдает сигнал Запрос. В исходном состо нии у каждого блока двунаправленной передачи данных р-й группы триггер 72 находитс в состо нии логического О и с выхода элемента ИЛИ 71 выда- етс логический О. При по влении сигнала Запрос от т-го решающего блока 4 в соответствующем ему блоке 5 р-й группы по совокупности сигналов триггер 72 устанавливаетс в состо - ние логической 1, на выходе элемента НЕ 69 формируетс логический О, который вл етс сигналом Захват, поступающим в узел 42 синхронизации р-го решающего блока 4. Поскольку выходы всех элементов НЕ 69 р-й группы блоков двунаправленной передачи данных объединены по схеме Монтажное И, на первый вход каждого элемента И 66 р-й группы блоков двуна- правленной передачи данных поступает логический О, т.е. предотвращаетс возможность перевода в состо ние логической 1 еще одного триггера в р-й группе блоков двунаправленной пе- редачи данных. При поступлении сигнала Захват р-й решающий блок завершает выполнение текущей команды, после чего выдает сигнал ПЗАХВ (подтверждение захвата), который с выхода 18 решающего блока 4 поступает на вход элемента И 65 блока двунаправленной передачи данных групп. Поскольку в р-й группе блоков двунаправленной передачи данных только триггер 72 т-го блока двунаправленной передачи данных находитс в состо нии логической 1, то только у ш-го блока двунаправленной передачи данных групп на выходе элемента И 65 устанавливаетс логическа 1 и соответственно логический О на выходе элемента НЕ 68, который вл етс сигналом ПЗАХВ блока 5, поступающим на вход 20 в узел 42 ш-го решающего бло ка 4. Получив сигнала ПЗАХБ га-й, ре- шакщий блок 4 передает необходимую информацию в пам ть р-го решающего блока 4, дл этого ш-й решающий блок выдает на выход 20, адрес, данные и сигнал Запись. Эти сигналы проход т через ключи 62, 63, 64 т-блока 5 р-й группы и с первого выхода этого блока двунаправленной передачи данных поступают в р-й решающий блок, где, пройд через группы з. тементов И, ИЛИ сигналы поступают в узел 51 пам ти р-го решающего блока 4. Завершив передачу информации, т-й решающий блок 4 переводит т-й блок 5 р-й группы в исходное состо ние.

В случае одновременного обращени нескольких решающих блоков 4 к одной группе двунаправленной передачи данных не исключена веро тность перевода нескольких триггеров 72 р-й группы блоков двунаправленной передачи данных в состо ние логической 1, но в этом случае логическа 1 по вл етс на выходе элемента И 65 только у блока двунаправленной передачи данных с более высоким приоритетом, поскольку логическа 1 на приоритетном входе 21 через элемент НЕ 70 блокирует прохождение сигнала ПЗАХВ через элемент И 65 и только у блока 5 с более высоким приоритетом по вл етс сигнал на выходе 20,.

Вычисление элементов матрицы Яко- би производитс по формулам численного дифференцировани . При этом первый решающий блок 4 вычисл ет элементы первой строки матрицы Якоби, второй решающий блок 4 - элементы второй строки матрицы Якоби и т.д., р-й решающий блок 4 р - элементы р-й строки матрицы Якоби. Дл вычислени итерационной матрицы А и матрицы Якоби необходимо выполнить арифметические операции умножени и делени .

Рассмотрим работу решающего блока 4 при умножении операнда а на а Узел 42 синхронизации загружает из узла 51 пам ти коэффициент а в регистр 43, коэффициент а - в регистр 44 и обнул ет регистр 41-. После этого реализуетс алгоритм умножени , состо щий из циклов сдвига второго операнда и сложени первого операнда с сдвинутой Чс1стичной суммой: узел 42 подает сигнал сдвига в регистр 44 Сдвинутый разр д этого регистра поступает в узел 42. Есо;и значение этого разр да равно единице, то узел 42 подает сигнал произвести сложение в сумматоре 49, Результат сложени поступает в регистр 41, где сдвигаетс на один разр д влево. После этого начинаетс новый цикл. Результат умножени записываетс в узел 51 пам ти.

713

Деление в решающем блоке 4 производитс путем определенного числа

циклов вычитани делител а из де1

лимого а и сдвига последнего. Перед началом делени а из узла 51 пам ти поступает в регистр 41, делитель а из узла 51 пам ти поступает в регистр 43. Исходное значение частичного остатка полагаетс равным старшим разр дам делимого. Цикл производитс следующим образом. По сигналу узла 4 частичный остаток удваиваетс путем сдвига,на один разр д влево, в сумматоре 49 из сдвинутого частичного остатка вычитаетс делитель, знак ре- зультата из сумматора 49 поступает в узел 42. Если знак результата положителен , то частичньш остаток из сумматора 49 переписываетс в регистр 41 при отрицательном знаке результата необходимо восстановление частичного остатка, что выполн етс при сохранении предыдущего частичного результата в регистре 41. Очередна цифра частного (равна единице, если результат вычитани положителен, и нулю, если отрицателен) помещаетс в крайний правый разр д регистра 41. Содержимое регистра результата 41 сдвигаетс на один разр д влево и выполн - етс очередной цикл вычитани делител из частичного остатка.

Вычисление векторов х , Ь по формулам (4), (6) соответственно выполн етс в решающих блоках 4, причем р-й решающий блок 4 р вычисл ет лишь р-е компоненты векторов х )

b . Решение системы уравнений (7) выполн ют решающие блоки 4. Ярусно- параллельный граф алгоритма приведен на фиг. 7. Операторы русно-парал- лельного графа с двузначными индексами соответствуют вычислению элементов матрицы (U-E); с однозначны- ми - вычислению элементов векторов Z и X. Элементы исходной матрицы а используютс только дл вычислени соответствующего элемента матрицы q-это позвол ет размещать вычислитель- ный элемент q.. в узле 51 вместо соответствующего элемента исходной матрицы а- . Ярусно-параллельный граф показывает возможный пор док вычислени элементов матрицы Q и векторов Z и X, а также последовательность проведени обменов данными между решающими блоками 4. Стрелки, вход щие в оператор графа, указывают, какие.дан958

ныв необходимы дл реализации оператора . Стрелки, вход щие справа, указывают необходимые данные, содержащиес в собственном узле 51 решающег блока 4. Стрелки, вход щие в оператор слева, указывают необходимые данные , содержащиес в узле 51 других решающих блоков 4. В соответствии с русно-параллельным графом алгоритма р-й решающий блок 4р, вычислив очередной элемент р-й строки матрицы и, записывает его в собственный узел 51, а затем пересьшает в каждый г-й (где ) решаюп1ий блок 4. Аналогичный пор док пересылок соблюдаетс и при вычислении элементов вектора Z. После вычислени р-го элемента вектора X р-й решающий блок записывает его значение в собственный узел 51, а затем пересылает в каждый г-й (где ) решающий блок. I

При решении системы (7) в р-м решающем блоке 4 вычисл ютс лишь элементы р-й строки матриц L, U и соответственно р-е компоненты вектора

X . На очередном итерационном шаге (когда матрица А ° не перевычисл етс ) дл решени системы (7) с новым вектором правой части -используютс лишь формулы (7) и (8) обратной подстановки.

По завершении вычислений значений искомого вектора у дл необходимого момента времени осуществл етс пересылка компонент вектора у из решающих блоков 4 через блоки 3 в блок 2 управлени . Дл передачи данных решающий блок 4 выдает на адресные входы блока 3 адрес блока 3,, значение первой компоненты вектора - на выходы 13 и управл ющий сигнал Запись - на выход 15 (2). Сигнал с выхода дешифратора 40 и сигнал Запись 15 (2) поступают на входы элемента И 38, с выхода которого управл ющий сигнал поступает на вход считывани /записи регистра 33 и одновременно через вход 11 сигнал Запрос поступает в узел 30 блока 2 управлени . По сигналу Запрос блок 2 управлени устанавливает на выходе 8 адрес первого блока 3, и управл ющий сигнал Чтение по шине 7 (2) По совокупности сигналов на входе элемента И 37 ключи 34 подключают выходы регистра 33 к входам 10, и значение первого компонента вектора у через ключи 24 и регистр 29 блока 2

управлени записываетс в узел 23 пам ти. Аналогично выполн етс пересылка других компонент вектора у из соответствующих решающих бхгоков 4.

Результат решени через блок 2 управ- с ключа блока управлени , первый и вто ени выводитс в блок

ро й информационные входы блока управлени подключены к информационному входу первого ключа блока управлени , входы с первого по N-й запроса блока управлени подключены соответственно к входам с первого по N-й задани режима работы узла синхронизации блока управлени , (Н+1)-й вход задани режима работы узла синхронизации блока управлени подключен к выходу дешифратора блока управлени , выход второго ключа блока управлени подключен К информационному входу узла пам ти блока управлени , к первому и четвертому выходам блока управлени , первый выход узла синхронизации блока управлени подключен к второму выходу блока управлени , первый выход узла синхронизации блока управлени

Claims

Формула изобретени

1й

Устройство дл решени дифференциальных уравнений, содержащее блок ввода-вывода, блок управлени , N решающих .блоков, где N - пор док дифференциальных уравнений,N блоков двунаправленной передачи данных, первый выход блока управлени подключен к первым информационным входам блоков двунаправленной передачи данных с первого по N-й, второй выход блока управлени подключен к первым управл ющим входам блоков двунаправленной передачи данных с первого по N-й, третий выход блока управлени подключен к

ро й информационные входы блока управлени подключены к информационному входу первого ключа блока управлени , входы с первого по N-й запроса блока управлени подключены соответственно к входам с первого по N-й задани режима работы узла синхронизации блока управлени , (Н+1)-й вход задани режима работы узла синхронизации блока управлени подключен к выходу дешифратора блока управлени , выход второго ключа блока управлени подключен К информационному входу узла пам ти блока управлени , к первому и четвертому выходам блока управлени , первый выход узла синхронизации блока управлени подключен к второму выходу блока управлени , первый выход узла синхронизации блока управлени

вторым информационным входам блоков двунаправленной передачи данных с пер-25 подключен к входу чтени /записи узла вого по N-й, четвертый выход блока пам ти блока управлени и четвертому

выходу блока управлени , выходы с второго по восьмой узла синхронизации блока управлени подключены соответ- 30 ственно к входу записи/чтени регистра блока управлени , к синхровходу счетчика блока управлени , к входу записи/чтени регистра адреса блока

управлени подключен к информационному входу блока ввода-вывода, выход которого подключен к первому информационному входу блока управлени , первые выходы блоков двунаправленной передачи данных с первого по N-й объединены и подключены к второму информационному входу блока управлени , управлени , к входу записи/чтени ре- вторые выходы блоков двунаправленной 35 гистра команды блока управлени , передачи данных с первого по N-й подключены к входам запроса соответственно с первого по N-й блока управлени , третий выход (,...,N) ,

к управл ющему входу первого ключа блока управлени , к управл ющему входу второго ключа блока управлени , к счетному входу счетчика блока управблока двунаправленной передачи дан- 40 лени , выход первого ключа блока

управлени подключен к информационному входу регистра команд блока управлени и к информационному входу регистра блока управлени , выход реных подключен к первому информационному входу i-ro решающего блока, четвертый выход i-ro блока двунаправленной передачи данных подключен к первому управл кнцему входу i-ro решающе-45 гистра блока управлени подключен к го блока, первый выход i-ro решающего информационному входу второго ключа блока подключен к третьему информационному входу i-ro блока двунаправленной передачи данных, второй выход

блока управлени , выход счетчика блока управлени подключен к информационному входу регистра адреса блока

i-ro решающего блока подключен к чет-50 управлени , выход которого подключен

вертому информационному входу 1-го блока двунаправленной передачи данных , третий выход i-ro решающего блок адресному входу узла пам ти блока управлени , к третьему и четвертому выходам блока, управлени , при этом блок двунаправленной передачи данных

ка подключен к второму управл ющему

входу i-ro блока двунаправленной пе- 55 содержит два регистра, два дешифраторедачи данных, при этом блок управ- ра, четыре элемента И, две группы

лени содержит узел пам ти, первый

и второй ключи, регистр адреса, реключей , первый информационный вход блока двунаправленной передачи дангистр команд, счетчик, дешифратор, регистр, узел синхронизации, выход узла пам ти блока управлени подключен к информационному входу первого

JO

(5

20

ро й информационные входы блока управлени подключены к информационному входу первого ключа блока управлени , входы с первого по N-й запроса блока управлени подключены соответственно к входам с первого по N-й задани режима работы узла синхронизации блока управлени , (Н+1)-й вход задани режима работы узла синхронизации блока управлени подключен к выходу дешифратора блока управлени , выход второго ключа блока управлени подключен К информационному входу узла пам ти блока управлени , к первому и четвертому выходам блока управлени , первый выход узла синхронизации блока управлени подключен к второму выходу блока управлени , первый выход узла синхронизации блока управлени

25 подключен к входу чтени /записи узла пам ти блока управлени и четвертому

управлени , к входу записи/чтени ре- гистра команды блока управлени ,

к управл ющему входу первого ключа блока управлени , к управл ющему входу второго ключа блока управлени , к счетному входу счетчика блока управуправлени подключен к информационному входу регистра команд блока управлени и к информационному входу регистра блока управлени , выход регистра блока управлени подключен к информационному входу второго ключа

гистра блока управлени подключен к информационному входу второго ключа

блока управлени , выход счетчика блока управлени подключен к информационному входу регистра адреса блока

к адресному входу узла пам ти блока управлени , к третьему и четвертому выходам блока, управлени , при этом блок двунаправленной передачи данных

ра, четыре элемента И, две группы

ключей, первый информационный вход блока двунаправленной передачи дан

n1

ных подключен к ир1формапионному входу первого регистра бдока двупаправ- денной передачи данных, третий информационный вход бдока двунаправденной передачи данных подкдючен к информационному входу второго регистра бдок двунаправденной пер едачи данных,-первый управд ющий вход бдока двунаправденной передачи данных подключен к первым входам первого и второго эде- ментов И бдока двунаправденной передачи данных, второй управд ющий вход бдока двунаправденной передачи данных подкдючен к первым входам третьего и четвертого эдемектов И бдока двунаправденной передачи данных, второй информационный вход бдока двунаправденной передачи данных подключен к входу первого дешифратора блока двунаправленной передачи данных , четвертый информационный вход блока двунаправденной передачи данных подключен к входу второго дешифратора бдока двунаправденной передачи данных, выход первого регистра блока двунаправленной передачи данных подключен к информационндму входу первой группы ключей блока двунаправленной передачи данных, выход

ключей первой группы блока двунаправ-30 к входу записи/считывани регистра

ленной передачи данных подключен к третьему выходу блока двунаправленной передачи данных, выход второго регистра блока двунаправленной передачи данных подключен к информационному входу ключей второй группы блока двунаправленной передачи данных, выход ключей второй группы блока двунаправленной передачи данных подкдючен к первому выходу блока двунаправ-40 го блока, к входу чтени узла пам ти

ленной передачи данных, выход первого дешифратора блока двунаправленной передачи данных подключен к вторым входам первого и второго элементов И блока двунаправленной передачи данных , выход второго дешифратора блока двунаправленной передачи данных подключен к вторым входам третьего и четвертого элементов И блока двунаправленной передачи данных, выход первого элемента И блока двунаправленной передачи данных подключен к входу записи/считывани первого регистра блока двунаправленной передачи данных и к четвертому выходу бло- 55 работы узла синхронизации решающего ка двунаправленной передачи данных, блока, выход первого ключа решающего выход второго элемента И блока дву- блока подключен к информационному направленной передачи данных подклю- входу первого регистра решающего бло12

5

0

5

чен к управл ющему входу ключей второй группы бдока двунаправленной передачи данных, выход третьего элемента И блока двунаправленной передачи данных подключен к входу записи/ /считывани второго регистра блока двунаправленной передачи данных и к второму выходу блока двунаправленной передачи данных, выход четвертого элемента И блока двунаправденной передачи данных подключен к управл ющему входу ключей первой группы блока двунаправденной передачи данных, при этом решающий блок содержит первый регистр, второй регистр, регистр результата, регистр адреса, регистр команд, счетчик, сумматор, дешифратор , узел синхронизации, узел пам ти, первый и второй ключи, первый информационный вход решающего бдока подкдючен к выходу узда пам ти решающего блока и к информационному входу первого ключа решающего блока, вихо- ды с первого по двенадцатый узла синхронизации решающего бдока подключены соответственно к входу записи/ /считывани первого регистра решающего блока, к входу записи/считывани второго регистра решающего блока.

резудьтата решающего блока, к входу записи/считывани регистра адреса решающего блока, к входу записи/считывани регистра команды решающего бло- 35 ка, к синхровходу счетчика решающего блока, к синхровходу сумматора решающего блока, к управл ющему входу первого ключа решающего блока, к управ л ющему входу второго ключа решающерешающего блока, к третьему выходу решающего блока, к информационному входу счетчика решающего блдка, выход первого регистра решающего блока подключен к первому информационному входу сумматора решающего блока, выход/ регистра результата решающего блока подключен к второму информационному входу сумматора решающего блока и к

информационному входу второго ключа решающего блока, выход сумматора решающего блока подключен к установочному входу регистра результата решаюего блока и к первому входу режима

ка, к информационному входу регистра результата решающего блока, к информационному входу регистра команд решающего блока и к информационному

к вторым выходам (N-l)-x блоков двунаправленной цередачи данных групц с первой по (N-1)-io, второй управл ю щий вход j-ro решающего блока подклю

входу второго регистра решающего бло- 5 ен к вторым выходам (j-1)-x блоков

двунаправленной передачи данных групп с первой по (j-l)-K) и к вторым выходам J-X блоков двунаправленной передачи данньк групп с (л+1)-й по N-ю, 10 приоритетные входы первых блоков двунаправленной передачи данных групп с первой по N-ю подключены к шине нулевого потенциала устройства, третий выход блока двунаправленной ка подключен к информационному входу f5 передачи данных (,,..,N-2) i-й регистра адреса решающего блока, вы- группы подключен к приоритетному вхока , выход регистра команд решающего блока подключен к входу де1иифратора решающего блока выход которого подключен к второму входу режима работы узла синхронизации решающего блока, выход второго регистра рещающего блока подключен к третьему входу режима работы узла синхронизации решающего блока,, выход, счетчика решающего блоход второго ключа решающего блока подключен к чет зертому выходу решающего блока, выход регистра адреса решающего блока подключен к п тому выходу решающего блока, первый управл ющий вход решающего блока подключен к четвертому входу режима работы узла синхронизации решающего блока , отличающеес тем, что, с целью увеличени быстродействи , в него введены N групп по (N-1) блоков двунаправленной передачи данных, информационные входы с режима работы узла синхронизации ре- второго по N-й i-ro решающего блока ЗО шающего блока., тринадцатый выход узла синхронизации решающего блока подключен к входу элемента НЕ решающего блока, к вторым входам первого, второго , третьего элементов И решающего 35 блока и к шестому выходу решающего блока, третий выход решающего блока подключен к первому входу четвертого элемента И решающего блока и к первой группе разр дов седьмого выхода ре- 40 шающего блока, четвертый выход решающего блока подключен к первому входу п того элемента И решающего блока и к второй группе разр дов седьмого выхода решающего блока, п тьш двунаправленной передачи данных групп 45 выход рещающего блока подключен к с первой по ()-ю, седьмой выход первому входу ujecToro элемента И ре- j-ro решающего блока (, ...,N-1) шающего блока и к третьей группе раз- подключен к входам признака подтверж- р дов седьмого выхода решающего бло- дени захвата (j-1)-x блоков двуна- ка, выход элемента НЕ подключен квто - правленной передачи данных групп с 50 рым входам четвертого, п того и шес- первой по (j-1)-ю и к входам призна- того элементов И решающего блока, вы- ка подтверждени захвата j-x блоков ходы первого и четвертого элементов И двунаправленной передачи данных групп решающего блока подключены соответст- с (3+1)-й по N-ю, второй управл ющий венно к первому и второму входам пер- вход первого решающего блока подклю- 55 вого элемента ИЛИ решающего блока, чен к вторым выходам первых блоков выходы второго и п того элементов И двунаправленной передачи данных групп решающего блока подключены соответ- с второй по N-ю, второй управл ющий ственно к первому и второму входам вход N-ro решающего блока подключен второго элемента ИЛИ решающего блока.

подключены к первым выходам блоков двунаправленной передачи данных соответственно с первого по (N-1)-й i-й группы, шестой выход i-ro решаю1цего блока подключен к входам признака захвата всех блоков двунаправленной передачи данных i-й группы, седьмой выход первого решающего блока подключен к входам признака подтверждени захвата первых блоков двунаправленной передачи данных групп с второй по N-ю, седьмой выход N-ro решающего блока подключен к входам признака подтверждени захвата (К-1)-х блоков

к вторым выходам (N-l)-x блоков двунаправленной цередачи данных групц с первой по (N-1)-io, второй управл ющий вход j-ro решающего блока подклюду (1+1)-го блока двунаправленной передачи данных i-й группы, при этом в каждый решающий блок дополнительно

введены элемент НЕ, шесть элементов И, три элемента ИЛИ, второй информационный вход решающего блока подключен к первым входам первого, второго, третьего элементов И решающего блока и к п тому входу режима работы узла синхронизации решающего блока, второй управл ющий вход решающего блока подключен к шестому входу

ц| 1ходы 7 ретього и шестого элементов И решающего блока подключенр соответственно к первому и второму входам третьего элемента ИЛИ решающего блока , выходы лервого, второго и третьего элементов ИЛИ решающего блока подключены соответственно к входу записи , к информационному входу и к адресному входу узла пам ти решающего блока, при этом каждый блок двуна- правленной передачи данных групп содержит две группы ключей, ключ, три элемента И, дешифратор, элемент ИЛИ, три элемента НЕ, триггер, приоритетный вход блока двунаправленной пере- дачи данных групп подключен к первому входу элемента ИЛИ и к входу первого элемента НЕ, перва группа из п (где m - разр дность переменных) разр дов входа подтверждени захвата блока двунаправленных передачи данных групп подключена к одноименным информационным входам ключей первой rpyrt- пы блока двунаправленной передачи данных групп и к m входам первого эле мента И блока двунаправленной передачи данных групп, втора группа из 1 (где 1 - разр дность адреса переменных ) разр дов входа подтверждени захвата блока двунаправленной передачи данных групп подключена к одноименным информационным входам ключей второй группы блока двунаправленной передачи данных групп и к входам дешифратора блока двунаправлейной передачи данных групп, (т-ь1н-1)-й разр д входа подтверждени захвата блока двунаправленной передачи данных групп подключен к информационному входу ключа блока двунаправленной передачи данных групп и к первому входу второго элемента И блока двунаправленной передачи данных групп, вход признака захвата блока двунаправленной передачи данных групп подключен к перво- му входу трет.ьего элемента И блока двунаправленной передачи данных групп выход триггера блока двунаправленной передачи данных групп подключен к второму входу элемента ИЛИ, к входу второго элемента НЕ и к второму входу третьего элемента И блока двунаправленной передачи данных групп, выход первого элемента НЕ блока двунаправленной перед-ачи ланн1,гх групп подключен к третьему входу третьего элемента И блока двунаправленной передачи данных групп, выход третьего элемента И блока двунаправленной передачи данных групп подключен к управл ющим входам ключей первой и второй групп, к управл ющему входу ключа и к входу третьего элемента НЕ блока двунаправленной передачи данных групп, выход дешифратора блока двунаправленной передачи данных групп подключен к второму входу второго элемента И блока двунаправленной передачи данных групп выход первого элемента И блока двунаправленной передачи данных групп подключен к информационному входу триггера блока двунаправленной передачи данных групп, выход второго элемента И блока двунаправленной передачи данных групп подключен к синхро- входу триггера блока двунаправленной передачи данных групп подключен к синхровходу триггера блока двунаправленной передачи данных групп, выходы ключей первой группы блока двунаправленной передачи данных групп подключены к одноименным разр дам с первого по га-й первого вьгхода блока двунаправленной передачи данных групп, выходы ключей второй группы блока двунаправленной передачи данных групп подключены к одноименным разр дам с (т+1)-го по (т+1)-й первого выхода блока двунаправленной передачи данных групп, выход ключа блока двунаправленной передачи данных групп подключен к ()-му разр ду первого выхода блока двунаправленной передачи данных групп, выход второго элемента НЕ блока двунаправленной - передачи данных групп подключен к (га+1)-му входу первого элемента И блока двунаправленной передачи данных групп и к (т+1+2)-му разр ду первого выхода блока дву«аправленной пере- . дачи данных групп, выход третьего элемента НЕ блока двунаправленной передачи данных групп подключен к второму выходу блока двунаправленной передачи данных групп, выход элементаИЛИ блока двунаправленной передачи данных групп подключен к третьему выходу блока двунаправленной передачи данных групп.

рие.1

S 10 7 n(f/%iv-f S /Пн/

дйнные

Данные

5

-

Адрес

2

l r --С1Ю

ж

,

r

ю

1

LJLJ

фие.2

11ачало )

Bbivucfl.ylp j noip-M(8)

JL

Ы1шсл,мат/шцьГЯко5и 0 Ф-ам t/ucfl. дифф.

ВЬ1чис/(.игерац.матри- фоин ом (5)

7.Д.Г

S itttCff, фор- мулом (it(S}

fetafff.njfT.fft/ff.fffleeffpai

()sff(j)

Tf

wtf.tf(

:f ;.A:v

lw(o-ffffm м,(

WntHmt. uftiia интег

flUfOftOffUK

U8j

фиг. 7

Составитель В.Смирнов Редактор М.Келемеш Техред М.Ходанич Корректор И.Муска

Заказ 1151/49 Тираж 673Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5

Производственно-полиграфическое предпри тие, If-.Ужгород, ул.Проектна , 4