Изобретение относитс к вычислительной технике и может быть использо вано в частности, дл аппаратной реализации операции делени в специализированных вычислительных кашинах, работающих в дв(5ичной системе счислени с фиксированной зап той с использованием дополнительных кодов отрицательных операндов. Известно устройство дл делени без восстановлени остатка с учетом алгебраических знаков операндов со сдвигом остатка и частного влево на один разр д, содержащее регистры делимого и делител , сумматор, регистр частного и схемы анализа знака очередного остатка. В данном устройстве дл сокращени времени выполнени делени во всех определ емых остатках, кроме конечного, не производитс полное приведение переносов. Каждый очередной остаток получаетс в двухр дном коде, состо щем из кодов поразр дной суммы и поразр дных переносов Дл определени знака остатка полное приведение переносов осуществл етс только в старших его разр дах. При этом на величину делител налагаетс определенное огранич ение, а именно делитель должен быть нормализован . Все это дает возможность, введ дополнительный знаковый разр д, определить знак остатка путем полного приведени переносов лишь в четырех старших разр дах его модифицированного кода С1 . Недостатком этого устройства вл етс избыточность аппаратуры. Наиболее близким к изобретению техническим решением вл етс устройство дл делени двоичных чисел, содержащее регистры делимого и делител , сумматор , буферный регистр, схему анализа знака очередного остатка, регистр частного, в котором знак очередного остатка определ етс путем анализа трех старших разр дов очередного остатка, включа первый знаковый С2 . Недостатком этого устройства вл етс наличие, большого количества обо рудовани . Цель изобретени - сокращение объема оборудовани при создании устройства дл делени двоичных чисел за счет снижени аппаратурных за рат при определении знака очередного остатка. Поставленна цель достигаетс тем что в устройство введены дополнитель ный триггер и два элемента И, причем первые входы элементов И подключены соответственно к пр мому и инверсном выходам знакового разр да регистра делител , вторые входы элементов И подключены соответственно к пр мому, и инверсному выходам дополнительного триггера, нулевой вход которого подключен к выходу переноса из нулевого разр да сумматора, а единичный вход дополнительного триггера соединен с управл ющим входом устройства, выходы элементов И объединены и подключе ны ко входу младшего разр да регистр частного, пр мой и инверсный выходы крторого подключены соответственно к управл ющим входам узлов передами делител пр мым и инверсным кодом, информационные входы которых подключены соответственно к пр мым и инверсным выходам регистра делител , объединенные выходы узлов передачи делител пр мым и инверсным кодом подключены ко входам разр дов сумматора первой группы, входы разр дов сумматора второй группы соединены с разр дными-выходами регистра делимого , разр дные входы которого подключены к выходным разр дам сумматора. На чертеже дана схема устройства. Устройство содержит регистра делител 1, регистр делимого (остатка) 2, сумматор 3,. регистр частного , дополнительный триггер 5, элементы И 6 и 7 и узлы 8 и 9 передачи делите л дл передачи делител дополнитель ным либо пр мым кодом на первый вход сумматора. На чертеже условно показаны схемы передачи дл одного разр да . Устройство работает следующим образом . В исходном состо нии делитель в дополнительном коде со знаком записываетс в регистре 1, делимое (ос234 таток) - регистре 2. Частное со знаком образуетс при сдвигах влево в регистре . Знаки делимого, делител и частного наход тс перед старшим значащим разр дом числа и занимают один разр д. Дополнительный триггер 5 в начале каждого шага сложени кода делител с кодом очередного остатка устанавливаетс в единичное состо ние. В конце сложени , если возникает перенос из нулевого разр да сумматора, содержимое дополнительного триггера инвертируетс , фиксиру знак очередного остатка. Деление двоичных чисел с фиксированной перед старшим разр дом зап той возможно только в том случае, если делимое по модулю меньше делител . В противном случае частное превышает единицу и происходит переполнение разр дной сетки. Поэтому перед началом операции делени осуществл етс проверка на корректность делени . Если знаки делимого и делител совпадают, то при посылке делител в сумматор от его исходного кода беретс дополнение, которое и суммируетс с кодом делимого. В противном случае делитель суммируетс в том коде, в котором он поступил на деление. После получени первого остатка, если знак делимого совпадает с состо нием дополнительного триггера 5, в котором фиксируетс знак остатка, то деление не производитс . Такой случай классифицируетс как некорректность делени . . Если знаки делимого и дополнительного триггера 5 разные, то деление возможно. После этого начинаетс многошаговый процесс определени цифр частного по известному алгоритму, который слагаетс из последовательности циклически повтор ющихс операций сдвига образующихс остатков, частного и нахождение разности между остатком и делителем. Одновременно при сдви.ге влево, в младшем разр де регистра частного Ц формируютс разр ды частного по следующему правилу. Если знак делител и состо ние дополнительного триггера 5 совпадают, что формируют элементы И 6 и 7, то соответствующий шагу делени разр д частного равен единице, в противном случае - О.
Характером передачи кода делител на сумматор 3 управл ет младший разр д регистра частного t, который сформировалс на предыдущем шаге сдвига, по следующему правилу.
Если в младшем разр де регистра частного k записан О, то делитель через узел передачи 9 суммируетс к остатку в том коде, в котором он поступил на деление. В противном случае при посылке делител через узел передачи 8 от его исходного кода беретс дополнение, которое и суммируетс с кодом остатка.
1г f , .
Такое конструктивное выполнение устройства позвол ет иметь один знаковый разр д в регистрах делимого, дделител и сумматора, что снижает ап паратурные габариты, а также упрощает структуру устройства.