SU1262478A1 - Устройство дл вычитани дес тичных чисел - Google Patents
Устройство дл вычитани дес тичных чисел Download PDFInfo
- Publication number
- SU1262478A1 SU1262478A1 SU843830236A SU3830236A SU1262478A1 SU 1262478 A1 SU1262478 A1 SU 1262478A1 SU 843830236 A SU843830236 A SU 843830236A SU 3830236 A SU3830236 A SU 3830236A SU 1262478 A1 SU1262478 A1 SU 1262478A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- decimal
- binary
- inputs
- group
- elements
- Prior art date
Links
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
.Изобретение относитс к вычислительной технике и автоматике и может быть использовано, например, в устройствах дистанционного управлени при вычитании многоразр дных дес тичных чисел в коде 8-4-2-1. Цель изобретени - расширение функциональных возможностей за счет получени результата вычитани в пр мом двоично-дес тичном коде. Устройство содержит группы 1-3 из четырех элементов НЕ, четырехразр дные двоичные сумматоры 4-8, группы 9-12 элементов ИСКПЮЧАНЩЕЕ ИЛИ и элемент НЕ 13. Устройство имеет входы первого и второго операндов, выходы разности и знака разности. 1 ил.
Description
Изобретение относитс к вычислительной технике и автоматике и может быть использовано, например, в устройствах дистанционного управлени , при вычитаниимногоразр дных дес тичных чисел в. коде 8-4-2-1 ,
Цель изобретени - расширение функциональных возможностей путем получени результата вычитани в пр мом двоично-дес тичном коде.
На чертеже представлена структурна схема трех дес тичных разр дов устройства.
Устройство содержит группы 1-3 из четьфех элементов НЕ, четырехразр дные двоичные сумматоры 4-8, группы 9-12 элементов ИСКШОЧАЩЕЕ ИЛИ и элемент НЕ 13. Устройство содержит также входы 14 первого операнда, входы 15 второго операнда и.выходы разности 16, знака разности 17. Старшим разр дом вл етс третий разр д устройства .
Устройство работает следующим образом .
На входы сумматоров 4-6 поступает двоично-дес тичный код многоразр дного числа - уменьшаемого А, а через группы элементов НЕ 1-3 поступае код многоразр дного числа - вычитаемого В. Результат сложени с выходов сумматоров младших разр дов инвертируетс элементами ИСКШОЧАЩЕЕ ИЛИ 9 и 10 либо поступает на их выходы без изменени в зависимости от знака разности на выходе переноса сумматора 6 старшего разр да.
Когда на выходы элементов НЕ поступает меньшее из двух чисел, то с помощью группы элементов ИСКЛЮЧАКЩЕЕ ИЛИ 12 в сумматорах 7 и 8 младших разр дов производитс коррекци результата кодом 1010 в тех разр дах многоразр дного числа, где не возник межтетрадный перенос.
В этом случае инвертирование результата не происходит, а в младший разр д числа на вход переноса сумматора 4 первого дес тичного разр да поступает единица.
При инвертировании большего из двух многоразр дных чисел с помощью групп элементов ИСКЛЮЧАЩЕЕ ИЛИ 9-П происходит инвертирование сирналов, поступакацих с вьасодов сумматоров 4-6 и производитс коррекци кодом 1010 того разр да разности двух чисел, где инвертировал.ась меньша цифра.
Таким образом, на выходах 16 устройствах формируетс разность двух чисел в пр мом коде.
Claims (1)
- Формула изо б р-е тениУстройство дл вычитани дес тичных чисел, содержащее в каждом дес тичном разр де первьй двоичный сумматор и в каждом разр де, кроме старшего , второй двоичный сумматор, причем перва группа входов первого двоичного сумматора вл етс входом соответствующей тетради дес тичногоразр да первого операнда устро 1ства, выход переноса первого двоичного сумматора соединен с входом переноса первого двоичного сумматора следующего дес тичного разр да, входы переносов вторых двоичных сумматоров всех дес тичных разр дов соединены с нулевой шиной устройства, выходы вторых двоичных сумматоров соединены с выходами соответствующих дес тич-ных разр дов устройства, о т л и чающеес тем, что, с делью рас:ширени функциональных возможностей путем получени результата вычитани в пр мом двоично-дес тичномкоде, оно содержит элемент НЕ и первую группу из (п-1) элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, где п - число дес тичных разр дов устройства, каждый дес тичный разр д содержит вторую группу изчетырех элементов ИСКЛЮЧАЩЕЕ ИЛИ и группу из четырех элементов НЕ, причем выход переноса первого двоичного сумматора п-го дес тичного разр да | соединен с входом элемента НЕ, спервыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы и с входом переноса первого двоичного сумматора первого дес тичного разр да, входы элементов НЕ группы каждого дес тич-.кого разр да соединены с входами соответствующей тетради дес тичного разр да второго операнда устройства, а выходы соединены с второй группой входов первого двоичного сумматоратого же дес тичного разр да, выходы суммы первого двоичного сумматора каждого дес тичного разр да соединены с первыми входами соответствующих элементов ИСКЛЮЧАЩЕЕ ИШ второй группы того же дес тичного разр да, вторые входы которых соединены с выходом элемента НЕ, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй, группы старше312624784го дес тичного разр да соединены спервой группы, вторые входы второговыходом старшего дес тичного разр -и четвертого двоичных разр дов втода устройства, выходы элементов ИС-рых двоичных сумма,торов всех дес КЛЮЧАЮЩЕЕ ИЛИ вторых групп остальныхтичных разр дов соединены с нулевойдес тичных разр дов соединены с пер- 5шиной устройства, вторые входы первымм . входами вторых двоичных сумма-вого и третьего двоичных разр довторов тех же дес тичных разр дов, вы-вторых двоичных сумматоров каждого.ходы переносов первых двоичных сумма-дес тичного разр да соединены с выхаторов разр дов с первого по (п-1)-йдом соответствующего злементасоединены с вторыми входами соответ- шИСКЛЮЧАЮЩЕЕ ИЛИ первой груствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИппы.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843830236A SU1262478A1 (ru) | 1984-12-25 | 1984-12-25 | Устройство дл вычитани дес тичных чисел |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843830236A SU1262478A1 (ru) | 1984-12-25 | 1984-12-25 | Устройство дл вычитани дес тичных чисел |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1262478A1 true SU1262478A1 (ru) | 1986-10-07 |
Family
ID=21153449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843830236A SU1262478A1 (ru) | 1984-12-25 | 1984-12-25 | Устройство дл вычитани дес тичных чисел |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1262478A1 (ru) |
-
1984
- 1984-12-25 SU SU843830236A patent/SU1262478A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 607216, кл. G 06 F 7/50, 1975. Авторское свидетельство СССР № 690479, кл. G 06 F 7/50, 1975. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1262478A1 (ru) | Устройство дл вычитани дес тичных чисел | |
SU1273918A1 (ru) | Устройство дл сложени - вычитани | |
SU1208550A1 (ru) | Двоично-дес тичный сумматор | |
SU842796A1 (ru) | Устройство дл вычислени дробнойРАциОНАльНОй фуНКции | |
SU888108A1 (ru) | Устройство умножени | |
SU922731A1 (ru) | Устройство дл умножени в системе остаточных классов | |
SU930313A1 (ru) | Преобразователь двоично-дес тичного кода в двоичный | |
RU2248094C2 (ru) | Устройство преобразования из десятичной системы счисления в двоичную | |
GB847996A (en) | Arithmetic circuitry | |
GB1422322A (en) | Binary processor | |
SU500527A1 (ru) | Контролируемый п-разр дный сумматор | |
SU734683A1 (ru) | Устройство дл умножени п-разр дных чисел | |
SU451078A1 (ru) | Устройство для сложения-вычитания двоичных чисел | |
SU824197A1 (ru) | Вычислительное устройство | |
SU593211A1 (ru) | Цифровое вычислительное устройство | |
SU995088A1 (ru) | Устройство дл округлени числа в двоичном коде | |
SU822174A1 (ru) | Преобразователь пр мого двоично- дЕС ТичНОгО КОдА B дОпОлНиТЕльНыйдВОичНО-дЕС ТичНый КОд | |
SU1541599A1 (ru) | Матричное вычислительное устройство | |
SU802962A1 (ru) | Устройство дл делени | |
SU1179322A1 (ru) | Устройство дл умножени двух чисел | |
SU824203A1 (ru) | Устройство дл сложени п-разр дныхдЕС ТичНыХ чиСЕл | |
SU1183959A1 (ru) | Устройство дл суммировани чисел | |
SU397909A1 (ru) | Комбинационный сумматор | |
SU1223224A1 (ru) | Устройство дл делени @ -разр дных чисел | |
SU822181A1 (ru) | Устройство дл умножени чиселВ дОпОлНиТЕльНыХ КОдАХ |