SU1483450A1

SU1483450A1 - Устройство дл сложени и вычитани чисел по модулю

Info

Publication number: SU1483450A1
Application number: SU874307709A
Authority: SU
Inventors: Валерий Иванович Глушков; Виктор Анатольевич Краснобаев; Игорь Иванович Курочка; Анатолий Иванович Сахно; Глеб Михайлович Чугасов
Original assignee: Предприятие П/Я Г-4190
Priority date: 1987-09-18
Filing date: 1987-09-18
Publication date: 1989-05-30

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в устройствах обработки дискретной информации, функционирующих в системах остаточных классов. Целью изобретени вл етс повышение быстродействи . Поставленна цель достигаетс за счет совмещени во времени процессов определени местоположени операнда А и сдвига содержимого разр дов кольцевого регистра сдвига по значению операнда В. Дл этого в устройство дл сложени и вычитани чисел по модулю, содержащее вычислитель 5, блоки 7, 8, 25 элементов И, блоки 9, 16 элементов ИЛИ, приемный регистр 10, схему 11 сравнени , счетчик 12, дешифраторы 13, 27, группу элементов И 14, группу блоков 15 элементов И, элементы 21, 26 запрета, умножитель 22 частоты, кольцевой регистр 23 сдвига и группу элементов ИЛИ 28, введены счетчик 24 и шифратор 20 с соответствующими св з ми. 1 ил.

Description

дами соответствующих разр дов кольцевого регистра сдвига, первый тактовый вход устройства соединен с информационным входом первого элемента запрета, выход которого соединен с

ветственно с первыми и вторыми входами соответствующих элементов ИЛИ группы , выходы которых соединены с входа- ми шифратора, выход которого соединен с входом приемного регистра.

Claims

Формула изобретения

Устройство для сложения и вычитания чисел по модулю, содержащее вычитатель, три блока элементов И, два блока элементов ИЛИ, приемный регистр, схему сравнения, первый счетчик., первый и второй дешифраторы, группу элементов И, группу блоков элементов И, два элемента запрета, умножитель частоты, кольцевой регистр сдвига и группу элементов ИЛИ, причем первый информационный вход устройства соединен с входом вычитаемого вычитателя и с первым входом первого блока элементов И, выход которого соединен с первым входом первого блока элементов ИЛИ, второй вход которого соединен с выходом второго блока элементов И, первый вход которого соединен с выходом вычитателя, вход уменьшаемого которого соединен с входом значения модуля устройства, входы задания операции сложения и вычитания которого соединены соответственно с вторыми входами первого и второго блоков элементов И, выходы первого дешифратора соединены с первыми входами соответствующих элементов И группы, выходы которых соединены с первыми входами соответствующих блоков элементов И группы, выходы которых соединены с соответствующими входами второго блока элементов ИЛИ, выход которого является выходом устройства, выходы приемного регистра и первого счетчика соединены соответственно с первым и вторым входами схемы сравнения, выход которой соединен с управляющими входами первого и второго элементов запрета, с вторыми входами элементов И группы и с вторыми входами блоков элементов И группы, 25 третьи входы которых соединены с выходами соответствующих разрядов кольцевого регистра сдвига, первый тактовый вход устройства соединен с информационным входом первого элемента запрета, выход которого соединен с входом умножителя частоты, выход первого блока элементов ИЛИ соединен с входом второго дешифратора, о т л и 5 чающееся тем, что, с целью повышения быстродействия, оно содержит второй счетчик и шифратор, причем второй информационный вход устройства соединен с информационным входом

10 второго счетчика, выход которого соединен с первым входом третьего блока элементов И, выход которого соединен с входом первого дешифратора, выход первого элемента запрета соединен со 15 счетным входом первого счетчика, выход скемы сравнения соединен с вторым входом третьего блока элементов И, выход второго элемента запрета соединен со счетным входом второго счетчи20 на, второй тактовый вход устройства соединен с информационным входом второго элемента запрета, выход умножения частоты сообщен с входом разрешения сдвига кольцевого регистра сдвига, выходы первой и второй групп второго дешифратора соединены соответственно с первыми и вторыми входами соответствующих элементов ИЛИ группы, выходы которых соединены с входа30 ми шифратора, выход которого соединен с входом приемного регистра.