SU574716A2 - Арифметическое устройство - Google Patents
Арифметическое устройствоInfo
- Publication number
- SU574716A2 SU574716A2 SU7602334078A SU2334078A SU574716A2 SU 574716 A2 SU574716 A2 SU 574716A2 SU 7602334078 A SU7602334078 A SU 7602334078A SU 2334078 A SU2334078 A SU 2334078A SU 574716 A2 SU574716 A2 SU 574716A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- elements
- outputs
- block
- output
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Description
гического олока подключены к входам элементов ИЛИ соответственно нервой, второй и третьей групн элементов ИЛИ логического блока, выходы которых подсоединены к входам соответственно первого, второго и третьего регистров.
На чертеже представлена схема устройства.
Опа содержит блок 1 сравнени , на информационные входы которого подаютс модули двоичных чисел А н В. Выходы блока сравнени , А В, подключены к входам логического блока 2. Триггер 3 признака операции , служащий дл задани операции сложени (вычитани ) подсоединен к входам логического блока, выходы логического блока - к регистрам 4, 5 и 6. Выходы регистров 4 и 5 подключены к схеме 7 сравнени , выход схемы 7 сравнени - к первому входу элемента И 8. Выход генератора 9 подсоединен к второму входу элемента И 8, а выход элемента И 8 - к входам регистров 5 и 6.
Логический блок 2 состоит из элементов И и ИЛИ. Первые входы элементов И 10 и 11 соединены с первым выходом блока 1 сравнени (), а вторые входы - с единичным и нулевым выходами триггера 3 признака операции. Иервые входы элементов И 12 и 13 подключены к второму выходу блока сравнени (), а вторые входы - к единичному и нулевому выходам триггера 3 признака операции. Входы элемента И 14 соединены соответственно с третьим выходом блока сравнени (А В) и нулевым выходом триггера нризнака операции. Входы элемента ИЛИ 15 св заны с выходами элементов И 11 и 14, входы элемента ИЛИ 16 - с выходами элементов И 10 и 13, входы элемента ИЛИ 17 - с выходами элементов И И, 12 и 14. К первым входам групп элементов И 18, 19 и 20 подключены информационные входы числа А, а к первым входам групп элементов И 21, 22 и 23 - информационные входы числа В. Вторые входы групп элементов И 18, 19, 20, 21, 22, 23 соединены соответственно с выходами элементов И 13, 10, элементов ИЛИ 17, 15, элемента И 12 и элемента ИЛИ 16. Выходы групп элементов И 18 и 21, 19 и 22, 20 и 23 подключены соответственно к входам групп элементов ИЛИ 24, 25, 26, выходы ко: торых подсоединены соответственно к входам регистров 6, 5, 4.
Устройство работает следующим образом.
При вводе модулей чисел А к В последние сравниваютс на блоке 1. На одном из входов этого блока возникает потенциал, соответствующий результату сравнени : , либо А В, либо .
В зависимости от результатов сравнени этих чисел и вида арифметического действи (сложение или вычитание), задаваемого триггером 3 признака операции, числа через логический блок 2 записываютс в соответствующие регистры 4, 5 и 6 при наличии сигнала «Пуск. Возможные комбинации ввода чисел в эти регистры показаны в таблице.
Анализиру комбинации ввода чисел в регистры , видно, что при сложении в регистр 6 вводитс большее число, а в регистр 4-меньшее . Таким образом, при сложении чисел повыщаетс быстродействие арифметического устройства.
При вычитании в регистр 4 автоматически вводитс больщсе число, а в регистр 5 - меньщее.
Как при сложении, так и при вычитании регистры, в которые не введены числа, устанавливаютс в нулевое состо ние.
Коды чисел, записанные в регистрах 4 и 5, поразр дно сравниваютс схемой 7, на выходе которой по вл етс разрещающий потенциал, если коды чисел не совпадают; этот потенциал открывает элемент И 8 и импульсы из генератора 9 поступают в регистры 5 и 6 до тех пор, пока код числа в регистре 5 не станет равным коду числа в регистре 4. При этом сигналом со схемы 7 сравнени закрываетс элемент И 8 и поступление импульсов в регистры 5 и 6 от генератора 9 прекращаетс . Результат операции зацисываетс в регистр 6.
Одновременно с блока 1 сравнени поступает на индикацию результат сравнени модулей чисел А и В.
Предлагаемое арифметическое устройство вл етс одной из составных частей проектируемой автоматизированной системы контрол (АСК) параметров изделий, где используетс дл управлени механизмом задани углового перемещени объекта контрол . Согласно предварительным расчетам, годовой экономический эффект от внедрени АСК напредпри ти х отрасли составит 400 тыс. руб
Claims (1)
- Формула изобретениАрифметическое устройство по авт. СЕ. 394785, отличающеес тем, что, с целью увеличени быстродействи , в него введены блок сравнени , триггер нризнака операциии логический блок, состо щий из элементов И и ИЛИ, причем первые входы первого и второго элементов И логического блока подключены к первому выходу блока сравнени , вторые входы соединены соответственно с единичиым и нулевым выходами триггера признака операции, первые входы третьего и четвертого элементов И логического блока соединены с вторым выходом блока сравнени , вторые входы соединены соответственно с еди ичным и нулевым выходами тритгера признака операции, нулевой выход которого соединен с первым входом п уого э;;смс1;;а И, второй вход которого подключен к третьему выходу блока сравнени , входы первого элемента ИЛИ подключены к выходам второго и п того элементов И логического блока, входы второго элемента ИЛИ - к выходам первого и четвертого элементов И, входы третьего элемента ИЛИ - к выходам второго, третьего и п того элементов И, входы первого числа подключены к входам блока сравнени и к первым входам элементов И первой, второй и третьей групп элементов И логического блока, к первым входам элементов И четвертой, п той и шестой групп элементов И которого подключены входы второго числа, которые подключены также к другим входам блока сравнени , вторые входы элементов И четверTofi , первой, п той, второй, шестой п третьей ,i элементов И логического блока соедиiiviibi соответственно с выходами первого элемента ИЛИ, четвертого элемента И, третьегоэлемента И, первого элемента И, второго элемента ИЛИ, третьего элемента ИЛИ логического блока, выходы элементов И первой и четвертой, второй и п той, третьей н шестой групп элементов И логического блока подключены к входам элементов ИЛИ соответственно первой, второй и третьей групп элементов ИЛИ логического блока, выходы которых подключены к входам соответственно первого, второго и третьего регистров.Источники информации,прин тые во вннмание при экспертизе 1. Авторское свидетельство СССР №394785, кл. G 06F 7/50, 1971.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7602334078A SU574716A2 (ru) | 1976-03-12 | 1976-03-12 | Арифметическое устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7602334078A SU574716A2 (ru) | 1976-03-12 | 1976-03-12 | Арифметическое устройство |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU394785 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU574716A2 true SU574716A2 (ru) | 1977-09-30 |
Family
ID=20652128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU7602334078A SU574716A2 (ru) | 1976-03-12 | 1976-03-12 | Арифметическое устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU574716A2 (ru) |
-
1976
- 1976-03-12 SU SU7602334078A patent/SU574716A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
MX152126A (es) | Mejoras a sistema de multiprocesadoras | |
BR8703889A (pt) | Aparelho e metodo para acelerar a resposta de validade que permite a emissao antecipada de instrucoes dependendo do resultado de operacoes de ponto flutuante | |
DE68926093T2 (de) | Vorrichtung und Verfahren zur Fehlererkennung in das Ergebnis einer arithmetische Operation | |
SU574716A2 (ru) | Арифметическое устройство | |
US3394249A (en) | Apparatus for adding numbers using a decrementer and an incrementer | |
JPS6227831A (ja) | 演算器チエツク回路 | |
SU877515A1 (ru) | Устройство дл ввода информации | |
SU960822A1 (ru) | Устройство дл контрол схем сравнени | |
SU968804A1 (ru) | Устройство дл определени экстремальных чисел | |
SU840880A1 (ru) | Устройство дл приведени р-кодов фибоначчиК МиНиМАльНОй фОРМЕ | |
SU723558A1 (ru) | Устройство дл ввода информации | |
SU813432A1 (ru) | Устройство дл контрол микро-пРОгРАММНОгО ABTOMATA | |
SU430405A1 (ru) | Устройство для формирования мер сходства при распознавании образов | |
SU920709A1 (ru) | Устройство дл сложени | |
SU484521A1 (ru) | Устройство дл обнаружени ошибок в цифровых автоматах | |
SU593211A1 (ru) | Цифровое вычислительное устройство | |
JPS5518760A (en) | Sequence abnormality detection system | |
SU383043A1 (ru) | Устройство для моделирования конечных автоматов | |
SU796840A1 (ru) | Устройство дл определени положени чиСлА HA чиСлОВОй ОСи | |
SU558105A2 (ru) | Устройство дл обработки каротажных данных | |
SU980089A1 (ru) | Устройство дл сравнени чисел | |
SU1517021A1 (ru) | Вычислительное устройство | |
SU368597A1 (ru) | Специализированное вычислительное устройство | |
SU1651362A2 (ru) | Устройство дл контрол последовательности чередовани импульсных сигналов | |
SU760088A1 (ru) | Устройство для сравнения чисел с двумя порогами1 |