SU1019441A1 - Двоично-дес тичный сумматор - Google Patents

Description

что блок коррекции содержит три элемента И, п ть элементов И-НЕ, элемент ИЛИ, элемент ИЛИ-НЕ и элемент НЕ, причем первый вход первого элемента И соединен с входом переноса блока, второй вход первого элемента И, первый и второй входы элемента ИЛИ и первый вход второго элемента И соединены соответственно с первым, вторым третьим и четвертым разр дами первого входа блока, первый вход третьего элемента И и первый вход первого элемента И-НЕ соединены с вторым входом блока и с первым входом второго э емента И-НЕ, первый вход третьего элемента И-НЕ соединен с вторым входом второго элемента И-НЕ и с третьим входом блока, второй вход второго элемента И соединен с вторым входом третьего элемента И и подключен к четвертому входу блока, второй вход первого элемента И-НЕ соединен с вторым входом третьего элемента И-НЕ и подключен к четвертому входу блока, третий вход

первого элемента И соединен с первым входом второго элемента И, выход элемента ИЛИ соединен с третьим входом второго элемента И, третий вход первого элемента И-НЕ соединен с третьим входом третьего элемента И-НЕ и подключен к выходу второго элемента И-НЕ, выходы первого, второго и третьего элементов И соединены с соответствующими входами элемента ИЛИ-НЕ выход которого подключен к первым входам четвертого и п того элементов И-НЕ, выход первого элемента И-НЕ соединен с вторыми входами четвертого и п того элементов И-НЕ, выход третьего элемента И-НЕ соединен с входом элемента НЕ и третьим входом п того элемента И-НЕ, выход первого разр да блока соединен с шиной нулевого потенциала устройства, выход второго разр да - с выходом п того элемента ИНЕ , выход третьго разр да - с выходом четвертого элемента И-НЕ, выход четвертого разр да - с выходом элемента НЕ.

1

Изобретение относитс  к вычислительной технике и может быть использовано при построении арифметических устройств ЭВМ.

Известен двоично-дес тичный сумматор , содержащий входной и выходной блоки инвертировани , входной и выходной сумматоры и блок коррекции, содержащий элементы И и ИЛИ fl },

Недостатком его  вл етс  необходимость предварительного анализа знаков операндов и соответствующей коммутации кодов.

Известен также двоично-дес тичный сумматор, содержащий входной и выходной блоки инвертировани , входной и выходной сумматоры и блок коррекции, содержащий элементы И, ИЛИ и НЕ. Вход первого операнда двоично-дес тичного сумматора соединен с первым входом входного сумматора и вход второго операнда - с первым входом входного блока инвертировани  2 3

Недостатком данного сумматора  вл етс  ограничение функциональных возможностей из-за необходимости предварительного анализа знаков операндов, что делает входы двоично-дес тичного сумматора неинвариантньми относительно знаков операндов.

Цель изобретени  - расширение функциональных возможностей за счет обеспечени  инвариантности входов двоично-дес тичного сумматора относительно знаков операндов.

Указанна  цель достигаетс  тем, что двоично-дес тичный сумматор,содержащий входной блок инвертировани , входной сумматор, блок коррекции, выходной сумматор, выходной блок инвертировани , два элемента И и элемент ИЛИ, причем первый вход входного сумматора соединен с входом первого операнда двоично-дес тичного сумматора , второй вход - с выходом входного блока инвертировани , вход которого соединен с входом второго операнда двоично-дес тичного сумматора, выход суммы входного сумматора соединен с первым входом блока коррекции и первым входом выходного сумматора, а выход переноса - с вторым входом блока коррекции и первым входом первого эле мента И, второй вход которого соединен с первым входом второго элемента И, второй вход которого подключен к выходу переноса выходного сумматора , выход блока коррекции подключен к второму входу выходного . сумматора, выход которого соединен с входом выходного блока инзертиро а ни , выход которого соединен с выходом суммы двоично-дес тичного сумматора , выходы первого и второго элементов И соединены с соответствующим входами элемента ИЛИ, выход которого соединен с выходом переполнени  двоично-дес тичного сумматора, вход пере носа блока коррекции соединен с входом переноса выходного сумматора, содержит два элемента НЕ, два сумматора по модулю два и третий элемент И, причем входы первого суммато ра по модулю два соединены с соответ ствующими входами знаков операндов двоично-дес тичного сумматора, первый вход второго сумматора по модулю два соединен с первым входом первого сум атора по модулю два, выход которого подкгючен к управл ющему входу входного блока инвертировани , вх ду пер&ого, элемента , третьему вхо ду блока коррекции, к первому входу третьего элемента И, выход первого элемента НЕ соединен с вторым входом первого элемента И и с четвертым вхо дом блока коррекции, выход переноса входного сумматора подключен к входу второго элемента НЕ, выход которого соединен с вторым входом третьего элемента И, выход которого подключен к второму входу второго сумматора по модута) два и к управл ющему входу выходного блока инвертировани , выход второго сумматора по модулю два соединен с выходом знака двоич«о-деc tичнoгo сумматора.. Блок коррекции содержит три элемента И, п ть элемеитов Й-НЕ, элемент ИЛИ, элемент ИЛИ-НЕ и элемент НЕ причем первый вход первого элемента И соединен с входом переноса блока, вто рой -вход перввго элемента И, первый и второй входы элемента ИЛИ и первый вход второго элемента И соединены соответственно с первым, вторым, третьим и четвертым разр дами первого входа блока, первый вход третьего эле мента И и первый вход первого элемента И-НЕ соединены с вторьм входом блока и с первым входом второго элемента И-НЕ, первый вход третьего элемента И-НЕ соединен с вторым входом второго элемента И-НЕ и с третьим входом блока, второй вход второго элемента И соединен с вторым входом третьего элемента И и подключен к четвертому входу блока, второй вход первого элемента И-НЕ соединен с вторым входом третьего элемента И-НЕ и подключен к четвертому входу блока , третий вход первого элемента И соединен с первым входом второго элемента И, выход элемента ИЛИ соединен с третьим входом второго элемента И, третий вход первого элемента И-НЕ соединен с третьим входом третьего элемента И-НЕ и подключен к выходу второго элемента И-НЕ, выходы первого, . второго и третьего элементов И соединены с соответствующими входами элемента ИЛИ-НЕ, выход которого подключен к первым входам четвертого и п того элементов И-НЕ, выход первого элемента И-НЕ соединен с вторыми входами четвертого и п того элементов И-НЕ, выход третьего элемента И-НЕ соединен с входом элемента НЕ и третьим входом п того элемента И-НЕ, выход первого разр да блока соединен с шиной нулевого потенциала устройства, выход второго разр да с выходом п того элемента И-НЕ, выход третьего разр да - с выходом четвертого элемента И-НЕ выход четвертого разр да - с выходом элемента НЕ. На фиг. 1 показана структурна  схема предлагаемого двоично-дес тичного сумматора; на фиг. 2 - функциональна  схема блока коррекции. Двоично-дес тичный сумматор содержит входной блок 1 инвертировани , входной сумматор 2, выходной сумматор 3, блок коррекции, выходной блок 5 инвертировани , элементы И 6-8, ИЛИ 9 НЕ 10 и 11, а также су| «аторы 12 и 13 по модугйо два. Двоично-дес тичный сумматор имеет входы 1 и 15 соответственно первого и второго операндов , входы 16 и 17 знаков первого и второго операндов. Входной и выходной сумматоръ имеют также входы 18 и 19 переноса дл  подключени  к пр едла- гаемому двоично-дес тичному сумматору других дл  получени  многоразр дного устройства. Двоично-дес тичный сумматор имеет выходы 20 - суммы, 21 переполнени  и 22 - знака суммы.

Блок коррекции имеет входы , выход 27 и еодержит элементы И , И-НЕ 31-35, не 36, ИЛИ 37 и ИЛИ-НЕ 38 Двоично-дес тичный сумматор работа ет следующим образом.

При одинаковых знаках операндов А и В, где А - первый операнд, В - второй операнд, суммирование производитс  в пр мых кодах В этом случае выходной сигнал сумматора 12 по модулю два равен О и входной блок 1 инвер; тировани  кодов обеспечивает передачу пр мого кода на вход входного сумматора 2. Выходной сигнал элемента ИВ также равен О.

Зна,к, суммы аырабатывЬетс  сумматором 13 по модулю два. В случае положительных знаков операндов (положительному знаку соответствует нулевой логический уровень :) на выходе суммато ра 13 по модулю два будет О, что соответствует положительному знаку суммы, В случае отрицательных знаков операндов (отрищательному знаку соответствует единичный логический уровень )кэ выходе сумматора 13 по модулю два будет 1, что с(ютветствует отрицательному знаку суммы. Если операнды имеют разные знаки, то выходной сигнал сумматора 12 по модулю два равен 1 и тогда олеранд В ин вертируетс  входным блоком 1 инвертировани . Ксли отрицательным операндом  вл етс  операнд В, то ) инвертирование справедливо. Если отрицателен операнд А, то такое инвертирование соответствует умножению обоих операндоа на 1. Знак суммы также зависит и от соотношени  величин операндов. Если из большего числа вычитать меньшее , то результат получаетс  в пр мом коде. Если из меньшего числа вычитать большее,то результат получаетс  в инверсном коде.

Признаком получени  суммы в пр мом коде  вл етс  наличие сигнала nepeHoса в старшей декаде устройства соответственно его отсутствие  вл етс  признаком получени  суммы в инвертированном коде. Элемент И 8 выдел ет условие при выполнении вычитани , т.е выход сумматора 1 по модуло два равен 1 и отсутствует равен О сиг йал переноса из старшей декады входно го сумматора, и это условие соответствует получению суммы в инверсном коде . Выходной сигнал элемента И 8 управл ет выходным блоком 5 инвертировани  кодов, Hj если возникает указанное условие, результат суммировани  инвертируетс 

Если операнд А положителен и больше , чем операнд В, то сумма получаетс  в пр мом коде, выходной сигнал элемента И 8 равен О, выходной блок 5 инвертировани  кодов пропускает пр мой код, а выходной сигнал сумматора 13 по моду/ з два равен О, что соответствует положительному знаку суммы.

Если операнд А положителен и меньше , чем операнд В, то сумма получаетс  в инверсном коде, выходнойссигнал элемента И В равен 1, выходной блок 5 инвертировани  кодов инвертирует код суммы, а выходной сигнал с сумматора 13 по модулю два равен 1, что соответствует отрицательному знаку суммы.

Если операнд А отрицателен и больше , чем операнд В, то сумма получаетс  в пр мом коде, выходной сигнал элемента И 8 равен О, выходной блок 5 инвертировани  кодов пропускает пр мой код, а выходной сигнал сумматора 13 по модулю два равен 1, v что соответствует отрицательному знаку суммы.

Если операнд А отрицателен и меньше , чем операнд В, то сумма получаетс  в инверсном коде, выходной сигнал элемента И 8 равен 1, выходной блок 5 инбертировани  кодов инвертирует код сукмы, а выходной .сигнал сумматора 13 по модулю два равен О, что соответствует положительному знаку суммы.

Таким образом, введение в состав двоично-дес тичного сумматора элементов И, НЕ и сумматоров по модулю два позвол ет расширить функциональные возможности устройства дл  суммировани  двоично-дес тичных кодов за счет того, что входы устройства инвариантны любым сочетани м знаков операндов. При этой отпадает необходимость перемены операндов местами, а, следовательно, и в дополнительной аппаратуре дл  коммутации кодов, котора  весьма громоздка. Таким образом, получено устройство чисто комбинационного типа, обладающее высоким быстродействием , которое ограничиваетс  только задержками логических элементов .

Йй./

Claims (2)

1. ДВОИЧНО-ДЕСЯТИЧНЫЙ СУММАТОР, содержащий входной блок инвертирования, входной сумматор, блок коррекции, выходной сумматор, выходной блок инвертирования, два элемента И и элемент ИЛИ, причем первый вход входного сумматора соединен с входом первого операнда двоично-десятичного сумматора, второй вход - с выходом входного блока инвертирования, вход которого соединен с входом второго операнда двоично-десятичного сумматора, выход суммы входного сумматора соединен с первым входом блока коррекции и первым входом выходного сумматора, а выход переноса - с вторым входом блока коррекции и первым входом первого элемента И, второй вход которого соединен с первым входом второго элемента И, второй вход которого подключен к выходу переноса выходного сумматора, выход блока коррекции подключен к второму входу выходного сумматора, выход которого соединен с входом выходного блока инвертирования, выход которого соединен с выходом суммы двоично-десятичного сумматора, выходы первого и второго

Элементов И соединены с соответствующими входами элемента ИЛИ, выход которого соединен с выходом переполнения двоично-десятичного сумматора, вход переноса блока коррекции соединен с входом переноса выходного сумматора, отличающийся тем, что, с целью расширения функциональных возможностей за счет обеспечения инвариантности входов двоичнодесятичного сумматора относительно знаков операнде®, он содержит два элемента НЕ, два сумматора по модулю два и третий элемент И, причем входы ' первого сумматора по модулю два соединены с соответствующими входами эна- g ков операндов двоично-десятичного сумматора, первый вход второго сумматора по модуло два соединен с первым входом первого сумматора по модуле два, выход которого подключён к управляющему входу входного блока инвертирования, входу первого элемента НЕ, третьему входу блока коррекции к первому входу третьего элемента И, выход первого элемента НЕ соединен с вторым входом первого элемента И и с четвертым входом блока коррекции, выход переноса входного сумматора подключен к входу второго элемента НЕ, выход которого соединен с вторым входом третьего элемента Й, выход которого подключен к второму входу второго сумматора по модулю два и к управляющему входу выходного блока инвертирования, выход второго сумматора по модулю два соединен с выходом знака двоичнодесятичного сумматора.,

2. Двоично-десятичный сумматор по п. 1,отличающийся тем,

SU ...Л019441 что блок коррекции содержит три элемента И, пять элементов И-НЕ, элемент ИЛИ, элемент ИЛИ-HE и элемент НЕ, причем первый вход первого элемента И соединен с входом переноса блока, второй вход первого элемента И, первый и второй входы элемента ИЛИ и первый вход второго элемента И соединены соответственно с первым, вторым; третьим и четвертым разрядами первого входа блока, первый вход третьего элемента И и первый вход первого элемента И-НЕ соединены с вторым входом блока и с первым входом второго элемента И-НЕ, первый вход третьего элемента И-НЕ соединен с вторым входом второго элемента И-НЕ и с третьим входом блока, второй вход второго элемента И соединен с вторым входом третьего элемента И и подключен к четвертому входу блока, второй вход первого элемента И-НЕ соединен с вторым входом третьего элемента И-НЕ и подключен к четвертому входу блока, третий вход первого элемента И соединен с первым входом второго элемента И, выход элемента ИЛИ соединен с третьим входом второго элемента И, третий вход первого элемента И-НЕ соединен с третьим входом третьего элемента И-НЕ и подключен к выходу второго элемента И-НЕ, выходы первого, второго и третьего элементов И соединены с соответствующими входами элемента ИЛИ-НЕ, выход которого подключей к первым входам четвертого и пятого элементов И-НЕ, выход первого элемента И-НЕ соединен с вторыми входами четвертого и пятого элементов И-НЕ, выход третьего элемента И-НЕ соединен с входом элемента НЕ и третьим входом пятого элемента И-НЕ, выход первого разряда блока соединен с шиной нулевого потенциала устройства, выход второго разряда - с выходом пятого элемента ИНЕ, выход третьго разряда - с выходом четвертого элемента И-НЕ, выход четвертого разряда - с выходом элемента НЕ.