SU1064278A1 - Устройство дл сложени по модулю - Google Patents
Устройство дл сложени по модулю Download PDFInfo
- Publication number
- SU1064278A1 SU1064278A1 SU823408561A SU3408561A SU1064278A1 SU 1064278 A1 SU1064278 A1 SU 1064278A1 SU 823408561 A SU823408561 A SU 823408561A SU 3408561 A SU3408561 A SU 3408561A SU 1064278 A1 SU1064278 A1 SU 1064278A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- adder
- inputs
- bits
- bit
- output
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ ПО МОДУЛЮ, содержащее первый и вто: ой сумматоры и одноразр дный сумматор первый и второй входы которого соединены с входами младших разр дов модул и первого операнда устройства соответственно, первые входы разр дов первого сумматора соединены с входами старших разр дов первого операнда устройства, выход переноса однозар дного сумматора соединен с вЬсодом переноса второго сумматора.. отличающеес тем, что, с целью сокращени объема оборудовани , выходда разр дов первого сумматора соединены с первыми вхрД1ами разр дов второго сумматора, вторые входа j -X разр дов второго сумматора ( j i , если ,(-м,м«Хо1;. М- «So- при М четном,- 1 ПРИ М нечетном ) соединены с выходом пр мого значени переноса первого сумматора, вторые входы остальных разр дов второго сумматора соединены с выходом инверсного значени переноса первого сумматора, третий вход одноразр дного сумматора соединён с входом младшего разр да второго операнда .устройства, вторые входы разр дов первого сумматора соединены с вход1ами старших разр дов второгооперанда устройстваг выходы разр дов второго cyMMaTOipa и выход суммы одноО У: разр дного сумматора, вл ютс выхо дами устройства. .f SD эо
Description
Изобретение относитс к вычисли- ельной технике и быть использовано в вычислительных машинах и система ., работающих в позиционных и непозиционных системах счислени , системах контрол пe eдaчи дискретной информации, с.истемах контрол вычислительных маиин при построении cyi iMaTopoB по проиэвогьному модулю.
Известен сумматор по модулю, содержащий блок, позиционный и непозиционный сумматоры, группы элементов И и ИЛИ и соответствующие св зи 1 .
Недостатками указанного устройства вл ютс значительный объём оборудовани , низкое быстродействие и невозможность его непосредственного использовани дл реализации операций сложени и вычитани над числами со знаком.
Наиболее близким к предлагаемому вл етс сут ииатор по модулю, содержащий позиционный и непрзиционный сумматоры, блок инвертировани кода блок переполнени позиционного сумматора , группы элементов И и ИЛИ, причем входы блока инвертировани кода соединены с шинами первого числа , управл ющий вход блока инвертировани кода - с шиной управлени ,выходы - с первой группой входов позиционного сумматора, втора группа входов которого соединена с шинами второго числа, треть - с шинами кода дополнени модул , выходы позиционного сумматора соединены с входами блока переполнени позиционного сумматора и первыми входами элементов И первой группы, вторые входы которых подключены к первому выходу блока переполнени позиционного сумматора, а выходы - к первым входам группы элементов ИЛИ, рторые входы которой соединены с выходами элементов И второй группы, а выходы вл ютс выходами сумматора по модулю , первые входы элементов И второй группы подключены к выходам непозиционнрго сумматора, вторые входы - к второму выходу блока переполнени позиционного сумматора, а перва группа входов позиционного сумматора подключена к выходам блока инвертировани кода, втора группа |в.хЬдов - к шинам второго числа 2.
:Основным недостатком прототипа вл етс значительный объем оборудовани , необходимый дл его реализации , что обусловлено использованием позиционного сумматора, состо щего из сумматора без распространени переносов и сумматора с распространением переносов, непозиционного сумматора, представл ющего собой сумматор с распространением переносов , первой и второй групп элемен-. тов И, а также группь элементов ИЛИ.
Цель изобретени - сокращение объема оборудовани .
Поставленна цель достигаетс тем, 5 что устройство дл сложени по модулю , содержащее первый и второй сумматоры и одноразр дный сумматор, первый и второй входы которого соединены с входами младших разр дов
10 модул и первого операнда устройс ва соответственно, первые входы разр дов первого сумматора соединены с входами старших разр дов первого ,операнда устройства, выход перено5 са одноразр дного сумматора соединен с входом переноса второго сумматора , кроме того, выходы разр дов первого сумматора соединены с первыми входами разр дов второго суммаQ тора, вторые входы j-x разр дов второго сумматора ( S- если Я,,
a.,. . о
при М четном M-1.Z о; , при М
5 нечетном)соединены с выходом пр мого значени переноса первого сумыатора , вторые входы остальных разр дов второго сумматора соединены с. выходом инверсного значени переноса
0 первого сумматора,третий вход одноразр дного сумматора соединен с входом младшего разр да второго операнда устройства,вторые входы разр дов первого сумматора соединены с входа-
5 ми старших разр дов второго .операнда устройства, выходы разр дов второго сумматора и выход суммы одноразр дного сумматора вл ютс выходами устройства.
0 На чертежепредставлена схема предлагаемого устройства..
Устройство содержит первый И -разр дный сумматор 1, первый и второй входы каждого разр да которого вс л ютс соответственно входами разр дов первого и второго операндов, а выход суммы каждого разр да соединен с первым входом соответствующего разр да второго h -разр дного сумматора 2.
Выход переноса из старшего разр да сумматора 1 выполнен с вторыми входс1ми разр дов сумматора 2 следующим образом.
5 Разр ды сумматора 2, номера кото-, рых соответствуют разр дам кода числа М дл М нечетного или числа- М-1 дл М четного, представленного в системе счислени с цифрами -1 и 1, .
0 в которых зафиксирована цифра -1, соединены с пр мым выходом nespeноса из старшего.разр да сумматора 1, а остальные разр ды сумматора 2 соединены с инверсным выходом пере5 из старшего разр да сумматора 1, Выходы разр дов сумматора 2 вл ютт с выходами старших разр дов устрой ства, а его вход переноса соединен с выходом переноса одноразр дного сумматора 3, суммы которого вл етс выходом младшего разр да устройства, а первый, второй и третий входы вл ютс входами младших разр дов соответственно модул М, первого и рторого операндов. Устройство работает следующим об разом. На первый вход одноразр дного сумматора 3 поступает младший разр д двоичного кода модул М,.. а на его остальные входы и входы сумматора 1 поступают (П+1)-разр дные двоичные операнды со знаком представленные в дополнительном коде, знаковый разр д которого проинвертирован . При этом на второй и третий входы одноразр дного сумматора 3 поступают младшие разр ды соответственно первого и второго опера дов, а на первый и .второй входы сум матора 1 поступают остальные разр ды первого и второго операндов соответственно . После того как на выходе переноса из старшего разр да сумматора 1 образуетс сигнал переноса, под его воздействием за счет соответствующей коммутации на входах сумматора 2 сформируетс представленный в системе счислени с цифрами -1 и 1 код модул -М или -(М-1) дл М нечетного или четного соответственно. Если сигнал перено са не образовалс , на входах сумма г тора 2 формируетс представленный в системе счислени с цифрами -1 и I код числа М или числа (М+1) дл М нечетного или четного соответственно . Одновременно код, сформированный на.выходе суммы сумматора 1, поступает на первый вход сумматора 2, на вход переноса которого поступает сигнал Переноса, образовакшийс на выходе переноса одноразр дного сумматора 3. Затем сумматор 2 производит суммирование кодов, поступивших на его входы, формиру , таким образом, на выходах устройства все разр ды результата, за исключением младшего разр да, который формируетс на выходе суммы одноразр дногр сумматора 3 обычным образом. При этом получаемый результат представлен в дополнительном коде с инверсным значением знакового разр да. Таким рбразом, уменьшение объема оборудовани по сравнению с известным устройством обусловлено тем, что вместо п-разр дного сумматора без распространени переноса, двух п-разр длых сумматоров с распространением переносов, первой и второй групп элементов И и группы элементов ИЛИ, используемых в базовом объекте , в данном устройстве примен ютс только два п-разр дных сумматора и одноразр дный сумматор. Отпадает необходимость использойани h -разр дного сумматора без распространени переносов, двух групп элементов И и группы элементов ИЛИ.
Claims (1)
- УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ ПО МОДУЛЮ, содержащее первый и второй сумматоры и одноразрядный сумматор, первый и второй входы которого соединены с входами младших разрядов модуля и первого операнда устройства соответственно, первые входы разрядов' первого сумматора соединены с входами старших разрядов первого операнда устройства, выход переноса однозарядного сумматора соединен с входом переноса второго сумматора,. отличающееся тем, что, с целью сокращения объема оборудования, выхода разрядов первого сумматора соединены с первыми входами разрядов второго сумматора, вторые входа j —х разрядов второго сумматора ( j =ϊ , если f я; = -ι ,α, е{ч.<j ,м «Σ.при М четном,- ,=4°4 2 при М нечетном) соединены с выходом прямого значения Переноса первого сумматора, вторые входы остальных разрядов второго сумматора соединены с выходом инверсного значения переноса первого сумматора, третий вход одноразрядного сумматора соединён с входом младшего разряда второго операнда .устройства, вторые входы разрядов первого сумматора соединены с входами старших разрядов второго’операнда устройства, выходы разрядов вто рого сумматора и выход суммы одноразрядного сумматора являются выхо дами устройства.10642.78
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823408561A SU1064278A1 (ru) | 1982-03-12 | 1982-03-12 | Устройство дл сложени по модулю |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823408561A SU1064278A1 (ru) | 1982-03-12 | 1982-03-12 | Устройство дл сложени по модулю |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1064278A1 true SU1064278A1 (ru) | 1983-12-30 |
Family
ID=21001558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823408561A SU1064278A1 (ru) | 1982-03-12 | 1982-03-12 | Устройство дл сложени по модулю |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1064278A1 (ru) |
-
1982
- 1982-03-12 SU SU823408561A patent/SU1064278A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР 332460, кл. G 06 F 7/72, 1970. 2. Авторское свидетельство СССР №570052, кл. G 06 F 7/72, 1977 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4683548A (en) | Binary MOS ripple-carry parallel adder/subtracter and adder/subtracter stage suitable therefor | |
SU1064278A1 (ru) | Устройство дл сложени по модулю | |
RU2006919C1 (ru) | Устройство для умножения s-ичных цифр в позиционно-остаточной системе счисления | |
SU1667059A2 (ru) | Устройство дл умножени двух чисел | |
SU1208550A1 (ru) | Двоично-дес тичный сумматор | |
SU1179322A1 (ru) | Устройство дл умножени двух чисел | |
SU1019441A1 (ru) | Двоично-дес тичный сумматор | |
SU822174A1 (ru) | Преобразователь пр мого двоично- дЕС ТичНОгО КОдА B дОпОлНиТЕльНыйдВОичНО-дЕС ТичНый КОд | |
SU763896A1 (ru) | Устройство дл сложени чисел в избыточной системе счислени | |
SU1032453A1 (ru) | Устройство дл умножени | |
SU1003074A1 (ru) | Устройство дл параллельного алгебраического сложени в знакоразр дной системе счислени | |
RU2148270C1 (ru) | Устройство умножения | |
SU1545215A1 (ru) | Вычислительное устройство | |
SU1658143A1 (ru) | "Одноразр дный дес тичный сумматор в коде "5421" | |
SU824198A1 (ru) | Устройство дл сложени в избыточнойСиСТЕМЕ СчиСлЕНи | |
SU1075259A1 (ru) | Сумматор-вычитатель по модулю | |
SU1262478A1 (ru) | Устройство дл вычитани дес тичных чисел | |
SU1034032A1 (ru) | Матричное вычислительное устройство | |
SU1229757A1 (ru) | Устройство дл умножени | |
RU2633142C1 (ru) | Устройство для вычисления функции √x2 + y2 | |
SU1188730A1 (ru) | Устройство дл суммировани нескольких Р-ичных чисел | |
SU1149245A1 (ru) | Матричное вычислительное устройство | |
RU2047896C1 (ru) | Вычислительное устройство | |
SU1488796A1 (ru) | Устройство для умножения по модулю | |
SU1141401A1 (ru) | Устройство дл вычислени разности двух чисел |