SU1290300A1

SU1290300A1 - Устройство дл суммировани двух чисел с плавающей зап той

Info

Publication number: SU1290300A1
Application number: SU853875082A
Authority: SU
Inventors: Валентина Анатольевна Минченко; Олег Николаевич Паулин; Евгений Леонидович Полин; Валерий Викторович Шабадаш; Николай Иванович Синегуб
Original assignee: Специальное Проектно-Конструкторское Бюро "Дискрет" При Одесском Политехническом Институте
Priority date: 1985-03-26
Filing date: 1985-03-26
Publication date: 1987-02-15

Abstract

Изобретение относитс к области вычислительной техники и может быть использовано при построении арифметических устройств вычислительных машин с плавающей зап той. Цель изобретени - повышение быстродействи . Поставленна цель достигаетс тем, что в устройство дл суммировани двух чисел с плавающей зап той, содержащее первый 1 и второй 2 регистры , блок 8 нормализации, два вычита- тел 3 и 4 пор дков, три коммутатора 9, 10 и 11 пор дков, сумматор 7 мантисс и первый сдвигатель 5, введен второй сдвигатель 6 с соответствующими св з ми. 1 ил. S S (Л N9 СО

Description

Изобретение относитс к вычислительной технике и может быть использовано при построении арифметических устройств вычислительных машин с плавающей зап той.

Цель изобретени - повьшение быстродействи .

На чертеже представлена схема устройства дл суммировани двух чисел

с плавающей зап той.

Устройство дл суммировани двух чисел с плавающей зап той содержит регистры 1 и 2, вычитатели 3 и 4 пор дков, сдвигатели 5 и 6, сумматор 7 мантисс, блок 8 нормализации, коммутаторы 9, 10 и 11 пор дка, входы 12 и 13 слагаемых: устройства, тактовые входы 14 и 15 устройства, выход 16 суммы устройства.

Устройство дл суммировани двух чисел с плавающей зап той работает следующим образам.

Вначале определ етс разность пор дков. Дл этого с выхода регист- ра 1 пор док X первого слагаемого подаетс на первый вход вычитател 3, с выхода регистра 2 пор док Y второго слагаемого подаетс на второй вход вычитател 3. С выхода ре- гистра 2 пор док У второго слагаемо- го подаетс на первый вход вычитател 4, с выхода регистра 1 пор док X первого слагаемого подаетс на второй вход вычитател 4. В вычитател х 3 и 4 определ етс разность пор дков в вычитателе 3 -. разность пор дков Х-У в дополнительном коде, в вычитателе 4 - У-Х также в дополнительном коде. Кроме того, на коммутаторе 19 по знаку разности Х-У выбираетс больший пор док, поступающий в блок 8. В сдвигателе 5 при Х5У (в этом случае запись разности пор дков в дополнительном коде совпадает с за- писью разности пор дков в пр мом коде ) производитс сдвиг мантиссы второго операнда на величину разности, поступающей через коммутатор 9 на вход кода сдвига сдвигател 5, Ман- тисса первого операнда проходит дл сдвига через сдвигатель 6, так как на его вход кода сдвига поступает нулевое значение с коммутатора 11. Далее сдвинута и несдвинута мантис сы с выходов соответственно сдвига- телей 5 и 6 складываютс на сумматоре 7 мантисс. При X У мантисса первого операнда сдвигаетс на сдвигателе 6 на величину разности, поступающей с выхода вычитател 4 через коммутатор 11 на вход кода сдвига сдвигател 6. Мантисса второго операнда проходит через сдвигатель 5 без сдвига. С выхода сумматора 7 мантисс и коммутатора 10 мантисса и пор док результата поступают в блок 8. В блоке 8 выбираетс необходима старша или младша половина суммы, результат корректируетс (нормализуетс вправо) во избежание переполнени мантиссы суммы и передаетс на выход 16 устройства.

Claims

Формула изобретени

Устройство дл суммировани двух чисел с плавающей зап той, содержащее два регистра, сдвигатель, сумматор мантисс, два вычитател пор дков первый сдвигатель, три коммутатора пор дка, блок нормализации, причем входы первого и второго слагаемых устройства соединены с первыми информационными входами соответствующих регистров, вторые информационные входы которых соединены с вьгходом блока нормализации и с выходом суммы устройства , первый, второй тактовые входы которого соединены с управл ющими входами соответствующих регистров, выход разр дов пор дка первого регистра соединен с входом уменьшаемого первого .вычитател пор дков и с входом вычитаемого второго вычитател пор дков, выход разр дов пор дка второго регистра соединен с входом уменьшаемого второго вычитател пор дков и с входом вычитаемого первого вычитател пор дков , выход переноса которого соединен с управл ющим входом первого коммутатора пор дка, первый информационный вход первого коммутатора пор дка соединен с выходом разности первого вычитател пор дков , выход первого коммутатора пор дков соединен с входом кода сдвига первого сдвигаогел , выход которого соединен с входом первого слагаемого сумматора мантисс, выход которого соединен с входом мантиссы блока нормализации, вход пор дка которого соединен с вьгходом второго коммутатора пор дка, выход разности второго вычитател пор дков соединен с первьш информационным входом третьего коммутатора пор дков, о т л и312903004

чающеес тем, что, с целью.с выходом переноса второго вычитате- повышени быстсрДействи , оно содер-л пор дков, входы вычитаемого и жит второй сдвигатель, причем выходы уменьшаемого которого соединены соот- раэр дов мантиссы первого и второго .ветственно с первым и вторым информа- регистров соединены соответственно 5ционными входами второго коммутатора с информационными входами второго ипор дка, управл ющий вход которого первого сдвцгател , выход и вход ко-соединен с управл ющим входом перво- да сдвига второго сдвигател соеди-го коммутатора пор дка, второй инфор- нены соответственно с входом второгомационный вход которого соединен с слагаемого сумматора мантисс и с вы- вторым информационным входом третье- ходом третьего коммутатора пор дка,го коммутатора пор дка и с входом управл ющий вход которого соединенлогического нул устройства.