со ел ел Изобретение относитс к вычислительной технике и средствам передачи дискретной информации и может быть использовано в устройствах сопр жени цифровых вычислительных машин с периферийньми устройствами. Известно устройство дл формирова ни остатка по модулю три, содержащее элементы И, ИЛИ, НЕ и линии задержки Ci JЧастота поступлени разр дов двоичного кода на вход устройства за висит от временных параметров, примен емых линий задержки, значит изменение этой частоты вызывает необходимость в соответствующей перестройке схемы устройства. Кроме того остаток по модулю три формируетс на выходных шинах в импульсной форме, причем выходные сигналы по вл ютс с задержкой на один такт по отношению к входным. Наиболее близким по технической сущности к предлагаемому вл етс устройство дл формировани и хранени вычетов чисел по модулю три, содержащее два триггера, два :элёмента ИЛИ и два элемента задержки, причем первые входы первого и второго элеметтов ИЛИ вл ютс соответственн первым и вторым информационными входами устройства, выходы первого и второго элементов ИЛИ соединены соот ветственно со счетными входами первого и второго триггеров, выходы которых вл ютс выходами устройства и через соответствующие элементы задержки соединены с вторыми входами второго и первого элементов.ИЛИ соот ветственно, нулевые входы триггеров объединены и образуют установочньй вход устройства 2. Недостатком известного устройства вл етс ограниченньй частотный диапазон работы в св зи .с использование фиксированных линий задержки. Цель изобретени - расширение час тотного диапазона работы .устройства; Поставленна цель достигаетс тем что в устройство дл формировани и хранени вычетов чисел по модулю три, содержащее два триггера, причем выходы триггеров вл ютс выходами устройства, введены -два полусумматора и преобразователь параллельного кода в последовательный, выходы нече ных и четных.разр дов которого соеди нены с. первыми входами соответственн первого и второго полусумматоров, выходы которых соединены со счетными входами соответственно первого и второго триггеров, выходы первого и второга триггеров соединены с вторыми входами соответственно второго и первого полусумматоров, информационньй вход преобразовател параллельного кода в Последовательный вл етс входом синхронизации устройства. На фиг, 1 изображена структурна схема устройства дл формировани и хранени вычетов чисел по модулю три; на фиг. 2 - структурна схема преобразовател параллельного кода в последовательный; на фиг. 3 - временна диаграмма работы устройства. Устройство дл формировани и хранени вычетов чисел по модулю три содержит полусумматоры 1 и 2, выход 3 нечетного разр да и выход А четного разр да преобразовател 5 параллельного кода в последовательный, триггеры 6 и 7. Преобразователь 5 параллельного кода в последовательный (фиг. 2) содержит регистр 8 сдвига, третий триггер 9, элементы И 10 и 11. В устройстве дл формировани и хранени вычетов чисел по модулю три выходы 3,4 первого и второго элементов И 10, 11. соединены соответственно с первыми входами первого и второго полусумматоров 1, 2, выходы которых соединены со счетными входами первого 7 и второго 6 триггеров соответственно. Выходы триггеров 6 и 7 вл ютс выходами устройства. Вторые входы первого 1 и второго 2 полусумматоров соединены соответственно с выходами второго 6 и первого 7 триггеров. Выход регистра 8 соединен с первыми входами первого и второго элементов И 10,11, третьи входы которых соединены с входом сдвига регистра 8сдвига, входом синхронизации устройства и счетным входом триг гера 9, инверсный и пр мой выходы которого соединены с вторыми входами первого и второго элементов И 10, 11 соответственно. Устройство, дл формировани вычетов по модулю три работает следующим образом. Перед началом проверки триггеры 6 и 7 устанавливаютс в состо ние 11 сигналом Сброс (цепи сброса на схеме не показаны). При этом на вторых входах полусумматоров устанавливают единичные логические потенциалы, которые затем проход т на счетные входы триггеров 6, 7. Допустим, пере даетс кодовое слово 0001 (фиг. 3«) В таком случае единичный импульс через полусумматор 1, логическим ну лем пройдет на вход триггера 7. Три гер 7 переключаетс в нулевое состо ние (все триггеры, устройства и регистр переключаютс при подаче на- их входы отрицательного перепада логическа единица - логический нуль) п редает отрицательный перепад через полусумматор 2 на вход триггера 6. Триггер 6 также переключитс в нулевое состо ние, в результате чего на выходе пoлyeyм aтopa 1 установитс единичный логический потенциал, опре дел емый наличием информационного инпульса на первом входе данного пол сумматора. По завершении информацио ного импульса отрицательный перепад формируетс на выходе полусумматора и входе триггера 7. Триггер 7 переключаетс в единичное логическое состо ние. Таким образом, свертка числ-а 0001 по модулю три соответствует значению триггеров 6 и 7 01. При поступлении на входы устройст ва числа 0010 формирование свертки осуществл етс как и в случае, описанном выше. Однако работа устройства в этом случае начинаетс с записи информации в триггер 6 через полу сумматор 2. В результате свертке числа 0010 соответствует состо ние триггеров 6 и 7 10. При формировании свертки числа 0011 сначала происходит переключение триггеров 6, 7 в состо ние 01. Затем (фиг. ЗБ) информационный импульс по шине 4 проинвертируетс полусумматором 2 и по отрицательному перепаду переключает триггер 6, что соответствует свертке числа 0011 11 Аналогичнымобразом формирует.с свертка чисел: 0100 01 0110 11 0111 01 1000 10 1001 11 1011 10 При формировании свертки числа 0101 (аналогичным образом чисел 1010, 1101) при поступлении на выход 3 преобразовател 5 первого импульса, характеризующего младший разр д кода 0101, имеющего значение весовой функции, равное 1, происходит переключение триггеров 6 и 7 (фиг.3&) в состо ние 01. Затем по заднему фронту следующего импульса,- также поступившего на выход 3 преобразовател 5, происходит срабатывание триг-гера 7, отрицательный перепад на выходе которого устанавливает триггер 6 .в единичное состо ние. Таким образом, свертке .числа 0101 соответствует состо ние триггеров 6 и 7 10. Аналогично дл чисел 1010, 1101 будет свертка 01. Преобразователь 5 параллельного кода в последовательный работает следующим рбразом.. Перед началом работы регистр 8 и триггер 9 устанавливают в исходное состо ние (в регистр по импульсу записи записываетс код, которьй требуетс последовательно выдать, и триггер 9 обнул етс сигналом Сброс. Цепи, по которым осуществл етс запись информации в регистр 8 и сброс триггера 9 на схеме не показаны). При этом на выходах элементов И 10,11 устанавливаютс нулевые логические потенциалы. . Допустим, в регистр 8 записан , предварительно код 0011. В этом случае первый импульс тактовой последовательности проходит на вь1ход элемента И 10 (на последовав, тельном выходу регистра 8 единичный потенциал младшего разр да кода 0011, триггер 9 в нулевом состо нии), на выходе элемента И 11 сохран етс нулевой логический потенциал. По заднему фронту данного импульса в регистре 8 происходит смещение кода на один разр д в направлении выдачи (устанавливаетс код 0001) и триггер 9 переключаетс в единичное состо ние. Второй тактовый импульс проходит на выход элемента И 11-, так как триггер 9 находитс в единичном состо нии. На выходе элемента И 10 при этом сохран етс нулевой потенциал. По заднему фронту данного импульса в регистре 8 происходит смещение кода еще на один разр д (устаиавливаетс код 0000) и триггер 9 переключаетс в нулевое состо ние. Два последующих импульса не измен ют состо ни преобразовател , так как в регистре 8 единична информаци передаваемого кода исчерпана, и на выходах элементов И 10, 11 сохран ютс нулевые логические потенциалы. Таким образом, триггер 9, определ четность передаваемого разр да информации регистра 8, обеспечивает соответствующее распределение единичной информации передаваемого кода йм11 5 пульсами на выходах нечетных 3 и четных 4 разр дов информации преобразовател 5... Таким образом, предлагаемое устройство дл формировани и хранени вычетов чисел по модулю три без какихлибо доработок может быть использовано в устройствах сопр жени цифровых вычислительных машин с периферийными устройствами, работак дими на плавающих или переменных частотах.
ffi
Г
fo
ES