SU1265995A1

SU1265995A1 - Резервированный делитель частоты

Info

Publication number: SU1265995A1
Application number: SU853835342A
Authority: SU
Inventors: Владимир Федорович Перепелицын; Нина Дмитриевна Миняева
Original assignee: Предприятие П/Я Р-6971
Priority date: 1985-01-02
Filing date: 1985-01-02
Publication date: 1986-10-23

Abstract

Изобретение относитс к импульсной технике и может примен тьс в высоконадежных цифровых синхронизирующих устройствах . Цель изобретени - повышение надежности работы устройства. Делитель частоты содержит три канала 1, 2 и 3, каждый из которых состоит из счетчика 4 импульсов, элемента 5 эквивалентности, счетного триггера 9 и мажоритарного элемента 10. Введение в каждый канал D-триггера 6, элемента И 7 и элемента ИЛИ-НЕ 8 сокращает врем восстановлени сбившегос канала. 1 ил. (Л |С 05 СП ;о ;о ел

Description

Изобретение относитс к импульсной технике и может найти применение в высоконадежных цифровых синхронизирующих устройствах .

Цель изобретени - повышение надежности работы за счет сокращени времени восстановлени сбившегос канала.

На чертеже изображена электрическа функциональна схема резервированного делител частоты.

Устройство содержит три канала 1-3, каждый из которых состоит из счетчика 4 имнульсов, элемента 5 эквивалентности, D-триггера 6, элементов И 7 и ИЛИ-НЕ 8, счетного триггера 9 последнего разр да счетчика 4 имцульсов, мажоритарного элемента 10. Кроме того, устройство содержит входные 11 -13 и выходные 14-16 шины соответственно каждого канала 1-3.

В каждом канале 1-3 входна шина 11 (12 и 13) соединена с входами синхронизации D-триггера 6 и со счетным входом импульсов счетчика 4, выход которого соединен с первыми входами мажоритарного элемента 10 и элемента 5 эквивалентности и с одним из двух других входов мажоритарных элементов других каналов, выход мажоритарного элемента 10 подключен к выходной шине 14 (15 и16), а также к второму входу элемента 5 эквивалентности и к первым входам элементов И 7 и ИЛИ-НЕ 8, выходы которых соединены с входами соответственно установки в «1 и установки в «О счетного триггера 9 последнего разр да счетчика 4 импульсов, второй вход элемента ИЛИ-НЕ 8 соединен с пр мым выходом D-триггера 6, инверсный выход которого соединен с входами установки в «О счетных триггеров остальных разр дов счетчика 4 импульсов и вторым входом элемента И 7, выход элемента 5 эквивалентности соединен с входом установки в «1 и информационным входом D-триггера 6.

Рассмотрим работу устройства на примере сбо счетчика 4 первого канала 1.

Если в результате сбоев в счетчике 4 одного из каналов последний разр д не измен ет своего состо ни (недосчет) в то врем , как последние разр ды счетчиков 4 двух других каналов измен ют свое состо ние, или последний разр д одного из каналов изменил свое состо ние в то врем , как последние разр ды счетчиков 4 двух других каналов не изменили своего состо ни (пересчет) элемент 5 в этом канале выдает сигнал логического «О, разрешаюш ,ий переброс D-триггера 6 в нулевое состо ние по заднему фронту входной частоты (счетчик импульсов 4 измен ет состо ние по переднему фронту).

В результате триггер 9 установитс в состо ние, соответствующее состо нию последних разр дов счетчиков двух других каналов следующим образом. Нри наличии на выходе мажоритарного элемента 10

сигнала логической «1, а на выходе последнего разр да счетчика 4 сбившегос каналасигнала логического «О, на выходе элемента 7 присутствует сигнал логической «1, перебрасываюш ий триггер 9 в единичное состо ние. При наличии на выходе мажоритарного элемента 10 сигнала логического «О, а на выходе последнего разр да счетчика 4 сбившегос канала - сигнала логической «1, на выходе элемента 8 присутствует сигнал логической «1, перебрасывающий триггер 9 в нулевое состо ние. Единичный сигнал с инверсного выхода D-триггера 6 сбрасывает в «О триггеры остальных разр дов счетчика 4.

После установки триггера 9 в состо ние , соответствующее состо нию последних разр дов счетчиков двух других каналов, D-триггер 6 единичным сигналом с выхода элемента 5 по входу установки в «1 установитс в исходное состо ние.

При этом в первом случае, при недосчете , когда состо ние последнего разр да счетчика 4 сбившегос канала не изменилось , в то врем как последние разр ды счетчиков двух других каналов уже изменили свое состо ние, через полпериода входной частоты сработает D-триггер 6, который установит счетчик 4 сбившегос канала в состо ние, соответствующее состо нию двух других каналов.

Во втором случае при пересчете, когда изменилось состо ние последнего разр да счетчика только сбившегос канала, в то врем как последние разр ды счетчиков двух других каналов остались неизмененными, через полпериода входной частоты срабатывает D-триггер 6, устанавлива последний разр д счетчика 4 сбившегос канала в состо ние двух других. По окончании половины цикла пересчета счетчиков несбившихс каналов счетчик третьего канала оказываетс в режиме недосчета. И через полпериода входной частоты состо ни счетчиков всех трех каналов станов тс идентичными .

Таким образом, при недосчете исправление сбившегос канала происходит через полпериода входной частоты сразу же после по влени сбо в последнем разр де счетчика, а при пересчете - за половину цикла пересчета плюс полпериода входной частоты.

Claims

Формула изобретени

Резервированный делитель частоты, содержащий три канала, каждый из которых состоит из счетчика импульсов, мажоритарного элемента и элемента эквивалентности, при этом счетный вход счетчика импульсов соединен с входной щиной данного канала , первый вход мажоритарного элемента соединен с выходом счетчика импульсов.

первым входом элемента эквивалентности и с одном из двух других входов мажоритарных элементов соседних каналов, второй вход элемента эквивалентности подключен к выходной шине данного канала и к выходу мажоритарного элемента, отличающийс тем, что, с целью повышени надежности работы, в каждый канал введены D-триггер, элемент И и элемент ИЛИ-НЕ, а последний разр д счетчика импульсов выполнен в виде счетного триггера с возможностью установки его в «О или «1, при этом информационный вход D-триггера и его вход установки в «1 соединены с выходом элемента эквивалентности , а счетный вход - с входной шиной, пр мой выход D-триггера соединен с первым входом элемента ИЛИ-НЕ, второй вход которого соединен с выходом мажоритарного элемента и с первым входом элемента И, выходы элемента ИЛИ-НЕ и элемента И соединены с входами установки соответственно в «О и в «1 счетного триггера последнего разр да счетчика импульсов, входы установки в «О счетных триггеров остальных разр дов которого соединены с вторым входом элемента И и с инверсным выходом D-триггера.