SU1094138A1 - Формирователь серий импульсов - Google Patents

Формирователь серий импульсов Download PDF

Info

Publication number
SU1094138A1
SU1094138A1 SU833549522A SU3549522A SU1094138A1 SU 1094138 A1 SU1094138 A1 SU 1094138A1 SU 833549522 A SU833549522 A SU 833549522A SU 3549522 A SU3549522 A SU 3549522A SU 1094138 A1 SU1094138 A1 SU 1094138A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
inputs
trigger
output
triggers
Prior art date
Application number
SU833549522A
Other languages
English (en)
Inventor
Михаил Яковлевич Мительман
Original Assignee
Одесский Проектно-Конструкторский Технологический Институт Научно-Производственного Объединения "Спецтехоснастка"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Одесский Проектно-Конструкторский Технологический Институт Научно-Производственного Объединения "Спецтехоснастка" filed Critical Одесский Проектно-Конструкторский Технологический Институт Научно-Производственного Объединения "Спецтехоснастка"
Priority to SU833549522A priority Critical patent/SU1094138A1/ru
Application granted granted Critical
Publication of SU1094138A1 publication Critical patent/SU1094138A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

ФОРМИРОВАТЕЛЬ СЕРИИ ИШ1УЛЬСОВ , содержащий каскадно соединенные триггеры, первые входы обнулени  которых подключены к соответствукицим установочньм вводам формировател , а тактовые входы - к выходу элемента И-НЕ, первый вход которого соединен с инверсный выходом последнего триггера , а BTOpoff подключен к тактовому входу фop вфoвaтeл , отличающийс  тем, что, с целью повышени  надежности, выкод каждого предыдущего триггера соединен с агорам входом обнулени  последукщего, причем информационные входы всех TjH«rгеров подключены к шине логической единицы.

Description

с;
со
4
оо
00 1 Изобретение относитс  к импульсной технике и может быть использовано в технике телефонной св зи и в аппаратуре управлени  станков с программньтм управлением. Известен формирователь серий импульсов , содержащий триггер, элемен ты И и ИЛИ Cti . Наиболее близким к изобретению по технической сущности  вл етс  формирователь серий импульсо содержащий каскадно соединенные триггеры , первые входы обнулени  которых подключены к соответствуницим устано вочным входам формировател , а тактовые входы - к выходу элемента И-НЕ, первый вход которого соединен с инверсным выходом последнего триг гера, а второй подключен к тактовом входу ф н мировател  C2l. Однако известные устройства обладают недостаточной надежностью. Целью изобретени   вл етс  повьш ние надежности формировател  серий и шульсов. Эта цель достигаетс  тем, что в формирователе серий импульсов, содер жащем каскадно соединенные триггеры входы обнулени  которых подключены к соответствуютщм устйновоч ным входам формировател , а тактовые ВХОФ1 - к выходу элемента И-НЕ, первый вход которого соединен с инверсньб4 выходом последнего триггера а второй подключен к тактовому вхоДУ фop мpoвaтeл , выход каждого предьщущего триггера соединен с вто рьм входом обнулени  последующего, причем информационные входм всех триггеров подключены к шине логлчес кой единищ 1. На чертеке представлена функциональна  схема формировател  серий импульсов. Устройство содержит п триггеров 1 и элемент И-НЕ 2. Первые 3 установочные входы всех триггеров соединены с первыми входами всего устройства . Выход каждого предьщущего тригге ра подключен к второму 4, объединенному по ИЛИ с первьм, установочному входу последукедего триггера. Выход 5 триггера последнего разр да подключен к первому входу элемента И-НЕ 2, второй вход которого соединен с шиной тактовых импульсов, а выход подключен к тактовым входам триггеров. 382 Устройство работает следующим образом. Исходным состо нием устройства  вл етс  состо ние, характеризуемое наличием высокого потенциала, что соответствует отсутствию информации в формирователе. При поступлении нулевого импульса на первый 3 установочный вход триггера последнего р да он переходит в нулевое состо ние, при котором сигнал с его инверсного выхода через элемент И-НЕ 2 разрешает прохождение импульсов. Таким образом, в формирователь произведена запись числа п. Первый, после записи, счетный импульс поступает на вькод элемента И-НЕ 2 своим задним фронтом, переводит в единичное состо ние триггер последнего разр да, который подает на элемент И-НЕ 2 сигнал запрета, тем самым привод  весь формирователь в исходное состо ние. Таким образом, на выходе элемента И-НЕ 2 сформирован один импульс. При подаче нулевого импульса на установочный вход триггера предьвдущего разр да последний переходит в нулевое состо ние. Нулевой потенциал с пр мого выхода триггера этого разр да поступает на второй установочный вход триггера последу{одего разр да и переводит его в нулевое состо ние. Идентичный процесс происходит со всеми триггерами, сто щт н после возбужденного внешним сигналом.Переход триггера последнего разр да в нулевое состо ние сигнализирует о наличии информации в счетчике. Первый импульс, приход пщй на |Тактовые входы триггеров, после заг писи числа п в формирователь, где п - номер триггера начина  с последнего , переводит триггер п-1 в единичное состо ние, так как на его установочных входах имеетс  единичный потен1щал. Второй импульс, приход щий на тактовые входы триггеров, переводит триггер п-2 в единичное состо ние, так как на его установочном входе имеетс  единичный по -енциал, подаваемый с пр мого выхода триггера п-1, который перешел в единичное состо ние в предьщущем такте и сн л запретi с установочного триггера п-2. Таким образом, каждый последующий импульс, подаваемьй на тактовые
J 10941384
входы, последовательно переводит Технико-экономический эффект изобтриггеры формировател  в единичноеретени  заключаетс  в повышении насосто ние . п-й импульс переводитдежности устройства путем исключени 
триггер последнего разр да в единич-элементов анализа состо ни  триггеное состо ние, после чего формирова-5 Ров, требуемых в известных устройние серий импульсов .закончено.ствах.

Claims (1)

  1. ФОРМИРОВАТЕЛЬ СЕРИИ ИМПУЛЬСОВ, содержащий каскадно соединенные триггеры, первые входы обнуления которых подключены к соответствующим установочным вводам формирователя, а тактовые входы - к выходу элемента И-НЕ, первый вход которого соединен с инверсным выходом последнего триггера, а второй подключен к тактовому входу фсргв<рователя, отличающийся тем, что, с целью повышения надежности, выход каждого предыдущего триггера соединен с вторым входом обнуления последующего, причем информационные входы всех триггеров подключены к шине логической единицы.
    1094
SU833549522A 1983-01-07 1983-01-07 Формирователь серий импульсов SU1094138A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833549522A SU1094138A1 (ru) 1983-01-07 1983-01-07 Формирователь серий импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833549522A SU1094138A1 (ru) 1983-01-07 1983-01-07 Формирователь серий импульсов

Publications (1)

Publication Number Publication Date
SU1094138A1 true SU1094138A1 (ru) 1984-05-23

Family

ID=21048645

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833549522A SU1094138A1 (ru) 1983-01-07 1983-01-07 Формирователь серий импульсов

Country Status (1)

Country Link
SU (1) SU1094138A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР 677077, кл. Н 03 К 3/64, 1978. 2. Моделист-конструктор, 1980, 10. с. 27. *

Similar Documents

Publication Publication Date Title
GB1071692A (en) Digital signal processing system
SU1094138A1 (ru) Формирователь серий импульсов
SU1200302A1 (ru) Устройство дл определени положени числа на числовой оси
SU1091344A1 (ru) Пороговый элемент
SU1087974A1 (ru) Многоканальный распределитель импульсов
SU1088134A1 (ru) Счетное устройство с предварительной уставкой кода
SU1287254A1 (ru) Программируемый генератор импульсов
SU1109727A1 (ru) Устройство дл ввода информации
SU1295426A1 (ru) Устройство дл классификации сигналов объектов
SU1695283A1 (ru) Управл емый N-разр дный распределитель импульсов
SU1647876A1 (ru) Селектор импульсов по длительности
SU1606975A1 (ru) Устройство дл обработки прерываний
SU1411773A1 (ru) Устройство дл исследовани графов
SU1234826A1 (ru) Устройство дл сравнени чисел с допусками
SU1297232A1 (ru) Преобразователь последовательного кода в параллельный
SU1151945A1 (ru) Устройство дл ввода информации
SU1179356A1 (ru) Устройство дл ввода-вывода информации
SU1644138A1 (ru) Частотно-кодовое вычитающее устройство
SU525948A1 (ru) Устройство дл перебора сочетаний
SU1387193A1 (ru) Управл емый делитель частоты
SU932487A1 (ru) Устройство дл упор дочивани чисел
SU1492455A1 (ru) Устройство дл формировани серий импульсов
SU1042171A1 (ru) Устройство дл контрол многоканальных импульсных последовательностей
SU1439565A1 (ru) Генератор функций хаара
SU1425636A1 (ru) Устройство дл ввода информации