SU1606975A1 - Устройство дл обработки прерываний - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при проектировании вычислительных систем. Цель изобретени  - повышение быстродействи . Устройство содержит приоритетный шифратор, генератор импульсов, дешифратор, счетчик, мультиплексор, триггеры, элементы И, ИЛИ, ИЛИ-НЕ, регистр кода периферийного устройства и коммутаторы. 1 табл., 1 ил.

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при проектировании вычислительных системо .

Целью изобретени   вл етс  повышение быстродействи .

На чертеже приведена функциональна  схема устройства дл  обработки прерываний.

Устройство содержит регистр 1 прерываний , регистр 2 кода прерывающего устройства, п коммутаторов 3«1-3.п, (п-1) логических элементов 4.1-4.(ii-l) ИЛИ, мультиплексор 5, генератор 6 тактовых импульсов, первый 7, второй 8 ,и третий 9 триггеры, дешифратор 10, приоритетный шифратор 11, первый 12, второй 13 и третий 14 логические элементы И, логический элемент ИЛИ-НЕ 15, вход 16 сигнала цикличес- кого опроса, вход 17 сигнала готов- устройства, входы 18 прерываний устройства, группу выходов 19

устройства кода периферийного устройства и выход 20 сигнала прерывани  устройства с

Регистр 1 предназначен дл  приема и хранени  сигналов прерываний от периферийных устройств. Каждый разр д регистра закреплен за одним устройством . Сигналы прерываний на устройство поступают по входам 18. Регистр 2 служит дл  хранени  кода периферийного устройства, требующего прерывани  и имеющего в данный момент выс- .ший по сравнению с другими периферийными устройствами приоритет (в режиме приоритетного опроса), либо обслуживаемого в текущий момент времени (в режиме циклического опроса).

Коммутаторы 3 осуществл ют передачу сигналов прерываний с выходов регистра 1 прерываний на входы приоритетного шифратора 11 в режимах циклического опроса и прерываний по приоритету ., В зависимости от комбинаций

(Л

Од

о9д

СО

чЗ

ел

гправЛ юидах сигналов на входах первого и второго логических элементов И коммутаторов они осуществл ют либо передачу, либо маскирование входных сигналов. Логические элементы ИЛИ 4 служат дл  фррмировани  управл ющих сигналов на коммутаторе 3, маскирующих прохождение через них сигналов прерываний в режиме циклического оп- роса о.

Мультиплексор 5 передает сигнал прерывани  от регистра 1 прерываний на выход 20 устройства

Генератор 6 тактовых импульсов .формирует на первом, втором и тре- тьем выходах три последовательности тактовых импульсов с соответствующими задержками , QZ т i относительно друг друга.

Первый триггер 7 предназначен дл  управлени  устройством при готовности процессора к обработке прерываний Сигнал готовности процессора дл  обработки преШ11ваний поступает на вход 17 устройства.

Второй триггер 8 служит дл  задани  режима работы устройства. В режиме циклического опроса прерываний второй триггер 8 находитс  в единич- ном состо нии, при обработке прерываний по приоритету - в нулевом состо нии .

Третий триггер 9 дл  управлени  работой коммутаторов 3 в режим циклического опроса.

Дешифратор 10 предназначен дл  .формировани  унитарного кода периферийного устройства, требующего прерывани , и управлени  коммутаторами 3 в различных режимах работы устройства .

Приоритетный шифратор 11 служит дл  формировани  кода периферийного устройства, требующего прерывани  и имеющего в текущий момент времени наивысший приоритет.

Дп  случа  таблица соответст ВИЯ, описывающа  функционирование приоритетного шифратора 11, имеет следующий вид:

,-- Продолжение таблицы

Входные сигналы Выходные сигналы

5

5 0

зО

35

дО

45

Q

Первый 12, второй 13 и третий 14 логические элементы И и логический элемент ИЛИ-НЕ 15 и обусловленные ими св зи предназначены дл  формировани  управл ющих сигналов на регистр 2 кода прерывающего устройства, третий триггер 9 и коммутаторы 3.

На вход 16 сигнала циклического опроса устройства от процессора, обрабатывающего прерывание, в режиме циклического опроса периферийных устройств посто нно поступает сигнал. В режиме обслуживани  процессором прерываний по приоритету сигнал на входе 16 отсутствует.

На входе 17 сигнала готовности устройства присутствует сигнал при готовности процессора обспуживать прерывани  и отсутствует в противном случае.

На входы 1В прерываний от периферийных устройств поступают сигналы прерываний. Каждомупериферийному устройству в регистре 1 прерываний соответствует один триггер.

Устройство дл  обработки прерываний может функционировать в двух жимах: приоритетного опроса; циклического опроса.

В режиме приоритетного опроса на входе 16 сигнала циклического опроса устройства сигнал отсутствует. Генератор 6 тактовых импульсов формирует на первом, втором и третьем выходах последовательности импульсов Т1, Т2 и ТЗ. По первому импульсу последовательности Т1 подтверждаетс  нулевое состо ние второго триггера 8, а первый триггер 7 перейдет в единичное состо ние, так как на D-вход последнего с входа 17 сигйала готовности устройства поступает сигнал (процесшифратора 11 записываетс  код периферийного устройства, требующего прерывани . С выходов регистра 2 кода прерывающего устройства код поступит на группу выходов 19 устрбйства кода периферийного устройства и на дешифратор 0. С выходов дешифратора 10 унитарный код периферийного устрой- д ства, требующего прерывани , посту пит на управл ющие входы мультиплексора 5, При этом сигнал запроса прерывани  от периферийного устройства с наивысшим приоритетом с соответстсор готов к обслуживанию прерываний от периферийных устройств).

Кроме того, в регистр 1 прерываний с входов 18 прерываний устройства записываютс  сигналы прерываний. С выходов регистра прерываний сигналы поступают на информационные входы мультиплексора 5 и на первые входы первых и вторых логических элементов И коммутаторов 3.

Так как после включени  устройства все его элементы пам ти (первый 7, второй 8 и третий 9 триггеры, регистр

J прерываний и регистр 2 кода преры- ,5 вующего выхода регистра 1 прерываний вающего устройства) находились в нуле- через мультиплексор 5 поступит на вы- вом состо нии (цепи установки устрой- ход 20 сигнала прерывани  устройства, ства в нулевое состо ние на схеме не Прин в с выхода 20 устройства сиг- показаны), то после первого импульса последовательности Т1 (при наличии 20 сигнала на входе 17 сигнала готовности устройства) первый триггер 7 перейдет в единичное состо ние и в регистр 1 прерываний запишутс  запросы на прерывание от периферийных устройств. 25 устройство функционирует следующим Сигналы с выходов регистра 1 прерыва- образом. НИИ, соответствующих периферийным устройствам, требуюишм в текущий момент времени прерывани  процессора, через первые логические элементы И коммутаторов 3 поступ т на приоритетный шифратор 11. Последний на своих выходах сформирует код периферийного устройства с наивысшим приоритетом, требующего в текущий момент прерывани  процессора. С выхода приоритетнал прерывани , а с группы выходов 19 устройства код периферийного устройства , процессор снимает сигнал готовности с входа 17 устройства и приступает к обработке прерывани . В процессе обработки прерывани 

30

Hdro шифратора 11 код поступит на информационные входы регистра 2 кода прерывающегоУстройства и на входы логического элемента Ш1И-НЕ 15.

При поступлении с второго выхо-да генератора 6 тактовых импульсов первого импульса последовательности Т2 на выходе первого логического элемента И 12 по витс  импульс. Этот импульс поступит на С-вход третьего триггера 9 и подтвердит его кулевое состо ние, так как в этот период времени на D-вход третьего триггера 9 поступает нулевой сигнал.

При поступлении с третьего выхода генератора 6 тактовых импульсов первого импульса последовательности ТЗ на выходе второго логического эле- меита И 13 по вл етс  и.vlпyльc, открывающий по заднему фронту регистр 2 кода прерывающего устройства. При этом в регистр 2 кода прерывающего устройства с выходов приоритетного

При поступлении импульса последовательности Т1 в регистр 1 прерываний записываютс  сигналы прерываний, первый 7 и второй 8 триггеры переход т в нулевое состо ние. Так как первый триггер 7 находитс  в нулевом состо нии , то импульсы последовательностей Т2 и ТЗ на выходы первого 12 и второ- 35 го 13 логических элементов И не поступают и на выходах 19 и 20 устройства информаци  не измен етс .

После обработки очередного прерывани  от периферийного устройства 40 процессор выдает на вход 17 устройства сигнал готовности к обработке следующих прерываний.

45 При поступлении очередного импульса последовательности Т первый триггер 7 переходит в единичное состо ние и устройство приступает к обработке последующего прерывани  от периферий50 ного устройства, имеющего в текущий момент времени наивысший приоритет.

При отсутствии сигналов прерываний от периферийных устройств все триггеры регистра 1 прерываний.будут нахо55 дитьс  в нулевом состо нии. При этом на выходе приоритетного шифратора II, а следовательно, и на выходах 19 и 20 устройства сигналы будут отсутствовать .

1606975

шифратора 11 записываетс  код периферийного устройства, требующего прерывани . С выходов регистра 2 кода прерывающего устройства код поступит на группу выходов 19 устрбйства кода периферийного устройства и на дешифратор 0. С выходов дешифратора 10 унитарный код периферийного устрой- ства, требующего прерывани , посту пит на управл ющие входы мультиплексора 5, При этом сигнал запроса прерывани  от периферийного устройства с наивысшим приоритетом с соответствующего выхода регистра 1 прерываний через мультиплексор 5 поступит на вы- ход 20 сигнала прерывани  устройства, Прин в с выхода 20 устройства сиг- устройство функционирует следующим образом.

вующего выхода регистра 1 прерываний через мультиплексор 5 поступит на вы- ход 20 сигнала прерывани  устройства, Прин в с выхода 20 устройства сиг- устройство функционирует следующим образом.

нал прерывани , а с группы выходов 19 устройства код периферийного устройства , процессор снимает сигнал готовности с входа 17 устройства и приступает к обработке прерывани . В процессе обработки прерывани 

,5 вующего выхода регистра 1 прерываний через мультиплексор 5 поступит на вы- ход 20 сигнала прерывани  устройства, Прин в с выхода 20 устройства сиг- 20 25 устройство функционирует следующим образом.

30

При поступлении импульса последовательности Т1 в регистр 1 прерываний записываютс  сигналы прерываний, первый 7 и второй 8 триггеры переход т в нулевое состо ние. Так как первый триггер 7 находитс  в нулевом состо нии , то импульсы последовательностей Т2 и ТЗ на выходы первого 12 и второ- 35 го 13 логических элементов И не поступают и на выходах 19 и 20 устройства информаци  не измен етс .

После обработки очередного прерывани  от периферийного устройства 40 процессор выдает на вход 17 устройства сигнал готовности к обработке следующих прерываний.

При поступлении очередного импульса последовательности Т первый триггер 7 переходит в единичное состо ние и устройство приступает к обработке последующего прерывани  от периферийного устройства, имеющего в текущий момент времени наивысший приоритет.

При отсутствии сигналов прерываний от периферийных устройств все триггеры регистра 1 прерываний.будут находитьс  в нулевом состо нии. При этом на выходе приоритетного шифратора II, а следовательно, и на выходах 19 и 20 устройства сигналы будут отсутствовать .

В режиме циклического опроса периферийных устройств устройство функционирует следуюп5им образом.

На вход 16 устройства циклического опроса в этом режиме поступает сигнал от процессора. При готовности процессора к обслуживанию прерываний на вход 17 поступает сигнал готовности процессора.

При поступлении первого импульса последовательности Т1 от генератора 6 тактовых импульсов первый 7 и второй 8 триггеры переход т в единичное состо ние, третий триггер 9 - в нуле- вое состо ние, а в регистр 1 прерываний записываютс  сигналы прерываний от периферийных устройств. На выходе третьего логического элемента И 14 по вл етс  единичный сигнал, открывающий -по второму входу вторые логические элементы И коммутаторов 3 и закрывающий по второму инверсному входу первые логические элемен- ты И этих коммутаторов.Сигналы с выходов первых j логических элементов ИЛИ 4 (где j - код периферийного устройства, записанный в регистре 2 кода прерывающего уст- ройства) закрывают соответствующие коммутаторы 3 по третьему инверсному входу вторых логических элементов И. Следовательно, сигналы только с К-х разр дов регистра 1 прерываний (где .) через соответствующие комму таторы 3 поступают на входы приоритетного шифратора 11. На выходе приоритетного шифратора 1 сформируетс  код периферийного устройства с наивысшим приоритетом.

После окончани  обслуживани  процессором текущего прерывани  уст- ройство дл  обработки прерываний сможет обслуживать прерывани  от периферийных устройств, приоритет ко- торых ниже, чем приоритет ранее обслуженного периферийного, устройства. После обслуживани  периферийного устройства с наименьшим приоритетом на входах приоритетного шифратора 11 будут присутствовать нулевые сигн,алы При этом по импульсу последовательности Т2 третий триггер 9 перейдет в единичное состо ние, в результате че го по второму входу третий логически элемент И 14 будет закрыт. Это приведет к включению коммутаторов 3 по .первым логическим элементам И, через которые информаци  с регистра 1 прерываний поступит на входы приоритетного шифратора 11. По импульсу последовательности ТЗ в регистр 2 кода прерывающего устройства запишетс  код периферийного устройства, требующего прерывани  и имеющего в текущий момент времени наивысший приоритет.

Далее в этом режиме устройство функционирует аналогично описанном алгоритму.

Если необходимо обработать несколько прерываний подр д от одного периферийного устройства, то на выходе 20 сигнала прерывани  устройства будет присутствовать единичный сигнал до тех пор, пока прерывани  не будут обслужены. При этом процессор на вход 17 готовности устройства выдает сигнал только после отсутстви  сигнала прерывани  на выходе 20 устройства.

Claims (1)

1. Формула изобретени 

   Устройство дл  обработки прерываний . Содержащее приоритетный шифратор , генератор тактовых импульсов, первый выход которого соединен с управл ющим входом регистра прерываний, С-входами первого и второго триггеров и R-входом третьего триггера, второй выход -,с первым входом п(эрвого логического элемента И, третий выход - с первым входом второго логического элемента И, выход которого соединен с управл ющим входом регистра кода прерывающего устройства, а второй вход - с вторым входом первого логического элемента И и единичным выходом первого триггера, при этом единичный выход второго триггера соединен с первым входом третьего логического элемента И, второй вход которого соединен с нулевым выходом третьего триггера, С-вход которого подключен к выходу первого логического элемента И, а D-вход - к выходу логического элемента ШШ-НЕ, при этом входы логического элемента ИЛИ-НЕ соединены с выходной группой приоритетного шиф- j aTopa и информационными, входами регистра кода прерывающего устройства, группа выходов которого образует выход кода периферийного устройства и соединена с входами дешифратора, п выходов которого соединены соответственно с первыми входами (п-1) логических элементов ШШ и вторым входом (n-l)-TO логического элемента ИЛИ,