SU1256028A1 - Устройство дл контрол резервированной системы - Google Patents

Устройство дл контрол резервированной системы Download PDF

Info

Publication number
SU1256028A1
SU1256028A1 SU843793889A SU3793889A SU1256028A1 SU 1256028 A1 SU1256028 A1 SU 1256028A1 SU 843793889 A SU843793889 A SU 843793889A SU 3793889 A SU3793889 A SU 3793889A SU 1256028 A1 SU1256028 A1 SU 1256028A1
Authority
SU
USSR - Soviet Union
Prior art keywords
channels
signals
majority
signal
interrupt
Prior art date
Application number
SU843793889A
Other languages
English (en)
Inventor
Сергей Николаевич Ткаченко
Валентин Васильевич Топорков
Константин Григорьевич Карнаух
Григорий Николаевич Тимонькин
Сергей Евгеньевич Баженов
Анатолий Алексеевич Болотенко
Вячеслав Сергеевич Харченко
Original Assignee
Харьковское Научно-Производственное Объединение По Системам Автоматизированного Управления
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковское Научно-Производственное Объединение По Системам Автоматизированного Управления filed Critical Харьковское Научно-Производственное Объединение По Системам Автоматизированного Управления
Priority to SU843793889A priority Critical patent/SU1256028A1/ru
Application granted granted Critical
Publication of SU1256028A1 publication Critical patent/SU1256028A1/ru

Links

Landscapes

  • Hardware Redundancy (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в качестве устройства дл  контрол  и прерывани  многоканальной- мажоритарно-резервированной системы . Целью изобретени   вл етс  повышение достоверности функционировани  устройства и расширени  области его применени . Устройство дл  контрол  резервированной системы содержит лок контрол  временных интервалов, блок контрол  питани , регистр задани  режима, регистр диагностики, триггер прерывани , триггер отказа, мажоритарный элемент, мультиплексор, элементы И, ИЛИ, одновибратор. Данное устройство позвол ет формировать сигналы прерывани  с учетом информации о прерывани х,а также состо ни  соседних каналов, обнаруживать и сохран ть информацию об отказах соседних каналов, вызванных отклонением от нормы питающего напр жени , выдачей сигналов в неустановленные моменты времени, а также зависанием сосед- них каналов, использовать устройство во всех допустимых режимах функционировани  мажоритарно-резервированной вычислительной системы: независимом, селективном и мажоритарном. 4 ил. (Л tc ел в5 о ю 00

Description

Изобретение относитс  к вычислительной технике и может быть исполь- , эовано в качестве устройства дл  контрол  и прерывани  многоканальной мажоритарно-резервированной системы.
Достоверность информации, т.е. вег ро тность истинности результата, вьзда- ваемого с выхода известного устройства, определ етс -отсутствием отказов в самом устройстве по формуле
D.
и может быть оценена (1)
V Р
-п 1 2 где Р - веро тность отсутстви  отказов в аппаратуре устройства Р - веро тность того, что на вход устройства поступает веро тньш сигнал запроса пре рьтани .
Б свою очередь величина Р зависит от веро тности Р. отсутстви  отказа из-за отклонений от нормы напр жени  питани , а также от веро тности Р, отсутстви  зависани  входного сигнала и веро тности отсутстви  вьщачи сигнала в неустановленный момент времени, поэтому значение Pj может быть оценено по формуле
Р,Р., Р, Р„- (2) С учетом формулы (2) выражение (1) может преобразовано к следующему виду
DH
Р,
21
Р . Р
(3)
Введение в выражение (2) сомножител , определ емого надежностью системы питани , обусловлено существенным вли нием на достоверность функционировани  современных БИС и СБИС отклонений от заданных номиналов питающих напр жений.
Кроме того, при отказе соседних каналов сигналы прерывани  могут формироватьс  в непредусмотренные моменты времени либо подаватьс  посто нно начина  с некоторого момента времени в одном из каналов. Это приводит к рэссинхронизации работы каналов.и, как следствие, к выходу из стро  всей мажоритарно-резервированной системы .
Цель изобретени  - повышение достоверности функционировани  устройства и расширени  области его применени .
Предлагаемое устройство позвол ет: формировать сигналы прерывани  с учетом информации о прерывани х, а также состо ни  соседних каналовi обнаруживать и сохран ть информацию
5
0
5
0
5
0
5
об отказах соседних каналов, вызванных отклонением от нормы питающего напр жени , выдачей сигналов в He- установленные моменты времени, а также зависанием соседних каналов использовать устройство во всех допустимых режимах функционировани  мажоритарно-резервированной вычислительной системы: независимом, селективном и мажоритарном.
Введение блока контрол  питани  и обусловленных им св зей позвол ет исключить вли ние на формирование сигналов в предлагаемом устройстве ложных сигналов прерывани  -от сосед - нйх каналов, выдаваемых из-за отклонени  питающего напр жени .от нормы. Тем самым достигаетс  повышение достоверности выдаваемой устройством информации .
Введение триггера прерывани  позво- л ет формировать сигнал подтверждени  прерывани  от данного устройства на входы соответствующего первого (второго ) разр дов первой группы информационных входов соседних каналов, которые далее поступают на соответствующие входы мажоритарных элементов этих каналов. Это дает возможность формировать сигналы прерывани  в каналах с учетом состо ни  соседних каналов .
Введение мажоритарного элемента позвол ет обеспечить функционирование устройства в составе мажоритарно-резервированной системы и тем самым расширить область его применени  и повысить достоверность выдаваемой им информации.
Введение мультиплексора обеспечивает возможность функционировани  устройства на всех допустимых дл  мажоритарно-резервированной системы режимах: независимом, селективном и мажоритарном.
Поскольку совокупность конструктивных признаков данного устройства обеспечивает исключение вли ни  на функционирование устройства факторов,, определ емых выражением (1), то достоверность функционировани  данного устройства можно считать равной
Dn 1-(4Г
На фиг. 1-3 приведены функциональные схемы устройства, блока контрол  временных интервалов и блока контрол  питани  соответственно , на фиг. 4 временные диаграммы функционированил устройства.
Устройство (фиг.1) содержит блок
1контрол  временных интервалов, бло
2контрол  питани , регистр 3 зада- )ни  режима, регистр 4 диагностики,
триггер 5 прерывани , триггер 6 отказа , мажоритарный элемент 7, мультиплексор 8, первый 9,и второй 10 элементы И, первый 11 и второй 12 эле- менты ИЛИ, одновибратор 13, группу 14 информационных входов, группу 15 управл ющих.входов, группу 16 информационных входов, второй 17 и первый 18 управл ющие выходы устройства, группу 19 информационных выходов устройства , выходы 20.1 и 20.2 ненормы блока 1, первый 21.1 и второй 21.2 выходы нормы блока 2, первый 22.1 и второй 22.2 выходы ненормы блока 2, группу 23 выходов регистра 3.
Блок 1 контрол  временных интервалов (фиг.2) содержит первый 24 и второй 25 триггеры, первый 26 и второй 27 элементы И и элемент ИЛИ 28.
Блок 2 контрол  питани  (фиг.З) содержит первый 29 и второй 30 компараторы , первый 31 и второй 32 элементы НЕ.
Устройство предназначено дл  ис- пользовани  в качестве блока формировани  сигналов прерывани  и сигналов отказов соседних каналов в мажоритарно-резервированной многоканальной , например трехканальной вычисли- тельной системе,построенной на базе известного микропроцессора К580ИК1 или INTEL 8080. При этом предполагаетс  использование предлагаемого устройства Б каждом из каналов системы, Данное устройство, также как и мажоритарно-резервированна  система в целом , может функционировать в трех режимах: режиме независимого функционировани , режиме селективного обраще- ки , режиме трехканального мажорити ровани .
Мажоритарный режим предназначен дл  синхронной работы всех каналов с мажоритированием сигналов в каждом канале.
Селективный режим предназначен дл  работы вычислительной системы с внешними устройствами, не допускающими аппаратного мажоритировани  их информации , например АЦПУ, либо элементами , используемыми в системе в единственном экземпл ре. В этом ре
s
10 15 20
25
зо ,, д е
0
5
жиме организуетс  обмен информацией и сигналами, например прерываний или ответов устройств, между процессорами трех каналов и любым программно- доступным элементом заданного канала. При осуществлении взаимодействи  с устройствами, не допускающими аппаратное мажоритирование принимаемых с них сигналов, либо при нецелесообразности последнего селективный режим позвол ет организовать программное мажоритирование после последовательного опроса одноименных устройств, например регистров 4 диагностики, во всех каналах. Кроме того, селек- тивный режим позвол ет повысить разрешающую способность системы контрол  и диагностики каналов.
Независимый режим работы предназначен дл  организации итеративной обработки или дл  распараллеливани  . обработки в каналах. В этом режиме предлагаемое устройство в каждом из каналов работает независимо от соседних каналов.
Б первых.двух режимах устройство обеспечивает обработку запросов прерываний в каждом канале синхронно трем  процессорами (элементами обработки ) .
В независимом режиме работа-каналов несинхронизирована. Каждое устройство обеспечивает обработку запроса прерывани  только соответствующего канала, но при этом осуществл ет контроль правильности выдачи сигналов прерываний соседними каналами и формирование соответствующей диагностической информации.
В каждом из предусмотренных режимов функционировани  устройство обеспечивает защиту соответствующего канала от ошибочных сигналов прерывани , поступающих от соседних каналов.
Кроме того, данное устройство может быть использовано дл  соответствующей обработки не сигналов прерывани , а например, сигналов ответа (окончани  выполнени  заданной операции) или других интерфейсных сигналов внешних устройств микропроцессорной системы, что повышает достоверность функционировани  как собственно данного устройства, так и системы, в составе которой оно может быть применено.
В мажоритарном режиме устройство формирует синхронный сигнал прерывани  на выходе 18 всех каналов, если запрос прерывани  был зафиксирован не менее, чем в двух других каналах. При этом во врем  приема сигналов запросов прерывани  от соседних ка- налов осуществл етс  временна  селекци  сигналов блоком 1 и контроль питающих напр жений соседних каналов блоком 2. Причем, если уровень питающего напр жени  ниже нормы, например вместо 5 В снизилс  до 4,75 В или ниже, или сигнал запроса поступил в нерегламентированньш момент времени, то запрос от соответствующего канала блокируетс  и на формирование сигна- ла на выходе 18 данного канала не вли ет .
Одновременно в регистре 4 диагностики устанавливаетс  код, соответствующий обнаруженному отказу. Кро- ме того, при обнаружении отказа триггер 6 устанавливаетс  в единицу и сигнал с его единичного выхода 19.1 может быть использован в качестве сигнала запроса прерывани  в соответ- ствующем канале.
Дл  перехода устройства к функционированию в другом режиме в регистр 3 записываетс  соответствующий управл ющий код.
В режиме селективного обращени  к одному из каналов аналогично предыдущему случаю происходит контроль и фиксаци  аппаратурой контрол  отказов соседних каналов. Однако фор- мирование сигнала прерывани  дл  данного канала происходит иначе. Предлагаемое устройство передает на свой соответствующий выход, соединенный с входом прерьшани  микропроцессора, сигнал прерывани  от того канала, к которому осуществл етс  обращение.
Блок 1 контрол  временных интервалов (фиг,2) предназначен дл  обнаружени  выдачи сигналов запросов пре- рьшани  от соседних каналов с входов 14.4 и 14.5 в непредусмотренное врем , т.е. раньше выдачи сигнала синхрнизации с входа 15.3 группы 15; входо устройства, который совпадает по фаз с синхросигналом известного микропроцессора К580ИК1,
Синхросигнал-на вход 15.1 блока 1 поступает ранее, чем выдаетс  с вход
15.3синхросигнал установки триггера 5. Поэтому, если сигнал запроса прерьшани  от соседних каналов с входов
14.4(или) 14.5 поступает ранее импульса с входа 15.3 либо выдаютс  посто нно в св зи с зависанием каналов , то тригге -ы 24 и (или) 25 устанавливаютс  по синхросигналу с входа 15.1 в нулевое состо ние и сигналами с единичных выходов блокируют прохождение сигналов запросов прерываний через элементы И 26 и 27, а сигналы с единичных выходов 20.1 и 20.2 осуществл ют установку триггера 6 и соответствующих разр дов регистра 4 диагностики.
Блок 2 контрол  питани  предназначен дл  обнаружени  отклонени  от нормы питающих напр жений в соседн1 х каналах, что приводит к выдаче ложны сигналов прерывани  от этих каналов. Он может быть выполнен на стандартных компараторах 29 и 30, например марки К554СА2. Причем на вход 16.1 (16.2) поступает напр жение питани  от первого (второго) соседнего канала , а на вход 15.4 - опорное напр жение . До тех пор, пока напр жение с входа 16,1 (16.2) больше, чем опорное , например 4.75 В, на выходе 21.1 (21.2) присутствует единичный сигнал При понижении напр жени  с входов 16.1 (или) 16.2 по сравнению с опорным сигналы с выходов 21.1 и 21.2 снимаютс  и через элементы НЕ 31 и 32 на выходах 21.1 и 22.2 вьщаютс  сигналы ненормы, которые записываютс  в регистр 4 аналогично описанному .
Регистр 3 задани  режима предназначен дл  задани  режимов работы устройства. Нулевой сигнал с выхода 23.1 первого разр да блокирует выдачу сигналов прерывани  с соседних каналов через элемент И 10, а также формирование сигнала отказа в данном канале через элемент И 9 по причинам , завис щим от соседних каналов. Кроме того, код с выходов 23 регистра 3 настраивает мультиплексор 8 на передачу на вход прерывани  данного устройства сигналов прерывани  в заданных режимах.
Регистр 4 диагностики предназначен дл  формировани  кода состо ни  соседних каналов. Содержимое регистра 4 через группу выходов 19 доступ- но процессору данного канала, рый на основании анализа этой информации может осуществл ть соответствующие действи  по диагностированию системы.
7.
Триггер 5 предназначен дл  формировани  сигнала подтверждени  прерывани  на выходе 17 устройства.
Триггер 6. предназначен дл  фиксации отказа в одном из соседних каналов . Его выходной сигнал 19.1 может использоватьс  как сигнал аварийного прерывани . Дл  идентификации причины неисправности и отказавшего канала процессор может селективно обратитьс  к регистрам 4 диагностики каждого капала и сравнить их содержимое между собой.
Мажоритарный элемент 7 предназначен дл  формировани  сигнала прерывани  канала при наличии сигналов запроса не менее, чем от двух каналов.
Мультиплексор 8 предназначен дл  выдачи на выходе 18 устройства сигнала прерывани  в соответствии со следующей логической функцией:
з-х. .- v. з;.7
где ZjjdeijA) - код с выходов 23
регистра 3;
Х,Х ,Х , Х - значени  сигналов с соответствующих входов 7, 14.1, 14.2 и 18 устройства.
Одновибратор 13 предназначен дл  формировани  одиночного импульса по потенциальному сигналу, поступающему на вход 14.3 устройства, например с выхода подтвержени  запроса прерывани  блока приоритетного прерывани  марки К589 ИК 14 или INTEL8214, вычислительной системы.
Предлагаемое устройство работает следующим образом.
Дл  установки в исходное состо ние элементов пам ти устройства после включени  питани  подаютс  сигналы на входы 15.1, 15.2, 15.3 и 15.6, на других входах, кроме группы 16, входные сигналы отсутствуют. По этим сигналам в триггеры 5, 6, 24, 25 и в регистры 3 и 4 заноситс  нулевой код
После этого устройство готово к работе. Далее на группу входов 15.5. поступает код заданной конфигурации, который записьгоаетс  в регистр 3 по сигналу с входа 15.7. Если задаетс  мажоритарньй или селективный режим, то на выходе 23.1 присутствует единичный сигнал, по которому открываютс  элементы И 10 И 9. Кроме того,
560288
с выходов 23 регистра 3 вьщаетс  код , по которому мультиплексор 8 настраиваетс  на передачу на выход 18 устройства сигнала с выхода мажо- 5 ритарного элемента 7.
В мажоритарном режиме на входы 14.1 и 14.2 поступают сигналы подтверждени  прерьшани  с выходов 17 аналогичных устройств, установленных в со- 10 седних каналах устройства. Сигнал подтверждени  прерывани  формируетс  устройством следующим образом.
На вход 14.3 устройства поступает нотенциальный сигнал с выхода, 15 например блока приоритетного прерывани  вычислительной системы. Одно- вибратор 13 преобразует его в одиночный импульс, который через элемент ИЛИ 11 поступает на единичный 20 вход триггера 6. Запись в триггер 5 происходит по импульсу с входа 15.3 который вьщаетс  во врем  второго - {ашинного такта дл  микропроцессора типа К580 ИК1 . 25 ,
При отсутствии сигнала на входе
14.3 в нужный момент времени (при наличии синхросигнала на входе 15.3) триггер 5 может быть возбужден сиг
налами прерывани  от соседних каналов.
поступающими на входы 14.4 и 1.4.5. Один или оба из этих сигналов через элементы И 26 и 27, открытые потенциалами с единичных выходов триггеров 24 и 25, через элемент ИЛИ 28 поступает на вход элемента 10 и выполн ет описанные вьше действи . При этом предполагаетс , что на выходах 21.1 и 21.2 блока 2 присутствуют сигналы нормы.
После установки триггера 5 в единицу его вьгходной сигнгш совместно с сигналами соседних каналов с входов 14.1 и 14.2 поступают на мажоритарный элемент 7, который срабатывает при наличии не менее двух из этих сигналов и через мультиплексор 8 возбуждает на выходе 18 сигнал начала обработки прерьшани  в данном канале.
По очередному синхроимпульсу с входа 15.2, соответствующему синхросигналу подтверждени  прерывани  дл  микропроцессора К580, триггер 5 устанавливаетс  в нулевое состо ние, снима  сигнал запроса с выходов 17 и 18,
Рассмотрим р аботу устройства при отказе в одном из каналов системы. Если вследствие отказа соседний ка
на

Claims (1)

1.и тз)
15.1 15.2
Ш
Ш 20.1 20.2
21.1 21.2
18 19
Si m%$ %i%i95i m
0/77/fff3ffS нел7
Составитель И.Швец Редактор С.Патрушева Техред Л.Сердюкова
Заказ 4824/48 Тираж 671 Подписное ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5
Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
., JffSucff//i/e coceff eea ана/fa /7г7 / фиг .
Корректор Е.Рошко
SU843793889A 1984-09-27 1984-09-27 Устройство дл контрол резервированной системы SU1256028A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843793889A SU1256028A1 (ru) 1984-09-27 1984-09-27 Устройство дл контрол резервированной системы

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843793889A SU1256028A1 (ru) 1984-09-27 1984-09-27 Устройство дл контрол резервированной системы

Publications (1)

Publication Number Publication Date
SU1256028A1 true SU1256028A1 (ru) 1986-09-07

Family

ID=21139698

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843793889A SU1256028A1 (ru) 1984-09-27 1984-09-27 Устройство дл контрол резервированной системы

Country Status (1)

Country Link
SU (1) SU1256028A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115964214A (zh) * 2022-12-30 2023-04-14 广州市华势信息科技有限公司 一种多终端零代码智能软件开发平台

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 807293, кл. С 06 F 9/46, 1978. Авторское свидетельство СССР № 962945, кл. G 06 F 9/46, 1980. *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115964214A (zh) * 2022-12-30 2023-04-14 广州市华势信息科技有限公司 一种多终端零代码智能软件开发平台
CN115964214B (zh) * 2022-12-30 2023-07-14 广州市华势信息科技有限公司 一种多终端零代码智能软件开发平台

Similar Documents

Publication Publication Date Title
US4358823A (en) Double redundant processor
US4785453A (en) High level self-checking intelligent I/O controller
US4497059A (en) Multi-channel redundant processing systems
US4774709A (en) Symmetrization for redundant channels
US5222065A (en) Device for generating measuring signals with a plurality of redundantly provided sensors
SU1256028A1 (ru) Устройство дл контрол резервированной системы
JPH11143841A (ja) 照合回路
SU1397917A1 (ru) Двухканальное устройство дл контрол и восстановлени процессорных систем
RU1819116C (ru) Трехканальная резервированная система
SU962958A1 (ru) Устройство дл обнаружени сбоев синхронизируемой цифровой системы
SU1718398A1 (ru) Устройство дл управлени реконфигурацией резервированной вычислительной систем
RU2029365C1 (ru) Трехканальная асинхронная система
SU1134940A1 (ru) Устройство дл контрол блоков синхронизации
SU1218385A1 (ru) Устройство дл прерывани резервированной вычислительной системы
SU1751766A1 (ru) Мажоритарно-резервированный интерфейс пам ти
SU881678A1 (ru) Устройство дл контрол терминалов
SU1125628A1 (ru) Устройство дл обнаружени сбоев синхронизируемых дискретных блоков
SU1543404A1 (ru) Устройство дл распределени заданий процессорам
SU1683018A1 (ru) Устройство дл контрол обмена информацией
SU1088001A1 (ru) Устройство дл контрол цепей управлени операци ми
SU1513455A1 (ru) Устройство дл контрол правильности выполнени команд микропроцессорной системы
SU1732351A1 (ru) Мультипроцессорна система
JP2518652B2 (ja) 多重系バス同期システムの割込み診断装置
SU1104696A1 (ru) Трехканальна мажоритарно-резервированна система
SU1621026A1 (ru) Микропрограммное устройство управлени с контролем