SU1348758A1 - Устройство дл контрол и диагностики многоканальной цифровой аппаратуры - Google Patents
Устройство дл контрол и диагностики многоканальной цифровой аппаратуры Download PDFInfo
- Publication number
- SU1348758A1 SU1348758A1 SU864031841A SU4031841A SU1348758A1 SU 1348758 A1 SU1348758 A1 SU 1348758A1 SU 864031841 A SU864031841 A SU 864031841A SU 4031841 A SU4031841 A SU 4031841A SU 1348758 A1 SU1348758 A1 SU 1348758A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- outputs
- inputs
- control unit
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение позвол ет увеличить производительность контрол . Устройство содержит блок 3 управлени , генератор 4 тестов, сигнатурный анализатор 6, блок 7 сравнени , блок 8 пам ти сигнатур, индикатор 9 и селектор 13. Введение счетчика 10 каналов, дешифратора 11 каналов, элемента ИЛИ 12, блока 16 выключателей сравнени и мультиплексоров 5, 14 и 17 уменьшает количество циклов сравнени сигнатуры провер емого узла, опреде- л юш;ей его работоспособность, и контрольной сигнатуры. В описании приведен пример реализации блока 3 управлени . 1 з.п. ф-лы, 4 ил. С « (Л с 00 СП 00 дзие. 1
Description
Изобретение относитс к контрольно-измерительной технике и может быт использовано дл контрол и диагностики неисправностей в многоканальной цифровой аппаратуре.
Цель изобретени - увеличение производительности контрол за счет уменьшени количества циклоз сравнени сигнатуры провер емого узла, оп- редел ющей его работоспособность, и контрольной сигнатуры.
На фиг. 1 представлена схема устройства дл контрол и диагностики многоканальной цифровой аппаратуры; на фиг. 2 - блок управлени ; на фиг. 3 - сигнатурный анализатор; на фиг. А - блок сравнени .
Устройство содержит объект 1 контрол , разделенный на отдельные кана- лы 2, блок 3 управлени , генератор 4 тестов, первый мультиплексор 5, сигнатурный анализатор 6, блок 7 сравнени , блок 8 пам ти сигнатур, индикатор 9, счетчик 10 каналов, дешифра- тор 11 каналов, элемент ИЛИ 12, селектор 13, второй мультиплексор 14, элемент И 15, блок 16 выключателей сравнени и третий мультиплексор 17.
Блок 3 управлени третьими выхода ми соединен с входами генератора 4 тестов, четвертыми выходами соединен с вторыми входами первого мультиплексора 5, п тым выходом соединен с первым входом индикатора 9 и первым вхо- дом счетчика 10 каналов, первым выходом соединен с вторым входом сигнатурного анализатора 6, вторым выходом соединен с третьим входом сигнатурного анализатора 6, шестым выходом сое- динен с третьими входом блока 7 сравнени , первым входом соединен с первым выходом блока 7 сравнени и вторым входом счетчика 10 каналов, вторым входом - с выходом элемента ИЛИ 12, выходы генератора 4 тестов соединены с первыми входами селектора 13, мультиплексор 5 выходом соединен с первым входом элемента И 15, первыми входами - с выходами второго мультиплек- сора 14, сигнатурный анализатор 6 выходами соединен с первыми входами блока 7 сравнени , первым входом - с выходом элемента И 15. Блок 7 сравнени вторыми входами соединен с выхо- дами блока 8 пам ти сигнатур, четвер- тым входом - с вторым входом элемента И 15 и выходом третьего мультиплексора 17, вторым выходом - с вторым
входом индикатора 9 и первым входом элемента ИЛИ 12, блок 8 пам ти сигнатур своими входами соединен с третьими входами индикатора 9, входами дешифратора 11 каналов и первыми выходами счетчика 10 каналов. Четвертый вход индикатора 9 соединен с вторым выходом счетчика 10 каналов и вторым входом элемента ИЛИ 12, выходы дешифратора 11 каналов соединены с вторыми входами селектора 13, с вторыми входами мультиплексора 14, с первыми входами третьего мультиплексора 17, выходы селектора 13 соединены с входами объекта 1 контрол , вькоды которого соединены с вторыми входами второго мультиплексора 14, выходы бло- fca 16 выключателей сравнени соединены с вторыми входами третьего мультиплексора 17.
Блок 3 управлени содержит генераторы 18 и 19 одиночных импульсов, счетчики 20 и 21, дешифратор 22, триггер 23, генератор 24 непрерывной последовательности импульсов, элемент И 25, элемент ИЛИ 26.
Первьв выход блока 3 управлени соединен с первым входом счетчика 20 и выходом элемента И 25, первый вход которого соединен с выходом генератора 24 непрерывной последовательности импульсов и с входами генераторов 18 и 19 одиночных импульсов, второй вход счетчика 20 соединен с первым входом счетчика 21, с выходом элемента ИЛИ 26 и с вторым выходом блока 3 управлени , выходы дешифратора 22 соединены с третьими выходами блока 3 управлени , а входы дешифратора 22 соединены с первыми выходами счетчика 20, вто- рой выход которого соединен с вторым входом счетчика 21, первый и второй выходы которого соединены с четвертыми и п тым выходами блока 3 управлени соответственно. Выход генератора 18 одиночных импульсов соединен с первым входом триггера 23, с шестым, выходом блока 3 управлени и с первым входом элемента ИЛИ 26, второй вход которого соединен с первым входом блока 3 управлени , второй вход триггера 23 соединен с вторым входом блока 3 управлени . Выход генератора 19 одиночных Импульсов соединен с третьим входом триггера 23, выход которого соединен с вторым входом элемента И 25.
Сигнатурный анализатор 6 содержит S-разр дный сдвигающий регистр 27 и элемент 28 сложени по модулю два. Первьш вход сигнатурного анализатора 6 соединен с первым входом элемента 28 сложени по модулю два,выход которого соединен с первым входом сдвигающего регистра 27, второй и третий входы которого соединены соот- ветственно с вторым и третьим входами сигнатурного анализатора 6, первые выходы сдвигающего регистра 27 соединены с выходами сигнатурного анализатора 6, второй выход сдвигающего ре- гистра 27 соединен с вторым входом элемента 28 сложени по модулю два.
Блок 7 сравнени содержит элемент 29 сравнени двух S-разр дных чисел с выходами сигналов сравнени и не сравнени , элемент ИЛИ 30, инвертор 31, элементы И 32 и 33.
Первые и вторые входы блока 7 . сравнени соединены соответственно с первыми и вторыми входами элемента 29 сравнени , первый выход которого соединен с первым входом элемента ИЛИ 30 выход последнего соединен с первым входом элемента И 32, выход которого соединен с первым выходом блока 7 сравнени . Второй выход элемента 29 сравнени соединен с первым входом элемента И 33, выход которого соединен с вторым выходом блока 7 сравнени , третий вход которого соединен с вторым входом элемента И 33 и вторым входом элемента И 32, четвертый вход блока 7 сравнени соединен с третьим входом элемента И 33 и через инвертор 31 - с вторым входом элемен- та ИЛИ 30.
Устройство работает следующим образом .
Перед работой все выключатели блока 16 выключателей сравнени установ лены в отключенное состо ние, подключены все каналы дл контрол . При этом с выхода третьего мультиплексора 17 на четвертьй вход блока 7 сравнени поступает посто нна логическа единица и блок 7 сравнени готов к анализу результата сравнени двух S-разр дных чисел.
В блоке 3 управлени формируютс импульсы исходного состо ни на п - том и втором выходах по команде генератора 18 одиночных импульсов, синхронизированного генератором 24 непре- рьшной последовательности импульсов.
Этот сигнал устанавливает счетчики 20 и 21, а также триггер 23 в исходное состо ние. По команде Пуск генератора 19 одиночных импульсов, синхронизированного генератором 24 непрерывной последовательности импульсов, триггер 23 открывает элемент И 25 дл прохождени импульсов непрерьгеной последовательности с генератора 24 на первый выход блока и на счетный вход 1-разр дного счетчика 20. Импульсы переполнени с выхода счетчика 20 поступают на счетный вход р-разр дного счетчика 21, импульсы переполнени счетчика 21 выход т на шестой выход блока. Выход р разр дов счетчика 21 поступают на третьи выходы блока. Сигналы с 1 разр дов счетчика 20 поступают на дешифратор 22.
По сигналу Исходного состо ни с п того и второго выходов блока 3 управлени счетчика 10 каналов, индикатор 9 и регистр 27 сдвига в сигнатурном анализаторе 6 устанавливаютс в начальное состо ние. В соответствии с начальной информацией на третьих выходах блока 3 с генератора 4 тестов выводитс первое контрольное слово. Дешифратор 11 каналов, настроенный на первый канал начальной комбинацией со счетчика 10 каналов, пропускает первое тестовое слово через селектор 13 на входы первого канала 2, а затем результат первого теста с выходов первого канала через второй мультиплексор 14, настроенный тем же дешифратором 11 на первый канал, проходит на первый мультиплексор 5. Нулева комбинаци на четвертых вьгходах бйо- ка 3 управлени подключает первый выход первого канала с мультиплексора 5 через первый вход элемента И 15 на вход сигнатурного анализатора 6.. Индикатор 9 отображает нулевую комбинацию счетчика 10 каналов. По команде Пуск блок 3 управлени на первом выходе выдает первый импульс, который записывает информацию с первого выхода первого канала аппаратуры в сигнатурный анализатор 6. Затем на четвертых выходах блока 3 управлени возникает двоичный код единицы, кото- рьш подключает через мультиплексор 5 и элемент И 15 второй выход первого канала на вход сигнатурного анализатора 6. Очередной импульс с первого выхода блока 3 управлени осуществл ет запись информации с второго выхода первого канала в сигнатурный анализатор 6 и переключает четвертые выходы блока 3 управлени на следующую двоичную комбинацию, котора через мультиплексор 5 и элемент И 15 подключает Очередной выход первого канала аппаратуры и так до тех пор, пока на третьих выходах блока 3 управлени не произойдет переключение на. второе состо ние, которое выводит из генератора 4 тестов второй тест. С этого момента снова начинаетс поочередное подключение выходов первого канала к сигнатурному анализатору 6 и запись в него диагностической информации . Сдвиг регистра 27 в сигнатурном анализаторе 6 осуществл етс по переднему фронту сдвигающего импульса , поступающего с первого выхода блока 3 управлени , а первый 20 и второй 21 счетчики в блоке 3 управлени работают по его заднему фронту , т.е. переключение первого мультиплексора 5 дл последовательного опроса выходов испытуемого канала, осуществл емого с помощью счетчика 20 и дешифратора 22 в блоке 3 управлени , и вывод очередного теста из генератора 4 тестов счетчиком 21 происходит после окончани импульса сдвига , а точнее по его заднему фронту. После реализации последнего теста с генератора 4 на шестом выходе блока 3 управлени возникает сигнал, который осуществл ет анализ схемы 7 сравнени на данный момент времени, т.е. провер р.т результат сравнени двух S-разр дных чисел, одно из которых зафиксировано в блоке 8 пам ти сигнатур , а другое в сигнатурном анализаторе 6.
В результате анализа на первом выходе блока 7 возможно по вление сигнала сравнени , что говорит об исправности первого канала. Этот сигнал осуществл ет переключение счетчика 10 каналов во второе состо ние, которое с помощью дешифратора 1I и селектора 13 подключает выходы генератора 4 тестов, к входам второго канала контролируемой аппаратуры, а выходы второго канала - к входам мультиплексора 5. Сигнал сравнени , поступивший в блок 3 управлени и через него на третий вход сигнатурного анализатора 6, устанавливает на первом и BtopoM выходах блока 3 управлени и выходах сигнатурного анализатора начальное состо ние, после чего начинаетс контроль второго канаЛа и т.д. до тех пор, пока не будут проверены все каналы и на втором выходе счетчика 10 каналов не по витс импульс переполнени , который через элемент ИЛИ 12 в блоке 3 управлени сбрасывает триггер 23 в нулевое состо ние , перекрыва элемент И 25, и прекращает выдачу импульсов с первого выхода и этим остановит схему. Кроме того, импульс переполнени как положительный результат контрол всех
кан«1лов зафиксируетс на индикаторе 9.
. Если в результате контрол на втором выходе блока 7 по вл етс сигнал несравнени , то он через первьш вход
элемента ИЛИ 12 производит в блоке 3 остановку схемы и на индикаторе 9 фиксируетс неисправность. При этом номер неисправного канала также индицируетс на индикаторе 9 по информации
с первых выходов счетчика 10 каналов.
Дл определени всех неисправных каналов любой из каналов может быть отключен от контрол . Это осуществл етс настройкой соответствующего пе
реключател блока 16 иа нуль. При контроле отключенных каналов на выходе мультиплексора 17 по вл етс потенциал логического нул , который блокирует элемент И 15 дл записи информации в сигнатурный анализатор 6 и обеспечивает выработку сигнала сравнени с первого выхода блока 7 сравнени , одновременно блокиру прохождение сигнала несравнени на втором
выходе блока 7 сравнени .
Дл правильного соблюдени алгоритма работы всего устройства контрол необходимо соблюдение услови
чм.сАб.
где - ад врем задержки прохождени контрольного теста через испытуемый канал; Т - период следовани импульсов сдвига с генератора 24; длительность импульсов сдвига.
имп .сд
Claims (2)
1. Устройство дл контрол и диаг- ностики многоканальной цифровой аппаратуры , содержащее блок управлени , генератор тестов, селектор, элемент И, клеммы дл подключени объекта контрол , индикатор, сигнатурньй анализатор , выходы которого соединены с первыми входами блока сравнени , блок пам ти сигнатур, выходы которого соединены с вторыми входами блока сравнени , отличающеес тем что, с целью увеличени производительности контрол , в него введены счетчик каналов, дешифратор каналов, элемент ИЛИ, первый, второй и третий мультиплексоры, блок вьжлючателей сравнени , причем выходы генератора тестов соединены с первыми входами селектора, выходы которого соединены с клеммами дл подключени входов объекта контрол , клеммы дл подключени выходов объекта контрол соединены с первыми входами второго мультиплексора , выходы которого соединены с первыми входами первого мультиплексора , выход которого соединен с первым входом элемента И, выход которого соединен с первым входом сигнатурного анализатора, второй и третий входы которого соединены соответственно с первым и вторым выходами блока управлени , третьи выходы блока управлени соединены с входами генератора тестов, четвертые выходы соединены с вторыми входами первого мультиплексора, п тый выход соединен с первым входом индикатора и первым входом счетчика каналов, шестой выход соединен с третьим входом блока сравнени , первый выход которого соединен с первым входом блока управлени и вторым входом счетчика каналов второй выход блока сравнени соединен с вторым входом индикатора и первым входом элемента ИЛИ, выход которого соединен с вторым входом блока управлени , первые выходы счетчика каналов соединены с входами дешифратора каналов, с третьими входами индикатора и с входами блока пам ти сигнатур, второй выход счетчика каналов соединен с вторым входом элемента ИЛИ и четвертым входом индика
тора, выходы дешифратора каналов соединены с вторыми входами селектора, с вторыми входами второго мультиплексора и с первыми входами третьего мультиплексора, выход выключател каналов соединен с вторым входом третьего мультиплексора, выход которого соединен с четвертым входом блока сравнени и вторым входом элемента И.
2. Устройство по п. 1 , о т J и чающеес тем, чтс- блок управлени содержит первьй и л горой генераторы одиночных импульсов, первый и второй счетчики, дешифратор, триггер , генератор непрерьшной последовательности импульсов, элементы И и ИЛИ, причем выход генератора непрерывной последовательности импульсов соединен с входами первого и второго генераторов одиночных импульсов и первьм входом элемента И, выход которого соединен с первым входом первого счетчика и первым выходом блока управлени , второй вход первого счетчика соединен с первым входом второго счетчика , с выходом элемента ИЛИ и с вторым выходом блока управлени , выходы дешифратора соединены с третьими выходами блока управлени , входы дешифратора соединены с первыми выходами первого счетчика, второй выход которого соединен с вторым входом второго счетчика, первые и второй выходы которого соединены с четвертыми и п тым выходами блока управлени соответственно , выход второго генератора одиночных импульсов соединен с первым входом триггера, с шес1Ъ1м выходом блока управлени и с первым входом элемента ИЛИ, второй вход которого соединен с первым входом блока управлени , второй вход триггера соединен с вторым входом блока управлени , выход первого генератора одиночных импульсов соединен с третьим входом триггера, выход которого соединен с вторым входом элемента И.
фие. 2
ОтП
ОтЗ
фие,3
Редактор Ю.Середа
Составитель Ю. Юхлин Техред Л.Сердюкова
Заказ 5186/45 Тираж 729Подписное
ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5
Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
Ф(/в.«
Корректор А.Обручар
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864031841A SU1348758A1 (ru) | 1986-03-03 | 1986-03-03 | Устройство дл контрол и диагностики многоканальной цифровой аппаратуры |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864031841A SU1348758A1 (ru) | 1986-03-03 | 1986-03-03 | Устройство дл контрол и диагностики многоканальной цифровой аппаратуры |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1348758A1 true SU1348758A1 (ru) | 1987-10-30 |
Family
ID=21224442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864031841A SU1348758A1 (ru) | 1986-03-03 | 1986-03-03 | Устройство дл контрол и диагностики многоканальной цифровой аппаратуры |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1348758A1 (ru) |
-
1986
- 1986-03-03 SU SU864031841A patent/SU1348758A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 928367, кл. G 06 F 15/46, 1982. Авторское свидетельство СССР № 1160417, кл. G 06 F 11/16, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1348758A1 (ru) | Устройство дл контрол и диагностики многоканальной цифровой аппаратуры | |
SU1339503A1 (ru) | Устройство дл диагностики систем автоматического управлени | |
SU1071979A1 (ru) | Устройство дл диагностики цифровых узлов | |
SU1363511A1 (ru) | Устройство дл испытани клавиатур телеграфных аппаратов | |
SU1019454A1 (ru) | Устройство дл контрол многовыходных цифровых узлов | |
SU1589278A1 (ru) | Сигнатурный анализатор | |
SU1084801A1 (ru) | Устройство дл индикации отказов в резервированных системах | |
SU902018A1 (ru) | Устройство дл контрол логических блоков | |
SU746553A1 (ru) | Устройство дл контрол цифровых блоков | |
SU661552A1 (ru) | Устройство дл тестового диагностировани логических блоков | |
SU1515175A2 (ru) | Устройство дл диагностики неисправностей технических объектов | |
SU584323A1 (ru) | Устройство дл контрол блоков передачи информации | |
SU1160417A1 (ru) | Устройство дл контрол цифровых узлов | |
SU805321A1 (ru) | Устройство дл обнаружени неисправ-НОСТЕй B блОКАХ КОММуТАции цифРОВыХиНТЕгРиРующиХ СТРуКТуР | |
SU1070562A1 (ru) | Устройство дл контрол логических блоков | |
SU762014A1 (ru) | Устройство для диагностики неисправностей цифровых узлов 1 | |
SU1432528A2 (ru) | Устройство дл контрол функционировани логических блоков | |
SU723578A1 (ru) | Устройство дл контрол логических блоков | |
SU1234841A1 (ru) | Устройство дл контрол логических блоков | |
SU1474681A2 (ru) | Устройство дл диагностики неисправностей технических объектов | |
SU1316041A1 (ru) | Устройство дл контрол многоканального аппарата магнитной записи | |
SU896627A1 (ru) | Устройство дл контрол и диагностики цифровых узлов | |
SU890398A1 (ru) | Устройство дл контрол логических узлов | |
SU942115A1 (ru) | Устройство дл проверки преобразователей угла поворота вала в код | |
SU970283A1 (ru) | Устройство дл поиска неисправностей в логических узлах |