SU498619A1 - Устройство дл контрол цифровых узлов - Google Patents

Устройство дл контрол цифровых узлов

Info

Publication number
SU498619A1
SU498619A1 SU2040388A SU2040388A SU498619A1 SU 498619 A1 SU498619 A1 SU 498619A1 SU 2040388 A SU2040388 A SU 2040388A SU 2040388 A SU2040388 A SU 2040388A SU 498619 A1 SU498619 A1 SU 498619A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
unit
output
inputs
control
Prior art date
Application number
SU2040388A
Other languages
English (en)
Inventor
Александр Иванович Дубовик
Михаил Григорьевич Дубров
Галина Васильевна Лисовская
Раиса Борисовна Вайс
Original Assignee
Предприятие П/Я А-3327
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3327 filed Critical Предприятие П/Я А-3327
Priority to SU2040388A priority Critical patent/SU498619A1/ru
Application granted granted Critical
Publication of SU498619A1 publication Critical patent/SU498619A1/ru

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

Блок 7 управлени  организует работу всех блоков устройства, т. е. управл ет записью информации из блока 1 ввода в блок 2 пам ти и регистр настройки 3, управл ет работой блока 6 индикации и осуществл ет управление однократным и циклическим режимами работы .
Контроль провер емого узла осуществл етс  с помощью тестов, состо щих из последовательности элементарных тестов, разр дность которых равна чнслу внешних контактов провер емого узла.
Каждый элементарный тест включает в себ  стимулы и эталоны. Стимулы - совокупность сигналов, одновременно подаваемых на входные контакты, эталоны - совокупность сигналов , которые должны по витьс  на выходах исправного узла при подаче на его входы стимулов .
Устройство работает следующим образом.
Командна  информаци  из блока 1 ввода поступает в блок управлени  и включает следующие команды «Начало, «Запись 1, «Запись 2, «Проверка и «Конец.
По команде «Начало, все блоки устройства устанавливаютс  в исходное состо ние. По команде «Запись 1 в регистр настройки 3 записываетс  информаци  о входных контактах провер емого узла. По команде «Запись 2 тестова  информаци  записываетс  в блок 2 пам ти. По команде «Проверка начинаетс  считывание информации из блока 2. Очередной элементарный тест поступает на первые входы коммутатора 4, который выдел ет стимулы из элементарного теста и подает их на входы провер емого узла. Работой коммутатора 4 управл ет регистр Настройки 3, в котором хранитс  информаци  о входных контактах провер емого узла.
Одновременно элементарный тест поступает и на первые входы блока 5 сравнени . Стимулы , выделенные коммутатором из элементарного теста, поступают на входы провер емого узла, а затем вместе с сигналом последнего поступают на вторые входы блока 5 сравнени .
В однократном режиме работы элементарные тесты на вход провер емого узла подаютс  однократно, и по команде «Конец на блэке индикации фиксируетс  результат контрол . В случае несравнени  каких-либо сигналов в блоке индикации отражаетс  номер элементарного теста, в котором обнаружено несоответствие , и номер контакта, на котором произошло несравнение.
В циклическом режиме работы люба  группа элементарных тестов циклически подаетс 
на входь провер емого узла, что позвол ет проследить, например, с помощью осциллографа , прохождение сигналов внутри провер емого узла и определить место неисправности. Таким образом, в блоке сравнени  не только сравниваютс  коды эталонов с кодами реакции , но в каждом элементарном тесте провер етс  правильность подачи стимулов на входы провер емого узла. В результате повышаетс  достоверность контрол , что особенно
важно дл  проверки узлов, имеющих много внешних контактов и содержащих сложные коммутаторы.
Предмет изобретени 
Устройство дл  контрол  цифровых узлов, содержащее блок ввода, блок пам ти, коммутатор , блок сравнени , блок индикации, блок управлени , причем первый выход блока ввода соединен со входом блока пам ти, выход которого подключен к первому входу коммутатора , выходами соединенного с внешними контактами контролируемого узла, второй выход блока ввода соединен со входом блока управлени , выходы которого подключены соответственно к управл ющим входам блока ввода , блока пам ти и блока индикации, соединенного входом с выходом блока сравнени , отличающеес  тем, что, с целью упрощени  и повышени  достоверности работы устройства , в него введен регистр настройки, соединенный входом с первым выходом блока ввода, управл ющим входом - с выходом блока управлени , выходом - со вторым входом коммутатора; выход блока пам ти подключен к первому входу блока сравнени , второй вход которого соединен с выходом коммутатора .
SU2040388A 1974-07-02 1974-07-02 Устройство дл контрол цифровых узлов SU498619A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2040388A SU498619A1 (ru) 1974-07-02 1974-07-02 Устройство дл контрол цифровых узлов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2040388A SU498619A1 (ru) 1974-07-02 1974-07-02 Устройство дл контрол цифровых узлов

Publications (1)

Publication Number Publication Date
SU498619A1 true SU498619A1 (ru) 1976-01-05

Family

ID=20589804

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2040388A SU498619A1 (ru) 1974-07-02 1974-07-02 Устройство дл контрол цифровых узлов

Country Status (1)

Country Link
SU (1) SU498619A1 (ru)

Similar Documents

Publication Publication Date Title
SU498619A1 (ru) Устройство дл контрол цифровых узлов
US3328774A (en) Automatic programming in the utilization of a variable electrical response
SU746553A1 (ru) Устройство дл контрол цифровых блоков
SU813430A1 (ru) Устройство дл контрол логическихблОКОВ
SU1010660A1 (ru) Устройство дл контрол оперативной пам ти
SU1013956A2 (ru) Устройство дл контрол логических схем
JPS6325749A (ja) 半導体記憶素子
SU640298A1 (ru) Устройство дл проверки устройств ввода-вывода информации
SU598082A1 (ru) Устройство дл тестового контрол цифровых узлов
SU1151977A1 (ru) Устройство дл ввода информации
SU1663627A2 (ru) Устройство дл контрол блоков пам ти
SU1691842A1 (ru) Устройство тестового контрол
SU1269139A1 (ru) Устройство дл контрол цифровых узлов
SU1539782A2 (ru) Устройство дл тестового контрол цифровых блоков
SU1649544A2 (ru) Устройство дл контрол цифровых блоков
SU1236558A1 (ru) Устройство дл контрол пам ти
SU1247877A1 (ru) Устройство дл отладки микроЭВМ
SU546888A1 (ru) Устройство дл контрол цифровых объектов
SU1705875A1 (ru) Устройство дл контрол оперативной пам ти
SU754365A1 (ru) Устройство для контроля дискретных объектов 1
SU1405059A1 (ru) Устройство дл контрол цифровых блоков
SU1168952A1 (ru) Устройство дл контрол дискретной аппаратуры с блочной структурой
SU1223233A1 (ru) Устройство дл контрол однотипных логических узлов
SU1233156A2 (ru) Устройство дл контрол цифровых блоков
SU1179348A1 (ru) Устройство дл автоматического контрол блоков