SU754365A1 - Устройство для контроля дискретных объектов 1 - Google Patents
Устройство для контроля дискретных объектов 1 Download PDFInfo
- Publication number
- SU754365A1 SU754365A1 SU782669939A SU2669939A SU754365A1 SU 754365 A1 SU754365 A1 SU 754365A1 SU 782669939 A SU782669939 A SU 782669939A SU 2669939 A SU2669939 A SU 2669939A SU 754365 A1 SU754365 A1 SU 754365A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- unit
- output
- block
- switch
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
Изобретение относится к области автоматизированного контроля и может быть использовано для контроля различных дискретных объектов.
Известны устройства ин , содержащие блок ввода программы* контроля, блоки памяти, распределители информации, блоки сравнения и блоки индикации.
Недостатком этих устройств являются их ограниченные функциональные возмож— ности.
Наиболее близким по технической сущности к изобретению является устройство (з2 , содержащее последовательно соединенные блок ввода программы контро- ,5 ля, блок постоянной памяти и блок распределения информации, а также согласующий блок, коммутатор и блок управления, первые выходы которого подключены соответственно к первым входам блока индикации 20 и блока оперативной памяти, и ко вторым входам блока постоянной памяти и блока · распределения информаций, первые входы — к первому выходу блока распределения ин2
формации и выходу блока индикации, подсоединенного вторым входом через блок сравнения ко второму выходу блока распределения информации, третий вход которого подключен ко второму выходу блока рас- . пределения информации.
Недостатком устройства является сни— · жение достоверности результатов контроля из-за возможных ошибок при реализации тестовой программы и измерении реакций.
Целью изобретения является повышение достоверности результатов контроля.
Эта цель достигается тем, что предложенное устройство содержит первый блок . контроля и второй блок контроля, первый вход которого соединен со вторым выходом блока управления, второй вход - с первым выходом коммутатора и вторым входом блока оперативной памяти, выход с третьим входом блока индикации, четвертый вход которого подключен к выходу первого блока контроля, первый вход которого соединен с третьим выходом блока управления, а второй вход - со вторыми входами
3 754365
4
блока.управления и блока оперативной памяти и вторым выходом коммутатора, подсоединенного третьим выходом через последовательно включенные согласующий блок и переключатель ко второму входу 5 блока сравнения. Третий выход блока распределения информации подключен ко второму входу переключателя, второй выход которого соединен со вторым входом согласующего блока, вторым выходом подклю- 10 ченного к первому входу коммутатора, который вторым входом соединен с первым выходом блока оперативной памяти, второй выход которого подключен ко второму входу согласующего блока, подсоединенно- 15 го третьим входом к четвертому выходу блока управления, пятый выход которого подключен к третьему входу переключателя.
На чертеже представлена структурная 20 схема устройства для контроля дискретных объектов.
Оно содержит блок ввода программы контроля 1, блок постоянной памяти 2, блок распределения информации 3, блок 25 сравнения 4, блок индикации, 5, переключатель 6, согласующий блок 7, первый' и второй блоки контроля 8 и 9, коммутатор 10, блок управления 11, блок оперативной памяти 12. 30
Устройство работает в пяти режимах.
Режим I. Функционально-статический контроль.‘
По сигналу от блока 1 включается блок 2 и с его выхода на блок 3 посту- 35 пает информация о программе проверки, содержащая входные воздействия и требуемые реакции. Блок 3 анализирует поступившую информацию, выделяет из нее входные воздействия и требуемые реакций 40 и подает их ла входы переключателя 6, на который предварительно поступила информация о номерах входов и выходов, а также на входы блока 4. Входные воздействия через переключатель 6, блок 7 и ком—45 мутатор 10 поступают на входы проверяемого объекта, с выходов которого сигналы через коммутатор 10, блок 7 и переключатель 6 поступают на блок 4, где сравниваются с требуемыми реакциями. В 50 случае совпадения реакций с эталонными значениями, работа устройства продолжается до конца программы. Затем; либо работа устройства прекращается, а на блоке индикации загорается сигнал "Годен", ли- 55 бо^ если , выбран циклический режим работы, цикл работы устройства повторяется необходимое число раз.
Режим П За/шсь входных воздействий
в блок оперативной памяти.
В этом режиме, в отличие от режима
I, входные воздействия поступают не на входы проверяемого объекта, а на вход блока 12, на который с блока 11 поступают сигналы управления режимом записи и адрес записи. В блок 12 записывается также контрольная сумма, являющаяся суммой всех входных воздействий. Возможно совмещение режимов Г и у т. е, одновременная запись в блок 12 входных воздействий и функционально-статический контроль объекта.
Режим (И. Контроль правильности· записи входных воздействий.
С блока 1 выдается на блок 2 сигнал пуска (начало режима), и на блок 3 поступает информация о программе работы. Из этой информации блок 3 выделяет входные воздействия и направляет их на входы блока 4. Одновременно происходит считывание информации из блока 12, и она через коммутатор 10, блок 7 и переключатель 6, на который предварительно поступает новая команда разделения входов и выходов,, так как выходы и входы меняются местами, также поступает на блок сравнения. Команда разделения входов и выходов либо записывается в блок 2 в начале программы проверки, ли-, бо поступает на переключатель 6 с блока
II. Она представляет собой команду изменения на противоположное состояние входов — выходов переключателя 6.. Затем происходит сравнение и при совпадении кода, записанного 'в блок 12, и кода, поступившего из блока 2, блок 11 управления формирует следующий импульс запроса памяти. При этом происходит считывание информации, записанной во вторую ячейку блока 12, и сравнение ее с вновь поступившей из блока 2 и т.д. Если запись в блок 12 была осуществлена правильно, то по окончании проверки на блоке индикации загорается транспарант сигнализирующий о правильности записи. Если обнаружена ошибка, то проверка прекращается, и на блоке индикации загорается транспарант сигнализирующий об отказе, номере канала и номере тестового набора, на котором произошло несовпадение реакции с эталонным значением.
Режим IV. Динамическая проверка " объекта с реальной скоростью.
По сигналу с блока 11 начинается считывание из блока 12 информации о входных воздействиях с тактовой частотой,
5 754365 6
обусловленной наивысшей частотой импульсов, имеющейся в проверяемом объекте. Входные воздействия через блок 7 и коммутатор 10 поступают на входы проверяемого объекта и на входы блока 8. Одно- 5 временно с выходов объекта,через коммутатор 10 и блок 7, выходные сигналы поступают· на входы блока 12 и блока 9, записываются в блок 2 и суммируются в блоке 9. После считывания всех тестовых 10 наборов на блоки 8 и 9 поступают из блока 12 контрольные суммы, которые сравниваются с суммой входных воздействий в блоке 8 и с суммой реакций в блоке 9,
В случае несовпадения на блок 5 посту— 15 пает сигнал и загораются соответствующие транспаранты. После этого приступают к поиску неисправности, который может осуществляться двумя способами.
Первый способ заключается в использова- 20 нии только осциллографа. В блоке 11 предусмотрены возможность выбора любого тестового набора или группы тестовых наборов из программы проверки и циклическая или разовая подача их на входы 25 объекта. Второй способ поиска неисправности заключается в использовании блока 12 для записи информации о значениях, необходимых для поиска неисправности внутренних' сигналов объекта, например 30 выходных сигналов его блоков или узлов.
При этом используются специальные программы проверки, записанные в блок 2. Устройство при этом работает следующим образом. Из блока 2 в блок 12 переписы-35 вается информация о входных воздействиях и промежуточных (внутренних) сигналах объекта, затем устанавливается циклический режим работы устройства. При этом на входы объекта подаются входные воз- 40 действия, а исследуемые внутренние сигналы - реакции сравниваются с помощью осциллографа (двухлучевой осциллограф или осциллограф с дифференциальным входом) с требуемыми значениями промежу- 45 точных сигналов, считываемых из блока
12. После отыскания и устранения неисправности снова проводится проверка объекта в режиме IV.
Режим V. Сравнение реакций проверя- 50 емого объекта с требуемыми реакциями.
Поскольку контрольные суммы не позволяют обнаружить некоторые типы неисправностей, то для повышения достоверности контроля предусмотрена возможность сравнения реакций объекта, записанных в блоке 12, с требуемыми реакциями, записанными в блоке 2. При этом блок 11
выдает команду на Включение блока 2, с выхода которого на блок 3 поступают теоты, содержащие требуемые выходные воздействия. Блок 3 выдает требуемые реакции на блок 4, одновременно с блока 3 на блок 11 подается импульс разрешения работы с блоком 12, блок 11 формирует адрес обращения и выдает на блок 12 импульс опроса. Происходят считывание из блока 12 реакций объекта и выдача йх через коммутатор 10, блок 7, переключатель 6 на блок 4 для сравнения с требуемыми реакциями. В случае несовпадения кодов блок 4 выдает сигнал остановки режима на блок 11 и сигнал разрешения . индикации на блок 5, который индицирует номер теста и номер канала, в котором произошло несовпадение , При совпадении кодов блок 3 принимает от блока 2 следующий тест,' разрешает блоку 11 выдать на блок 12 следующий импульс опроса, и цикл работы устройства повторяется. По окончании проверки, если все выходные реакции объекта совпали с требуемыми реакциями, на блоке индикации загорается транспарант, сигнализирующий о годности проверяемого прибора. В случае обнаружения неисправности производятся поиск неисправности и ремонт объекта, затем все проверки повторяются.
Предложенное устройство позволяет повысить достоверность контроля и проводить проверку приборов с разнотипными входными и выходными каскадами. Это делает устройство универсальным, т.е. пригодным для проверки разнотипных цифровых объектов.
Claims (1)
- Формула изобретенияУстройство для контроля дискретных объектов, содержащее последовательно соогдиненные блок ввода программы контроля, блок постоянной памяти и блок распределения информации, а также согласующий блок, коммутатор и блок управления, первые выходы которого подключены соответственно к первым входам блока индикации и блока . оперативной памяти и ко вторым входам блока постоянной памяти и блока распределения информации, первые входы - к первому выходу блока распределения информации и выходу блока индикации, подсоединенного вторым входом через блок сравнения ко второму выходу блока распределения информации, третий вход которого подключен ко второму выходу блока распределения7 7 543информации, отличающееся тем, что, с целью повышения достоверности результатов контроля, оно содержит переключатель, первый блок контроля и второй блок контроля, первый вход которого сое- 5 динен со вторым входом блока управления, второй вход — с первым выходом коммутатора и вторым входом блока оперативной памяти, выход - с третьим входом блока индикации, четвертый вход ко- ю торого подключен к выходу первого блока контроля, первый вход которого соединен с третьим выходом блока управления, а второй вход - со вторыми входами блока управления и блока оперативной памяти 15 и вторым выходом коммутатора, подсоединенного третьим выходом через последовательно включенный согласующий блок и переключатель - ко. втор ому входу блока сравнения; третий выход блока распределения информации подключен ко второму65 8входу переключателя, второй выход которого соединен со вторым входом согласующего блока, вторым выходом подключенного к первому входу коммутатора, который вторым входом соединен с первым выходом блока оперативной памяти, второй выход которого подключен ко второму входу согласующего блока, подсоединенного третьим входом к четвертому выходу блока управления, пятый выход которого подключен к третьему входу переключателя.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782669939A SU754365A1 (ru) | 1978-10-03 | 1978-10-03 | Устройство для контроля дискретных объектов 1 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782669939A SU754365A1 (ru) | 1978-10-03 | 1978-10-03 | Устройство для контроля дискретных объектов 1 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU754365A1 true SU754365A1 (ru) | 1980-08-07 |
Family
ID=20787633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782669939A SU754365A1 (ru) | 1978-10-03 | 1978-10-03 | Устройство для контроля дискретных объектов 1 |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU754365A1 (ru) |
-
1978
- 1978-10-03 SU SU782669939A patent/SU754365A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3573751A (en) | Fault isolation system for modularized electronic equipment | |
US4926425A (en) | System for testing digital circuits | |
SU754365A1 (ru) | Устройство для контроля дискретных объектов 1 | |
US3500457A (en) | Programmed apparatus for automatically testing interwired connections in electronic systems | |
SU1013956A2 (ru) | Устройство дл контрол логических схем | |
SU1092434A1 (ru) | Устройство дл контрол монтажа плат | |
SU1309087A1 (ru) | Устройство дл контрол прошивки кодовых жгутов ПЗУ | |
SU1474681A2 (ru) | Устройство дл диагностики неисправностей технических объектов | |
SU1267424A1 (ru) | Устройство дл контрол микропроцессорных программных блоков | |
SU1019454A1 (ru) | Устройство дл контрол многовыходных цифровых узлов | |
SU1520517A1 (ru) | Устройство дл диагностировани цифровых узлов | |
SU920733A1 (ru) | Устройство дл проверки полноты тестов | |
SU1608672A1 (ru) | Устройство дл контрол логических блоков | |
SU1190383A2 (ru) | Устройство дл контрол цифровых узлов | |
SU684620A1 (ru) | Запоминающее устройство с автономным контролем | |
SU1233156A2 (ru) | Устройство дл контрол цифровых блоков | |
SU1316053A1 (ru) | Устройство дл контрол блоков пам ти | |
SU1010660A1 (ru) | Устройство дл контрол оперативной пам ти | |
SU1078365A2 (ru) | Устройство дл контрол логических блоков | |
SU1381429A1 (ru) | Многоканальное устройство дл программного управлени | |
SU949659A2 (ru) | Устройство дл обнаружени неисправностей цифровых систем | |
SU936005A1 (ru) | Устройство дл контрол преобразователей угла поворота вала в код | |
SU762014A1 (ru) | Устройство для диагностики неисправностей цифровых узлов 1 | |
SU1280578A1 (ru) | Многоканальное устройство дл контрол параметров | |
SU1432463A1 (ru) | Устройство дл контрол и диагностики радиоэлектронной аппаратуры |