JPS61500456A - ディジタル信号のスキュ−比較のための調節可能なシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ディジタル信号のスキュー比較のための調節可能なシステム １１悲た１ この開示は、特に２つのディジタル信号間のようなイベント遷移（低レベルから 高レベルまたは高レベルから低レベル）の時間に関して、ディジタル信号を比較 して評価するための回路に関するものである。

関　する　願の この開示は、１９８３年１２月１４日に米国特許出願連続番号第５５１．０８１ 号として出願された発明者Ｊ　ａｌｅｓＢ、　Ｗｈｉｔａｃｒｅとｐｅｔｅｒ　 Ｐ、　３ｉｎｏｅｄｅｒによる“ディジタル信号の遷移時間を比較するための自 己テスト検知システム”という題０名の出願に関係する。

及ｌＪと１１− 電子的モジュールによって発生された信号の動的テストのためのテストシステム が当該分野において開発されてきた。′高速テスティング回路”という題名の米 国特許第４゜０９２．５８９号はそのような例の１つである。この開示は、テス ト中の装置へのテスト信号の付与とコンピュータ予測された信号に対するそのＩ ｆｆの出力信号の比較とを伴なう。

本開示はディジタル信号のためのテストシステムに関係し、比較はテスト中のユ ニットから発生された信号と標準基準ユニットからの信号との間でなされ、その テストにおける種々のパラメータはオペレータの目的に適合するように調節され 得る。

！ 本発明の目的は、共通なりロック手段によってクロックされた任意の２つのディ ジタル信号がそれらの基本的な低レベルから高レベルへのイベント遷移とそれら の基本的な高レベルから低レベルへのイベント遷移の発生のときに関して比較さ れ得る回路を提供することであり、すなわち両方の信号の立ち上がりエツジがそ れらの時間発生に関して比較されかつそれら２つの信号間の立ち下がりエツジ遷 移が比較され得る。２つの信号間のこのイベント遷移比較は、しばしば２つのイ ベント遷移間の同時性または時間差を示すために“スキュー”と呼ばれる。たと えば、もし２つのディジタル信号が互いに完全な複製であってそれらのイベント 遷移が同時に起こるならば、スキューは全く存在しなくて、両方のディジタル信 号は互いに完全な複製であると言える。

多（の場合において２つの類似の信号が互いに完全な複製であることが理論的に 望ましいが、実際の装置の条件においてこれは頻繁には起らず、たとえばテスト されていない信号と標準基準信号との間でどれだけのずれが起こっているかを知 ることが望まれる。

本発明におい士、比較されるべき２つの対応するディジタル信号は合成効果を有 する排他的ＯＲゲート手段へ供給され、２つのディジタル信号の立ち上がりと立 ち下がりのエツジ間の任意の時間差は関連する時間差を表わす１組の“差分ディ ジタル信号”となる。

その後に、ディジタル差分信号は調節可能なＲＣ回路へ通され、その回路はそれ らの信号をそのディジタル差分信号に比例するアナログ差分信号へ変換す、アナ ログ差分信号は振幅検知器回路へ供給される電圧ランプ（ｒａ園ｐ　；傾斜）を 生じる。電圧検知器回路は所定のしきい値にセットされ、アナログ電圧ランプが そのしきい値を越えるときに振幅検知器回路を活性化するとともに、ラッチユニ ットへ供給されるディジタルエラー信号を与える。ラッチユニットはしきい値を 越えたことを示すために“高レベル”出力を与え、そしてこれはスキューが許容 範囲のレベルを越えたことを示す。

ＲＣ回路の値を調節することによって、アナログ出力電圧を任意の必要なレベル に１１４ｍすることが可能で、許容し得るスキューと許容し得ないスキューに関 する基準を予めセットすることができ、エラー信号はスキュー値が許容し得るス キューに関する予め決められてプリセットされた基準を越えたときにのみ生じる 。

すなわち、アナログしきい電圧がプリセットされたしきい値に到達しない場合、 スキューが許容限度内にあってエラー信号が発生されていないことを示す。

図面の簡単な説明 第１図はディジタル信号テストシステムの要素のブロック図である。

第１Ａ図は入来するディジタル信号ＡとＢを比較するための調節可能なスキュー 比較回路を示す概略図である。

第１Ｂ図は第１と第２の入来するディジタル信号を比較するシステムのためと回 路の自己テストチェックのためのより詳細な回路を示す図である。

第２Ａ図は振幅検知器の感知のためにディジタルとアナログの信号への時間差（ スキュー）の変換を示す図である。

第２Ｂ図は第２Ａ図の拡張であって、エラー信号がどのように許容スキューエラ ーまたは非許容スキューエラーを示す出力信号を形成するように変換されるかを 示す。

第３図はディジタルデータコンパレータ回路からのデータが合成されたデータの 動作または表示のために入力／出力メインテナンスプロセッサまたはメインテナ ンスコントローラモジュールへ転送して戻され得るブロック図である。

第４図は比較カードユニットのシリーズの概略図であり、その各々は入来するデ ィジタルデータ信号の異なった組の比較のために類似の回路を含む。

創１江」１ 多数の出力信号を有する複雑なディジタル電子モジュールは、標準的基準電子モ ジュールとの比較のためにこれらのディジタル信号を得る主バスＭ、（第１図） を用いてテストすることができ、その基準電子モジュールも主バスＭｂを有し、 それはテストにおいてモジュールの各軍−のラインと比較し得る類似のディジタ ル信号を与える。

メインテナンスプロセッサ２００と共通りロック手段（、ｅ　ｏ　ｉ　、第１Ｂ 図）は、ここで述べられたスキュー比較と自己テストの回路を用いてテスト動作 を開始するために用いられ得る。その債に、矛盾、エラー、または他の診断材料 を分析して正確に指摘するために、プロセッサはそのテストからデータを受取る ことができる。

鮮ましい　例の説明 本開示のデータコンパレータが第１図にその基本的なフォー７ツトで示されてい る。組Ａと組Ｂの２組のデータが存在し、それらは互いに比較される。たとえば 、２６のラインがＡデータまたは装ＨＡからのデータと呼ばれる１組のデータを 形成する。このデータは、装置Ｂと呼ばれる装置からの成る標準的な組のデータ に対しでチェックされて比較されることがめられる。したがって、我々は装置Ｂ からくるデータのバスを形成する２６のラインをも有する。

５しで示された選択器マルチプレクサへ供給され、これらのマルチプレクサの出 力は回路５０２へ供給され、それは振幅検知器（シュミットトリガ）５０７へ与 えられる出力を有する調節可能なスキュー比較ロジック回路である。

選択ＭＡ　Ｍ　Ｕ　Ｘ　（５０５ａ　Ｊ−５０５７，）　ハスイｙ　ｆ　’Ａ装 置Ｊニーして働き、あるときにその回路は自己テスタ５０６からの出力によって テスＩ−することができ、通常の動作において選択器マルチプレクサ５０５４と ５０５には装ｗＡと装置Ｂからのデータの比較を能動化するために用いられる。

マスクレジスタ５０１は、選択マルチプレクサ５０５４と５０５レヘ供給される 任意の必要かつ選択された入力ラインをブランクアウトするために、選択マルチ プレクサに接続している。マスクレジスタ５０１は、Ｄバスまたはデータバス３ ４へ接続しているバスＩＪＩＩＢユニット５０１からのバス制御信号を運ぶＣＩ （コンパレータ入力）バス５００ｃｌで示された入力を有している。

振幅検知器５０７は出力信号をＲ８（リセット・セット）ラッチ５０８へ与え、 そのラッチは出力信号をエラーロジックユニット５０９へ接続し、そのロジック ユニットは久にその信号をメインテナンスプロセッサ２００へ与え、そしてエラ ー信号が認識され得るやエラーロジックユニット５０９は第３図においてさらに 述べられる。

Ａデータと８データのパスラインはディスプレイロジックユニット５０３に供給 され、そのユニット５０３はマスクレジスタ５０１とＲＳラッチ５０８からの入 力をも有１ノでいる。ディスプレイロジック５０３は出力として２６ラインのバ スを与え、コンパレータ出力バスとしてＣＯババス００ＣＯで示されている。こ のバス５００．。の出力はバスＩＩＪｔｌｌｌユニット５１１へ供給され、その ユニット５１１は出力を主データバス３４へ与え、そのデータは次にシステムの オペレータによる観察のために端末装置へ供給され得る。

スキュー比較ロジックユニット（第１図の５０２）が第１Ａ図に示されており、 装置Ａからのバスデータの各ラインドｌｌｌ！Ｂからのバスデータの各ラインは ５０２で表わされたそれら自身の別々の排他的ＯＲゲートへ供給される。

たとえば、典型的な場合は、装置Ａからのパスラインと装置ｌＢからのその類似 するパスラインが第２Ａ図の５０２ａで示された単一の排他的ＯＲゲートへ供給 される場合であろう。ゲート５０２ａの出力は次に抵抗５０２ａｒとキャパシタ ５０２ａ０を介してしきい入カニニット５０７ｄ内に運ばれ、そのユニット５０ ７ａは第１図、に関連して述べられたように基本的には振幅検知器である。振幅 検知器５０７ａの出力は次にラッチ５０８ａ　（第２Ｂ図）へ供給され、ラッチ ５０８ａはその後の使用のためにデータを一時的に保持するように用いられる。

第１Ａ図のスキュー比較ロジックユニットは調節可能なＲＣ時定数を有するよう に形成され、装置Ａと装置ｌｌＢからの比較し得るデータライン信号の立ち上が りエツジと立ち下がりエツジの時点を比較することができる。

ＲＣ時定数は調節可能に形成されるので、装置Ａと装置Ｂからの任意の２つの比 較し得る信号間のスキュー測定を変えることができる。

ここに関連する“スキュー”は、（信号イベントと呼ぶことができる変化の発生 に関して２つの信号が比較されている場合において）比較されている２つの信号 間の類似するイベント間の時間差として規定され得る。すなわち、類似する信号 イベント間または遷移変化における時間差は“スキュー”として知られよう。た とえば、２つの信号が０−１遷移に関して比較されていて、第１の信号が時間ｔ ｏでこのイベントを生じかつ第２の信号が時間ｔＩでこのイベントを生じさせる ならば、ｊ＋１と【１の２つの時間差はこれらの信号イベントに関する“スキュ ー”の測定である。

第１Ａ図のスキュー比較ロジックユニットにおいて、振幅検知器５０７ａ　（第 ２ＡＳ）はシュミットトリガであって、それはしきい電圧に適合するかまたは越 えない限り出力が記録されないようなしきい電圧が与えられる。これは、“スキ ュー”が受入れられ得るレベルを越えていると考えられるときにのみシュミット トリガがラッチ５０８ａにエラー条件を発生する出力信号を生じるように働くこ とを保証する。

データコンパレータモジュールのさらに詳細な動作の特徴が以下の第１Ｂ図、第 ２Ａ図、第２Ｂ図、第３図、および第４図と関連し士説明されて示される。

フンパレータカードのシリーズ（第４図の要素１から１４）が第１図、第２図、 および第３図に示された種々の機能を与えるように用いられる。それらのコンパ レータカードは以下の機能を与える。

（ａ）　それらは第１Ｂ図に示されているように“バス遅延”テスト回路と“フ ェイル遅延”テスト回路の発生で調節されたスキュー窓をチェックするために自 己テスト機能を備えている。パステスト回路は、システム動作を確認するために すべてのスキュー比較回路を通るべきスキュータイミングを設定する。

フェイル遅延テスト回路はすべての回路が異常として見るスキュー期間を設定す る。これは、第１Ａ図のスキュー比較ロジックユニットが精密に機能しているこ とを保証するシステムである。パス・フェイルテストのこの特定の組はシステム におけるそれぞれの単一の比較カードに関して自己テストモード機能で実行され 、第１図と第３図の１０ＭＣ２００で示されたＩ１０メインテナンスプロセッサ コントローラで始動される。

パス遅延テスト回路６２０Ｆとフェイル遅延テスト回路６３０ｆはどちらも調節 可能なタップを含んでおり、ディジタル信号６２０と６３０（第１Ｂ図）は低・ ＾レベル遷移と高・低レベル遷移の瞬間の持続時間とタイミングに関して調節さ れ得る。

（ｂ）　第４図のコンパレータカードは、すべての比較回路上の任意の２つのピ ット対の組合わせをマスクする能力を有している。各比較カード上に１３マスク レジスタフリツプフロツプが存在し、それらは２６データラインをマスクするた めに用いられる。マスクレジスタピット０はデータライン０と１をマスクする。

同様に、マスクレジスタピット１２はデータライン２４と２５のマスキングを生 じる。

（Ｃ）　システムＡのＩＡＭまたはシステムＢの装置からのデータの選択は第１ 因のＤバス３４へ直接送ることができかつイベントモジュール（図示せず）と呼 ばれるもう１つのモジュールへ送られ、そのデータに関する情報を集めるために 成る分析的な手順が用いられる。イベントモジュールは、りＯツクカウンタ、同 期カウンタ、およびこれらの目的のために用いることができる他のユニットを備 えている。

ここで述べられたテストシステムは２つの基本的なタイプの比較カード（第４図 ）？用いる。テスタユニット内に４つの前面比較カードが存在し、そのテスタユ ニット内に９つの背面比較カードが存在する。これらのカードは第１図と第４図 のデータコンパレータモジュール５００を形成する。これらのユニットは背面に 接続するために滑り込むスライドインカードとして与えられる。システム装置Ｉ Ａとシステム装置Ｂからのデータは一般に平らなリボンケーブルで送られ、次に それは前面コンパレータカードへ直接接続されるか、またはインターフェイスカ ードを介してテストンステム内の背面比較カードへ接続される。

たとえば、もし装置ＡからのＭバス（主バス）を装置！ＢからのＭバスと比較す るためにその装置ｆＡからのＭバスをテストする必要があれば、データは読出と 書込の動作において比較される。（読出から書込またはその逆の）Ｍバスターン アラウンドにおいて、外部制御モジュール（図示せず）は“自動信号不能化”を 生じる。この外部制御モジュールは比較カード上のＲ／Ｓラッチ５０８への非同 期クリアラインを用いる。第１Ｂ図において、ＲＳラッチ５０８ａに接続してい る非同期クリアラインが示されている。したがって、トリステート“グリッチン グ（ｇｌｉｔｃｈｉｒ＋ｇ）”はラッチされないかまたはエラー信号としてとら えられる。

第１Ｂ図で見られるように、装置Ａと装置！Ｂの両方からのデータの多数のライ ンを運ぶ主バスが存在する。簡単のために、もし装置へからの単一信号ラインが 装置ＩＢからの類似する同じシステムラインと比較するために用いられるならば 、比較されるべきすべてのラインに関してなされることを図解することができる 。たとえば第１Ｂ図において、装置Ａとｌｉｌ！Ｂからの類似のラインは入力か らこれらの信号を隔離するために用いられるバッファ５００し内へ入る。

バッファ５００しの出力はデータ選択ＭＬＪＸ５０５へ送られるとともにシステ ムＡのためのｘａで示された点とシステムＢのためのＹｂで示された点へ送られ る。これらの出力ＸａとＹｂ　は後で第３図に示される。

データマルチプレクサ５０５は、システム入力Ａとシステム入力Ｂからのデータ をそれぞれ１Ｂと２Ｂで示された入力で受入れる。ＩＡと２八で示された他の入 力は、システムにおける自己テスト目的のためにバス遅延テストロ２０ｒとフェ イル遅延テストロ２０ｆを用いる“自己テスト”データラインである。

マルチプレクサ５０５がシステムデータを通過させるために、５０５の底に示さ れた選択ラインは”高レベル”条件（１に等しい）になければならない。低レベ ル条件（Ｏに等しい）のとき、“自己テスト“データがマルチプレクサ５０５を 通る。

マルチプレクサ５０５＾に通されるデータは出力制御ライン５０１ｃで能動化ま たは不能化することができ、その制御ラインのソースはマスクフリップフロップ ５０１である。マスクフリップフリップ５０１へのセットとリセットのデータは ＣＩパス５００ｃ＋からくる。これはコンパレータ入力バスであり、そのバスの 各ラインが別々のマスクフリップフロップ（５０１＋　−５０１２，５０１ｓな ど）を有することを示すためにＣＩババスで示されており、それらのフリップ７ ０ツブはシステムにおける各別のデータ御するために用いられる。

各マスクフリップ７０ツブ５０１＋、５０１□、５０１、などは、それら自身の データマルチプレクサ５０５Ｌ１゜５０５ｄ２．５０５ｊ３などを操作する。

各マスクフリップフリップ５０１は、第１Ｂ図において制御ライン５０１ｃと制 御ライン２として見られる２つのデータマルチプレクサ出力制御ラインをドライ ブする。これは２つのデータ比較回路の有効な制御を能動化する。２で示された ラインは、第３図においてソース選択マルチプレクサ５８０へのマスクレジスタ 入力として見られる。

２６の比較回路をυ１部する各背面比較カード上に（第１Ｂ図の５０１のような ）１３のマスクフリップフリップが存在する。同様に、２６の比較回路を制御す る各前面比較カード上に（第１Ｂ図の５０１のような）１３のマスクフリップフ ロップが存在する。

各比較カード（第４図の品目１−１３＞は、第１図におい゛〔自己テスト要素５ ０６で示されている共通“自己テストロシック”を有している。

第１Ｂ図を参照して、１組のタイミング時Ｔ、、Ｔ、。

Ｔｚ、Ｔｓ、およびＴ４にわたって６１０，６２０．および６３０で示されたス トローブ信号が見られる。このストローブは第１Ｂ図の破線のブロック内に示さ れたクロックカード６０１から発生される。そのストローブは１００ナノ秒の矩 形波であり、それは各クロック期間の間に起こって比較カードの各々へ配送され る。それは、′自己テスト”モードにおいて比較回路のスキューを測定するため に用いられるパルスである。

ここで再び“スキュー”の概念の使用に関して、前述のように、これは２つの類 似の信号イベントの発生の間の時間期間であることが示されるべぎである。この 特定の場合において、それはシステム装置ＩＡとシステム装置Ｂから生じる信号 イベントの時間比較を伴ない、それらのタイミングの発生における比較を見る。

第１Ｂ図において、ストローブ信号６１０は、（ａ）バス遅延テストユニット、 （ｂ）フェイル遅延テストユニット、および（Ｃ）データマルチブレク９−５０ ５　ｃＬ上のライン１Ａの３つの場所へ接続されている。

“バス遅延“出カニニット６２０ｒはＴｏでスタートするストローブ６１０を基 準として時間Ｔ　の遅延を有している。第１Ｂ図に示されているように、“フェ イル遅延“ユニット６３０チは、Ｔｏでスタートするストロ−７６１０を基準と して時１１１Ｔ、の遅延を有している。バス遅延ユニットとフェイル遅延ユニッ トは遅延ラインタップを介して調節可能であって、成る特定の比較カードに許容 し得ると考えられる特定のスキューに従って選択される。

“自己テスト”は第１図のメインテナンスプロセッサｌ０ＭＣ２００によりて始 動され、それはパワーアップによって自動的に実行されるかまたはメインテナン スプロセッサｌ０ＭＧ２００の要求によって実行される。自己テストの後に検知 された異常はｌ０ＭＣ２００へ報告される。

ｌ０Ｍ０２００からの命令の結果として第１図の自己テストユニット５０６によ って始動される自己テストモードにおいて、（入出力メインテナンスＩＩＪｗＪ モジュールＩＯＭＣ２００として示された）外部モジュールは第１Ｂ図の選択ロ ジック５０５によってバス遅延モードユニットまたはフェイル遅延モードユニッ トを選択することができる。選択ロジック５０５の出力は、スキュー比較ロジッ ク５０２の動作をチェックするためにバス遅延ストロ−７６２０またはフェイル 遅延ストローブ６３０のいずれかを選択するようにデータマルチプレクサ５０５ ｃＬへ入力として送られる。

第１Ｂ図のストローブ６１０はデータマルチプレクサ５０５まの１Ａへ入力とし て送られるが、選択マルチプレクサ５０５の出力は入力２Ａとしてデータマルチ プレクサ５０５、Ｌへ送られる。

第１Ｂ図で続けて、データマルチプレクサ５０５．ｊの出力は排他的ＯＲゲート ５０２ａへ入力として供給される“Ａ′″ラインと′Ｂ″ラインを有してい、る 。このＯＲゲートは、比較されるべき装置ｆＡと装置ｆＢからの類似のラインの 各１つのために設けられている“ｎ″回路１つである。

排他的ＯＲゲート５０２ａは５０２ａｒで示された抵抗Ｒへ入力として供給され 、この出力はバス遅延ユニットまたはフェイル遅延ユニットのいずれが選択され たかに依存して（ａ）信号６１０と６２０（バス遅延）またＬｔ（ｂ）信号６１ ０と６３０（フェイル遅延）の間の“差”を構成する。

第２Ａ図に見られるように、パルス幅における差は制限抵抗Ｒ（５０２，ρを介 してキャパシタＣ（５０２，、）を充電するために許される時間期間である。

もし時間差期間が短すぎれば、キャパシタＣは振幅検知器５０７ａ上にセットさ れているしきい値を越えるのに十分な振幅に到達するほど速く充電することがで きないので、検知器５０７ケからの出力信号は生じない。

“フェイル遅延”ユニット６３０ｆを用いる自己テストの場合におけるように、 パルス幅は第２Ａ図において振幅検知器５０７ｂに見られるように、振幅検知器 ５０７ａが応答し得る振幅に到達するのに十分な長さの充電時間をキャパシタＣ に与えるのに十分なだけ幅広い。この場合、振幅検知器５０７．が働いてＲＳラ ッチ５０８ｂ　（第１Ｂ図と第２Ｂ図）をセットし、その後に出力信号は第３図 の入力Ｗへ送られる。

第２Ａ図と第２Ｂ図は一体となる図面を与えることが認識されよう。第２Ａ図の 右側の余白は第２Ｂ図の左側の余白と一致し、そのシステムの比較信号動作を図 解する完全な図面を形成する。

これらの図においてわかるように、どのように装置システムＡと装置システムＢ からの任意の２つの類似のライン間において比較がなされるかを図解している。

比較がなされるべき類似のラインの数に依存して、システムにおいて用いられる 数″ｎ″′の同様な回路が確立される。

第２Ａ図の左端のコラムに見られるように、システムＡとシステムＢからの類似 の信号間に時間差が示されており、それらの信号は排他的ＯＲゲート５０２４． ５０２）、５０２ｃ、および５０２ｔへのＡと８の入力へ供給される。

たとえば第２Ａ図において、排他的ＯＲゲート５０２ａへの入力Ａと８を比較し て、装置ＦＡからの信号は装置Ｂからの基準信号と比較し得ることがわかり、信 号Ａの立ち上がりエツジと信号Ａの立ち下がりエツジは基準８信号の立ち上がり エツジと立ち下がりエツジとの範囲内にあることが認識されよう、したがって、 排他的ＯＲゲート５０２シの出力は、時間Ｔ０の第１のパルスと時間Ｔ、で終わ る後のパルスを与える。これらは“ディジタル差”信号と呼ぶことができ、これ らはキャパシタＣ（５０２４ｃ）を充電するために抵抗Ｒ（５０２，、）へ通さ れる。たとえば、振幅検知器５０７ａは２１．３ボルトのしきい電圧を必要とす るようにセットされている。そしてこの場合、ＴｏでスタートするパルスとＴ、 で終了するパルス間の間隔は必要な２゜３ボルトの最小電圧まで発展するには不 十分であって、出力信号は振幅検知器５０７Ｌから発生されず、したがって電圧 出力信号がＲＳランチ５０Ｂ、（第２Ｂ図）から生ぜず、そしてＷａの出力ライ ン（第２Ｂ図）はエラー信号を知らせることなくスキューが“許容し得る”こと を示す。

ここで、第２Ａ図の排他的ＯＲゲート５０２トを参照して、システム装置Ａから の信号はシステムＢからの基準信号の立ち上がりエツジから成る時間だけ遅れて 生じる立ちＢの立ち下がりエツジは成る時間遅れ（スキュー）を伴なう、この結 果、排他的ＯＲゲート５０２）からの出力は２゜３ボルトより大きな振幅を生じ るようにＲＣ回路を十分に充電し、その電圧は振幅検知器５０７Ｉ、をトリガし てＲＳラッチ５０８ｂが出力Ｗ、（第２Ｂ図）でエラー信号または“許容できな い”スキューを知らせる出力電圧を生じるようにさせる。同様に、排他的ＯＲゲ ート５０２ｃと５０２ｃＬにおいて、イベント発生または“スキュー”における 差は振幅検知！１５−０７Ｃと５０７ｃＬをトリガするように十分に充電される ようなものであって、それらの検知器は次に５０８ｃと５０８艮のラッチングを 生じ、そして非許容スキューを示すエラー信号出力をラインＷｅとＷに上に生じ ることがわかる。

第２Ａ図において、第２のコラムは２つの信号間の“スキュー”の結果である“ ディ・ジタル差出力”を示し、第３のコラムはキャパシタＣ上に充電されたチャ ージを示す“アナログ差ランプ”と名付けられている。キャパシタＣ上のチャー ジは、Ｃの値に依存するとともに関係するパルス幅に加えて抵抗Ｒの値にも依存 する。

この好ましい実施例において、エラー信号を生じるように振幅検知器５０７を差 動させるためにキャパシタＣ上にラー信号または“非許容”スキューがトリガさ れる時とトリガされない時を選択する能力の部分である。

好ましい実施例において、キャパシタＣの値はすべての比較回路におけるすべて のキャパシタＣに関して標準的な基準値（±１％）に緒持される。しかし、抵抗 Ｒの値は可変に形成されていてｎ回路の各々において調節することができ、この 値は第２Ａ図のコラム２に示された任意の与えられたディジタル差信号に関して キャパシタＣ上のチャージを支配する。

たとえば、もしシステム装置１Ａがらのライン信号の主バス（Ｍバス）の組が標 準的な基準システム装置ＢのＭバス信号と比較されるべきであれば、Ｒ値は１１ ００Ωに設定され得る。そしてこれはそれら２つのシステム（システムＡとシス テムＢからの類似の信号ライン）間のスキューが１００ナノ秒まで°“無エラー ”として通されることを許す。

バスは“エラー”として特定化されることが望ましくない多数のスイッチングト ランジスタを有しているので、これは必要とされないニオ−信号なしにこれらの 信号を通すために広いスキュー窓を許容する。

たとえば、もしストアードロジック制御と呼ばれるもう１つのユニットを備えた スキューコンパレータシステムを用いることが望まれかつそのストアード０シツ ク１１ｍは許容し得るスキューが４００ナノ秒またはそれ以下であることを必要 とするならば、この場合における抵抗Ｒの値は３６０Ωにセットされよう。この ようにして、フンパレータ回路は、チェックアウト目的のために類似するライン の任意のベアを取扱うように最適化されて調節され得る。

第２Ａ図と第２Ｂ図において、ｂ、ｃ、ｄで示された下側の３つの回路は、エラ ーまたは異常として示される“スキュー差”を示す、ＲＳラッチ５０８はエラー が起こる非常に早いときにセットされ、そして外部モジュール（１０ＭＧモジュ ール２００）がＲＳエラーラッチをリセットするまでその状態にセットされて留 まる。任意のまたはすべてのエラーラッチ（第２Ｂ図の５０８）の出力は外部モ ジュール（ＩＯＭＧモジュール２００）へのラインをトリガし、その外部モジュ ールは次にそれ自身のエラー取扱いルーチンを始動し、それらのルーチンはディ スプレイ上に示すためまたはデータをプリントアウトするために有用であり、そ のデータはエラーが起こったことを読出して理解することができるオペレータに 利用され得る。すなわち、第４図の各比較カードは、外部ユニット（ＩＯＭＧモ ジュール２００）へ接続されたそれ自身の特定のエラーラインを有している。

第３図において、実際に０回複製される回路または１３の比較カード（第４図） の各々に関して１度複製される回路が図解されている。

第３図を参照して、種々の出力ラインＸａ、Ｙ、、Ｚ。

およびＷ４　（それらは第１Ｂ図に示された出力ラインである）はソース選択マ ルチプレクサ５８０へ入力として向けられる。実際には、比較カードの各１つ上 の２５または２６ピツトのデータのために、１３のそのようなソース選択マルチ プレクサ（５８０，）が存在する。

第３図でわかるように、マルチプレクサ５８０への選択Ａと選択Ｂのラインは、 システム装［Ａからの×４データ。

システムｌ１ｌＢからのＹ、システムデータ、またはマスクレジスタの各々の２ 出力に関して“ｎ″数のＲＳエラーラッチ５０８（第１Ａ図、第２Ｂ因）のため のソース選択を行ない、それによってソース選択マルチプレクサ５８０は出力バ ッフ７５８１への出力を生じる。選択Ａと選択Ｂのための信号は、入出力メイン テナンスＩＩＪｔｌモジュール、特にその中のモジュールスイッチレジスタとし て知られる外部モジュールから生じる。

第３図において、出力バッフ７５８１はデータ内容（それはマルチプレクサ５８ ０によって選択された）をコンパレータアウトバスＣ０ＵＴ　Ｂｕｓ　５００ｃ 。上に置く。

任意の１クロック期間において、１３のコンパレータカードのうちのただ１つだ けがコンパレータ出力バス５００ｃＯをドライブするために選択され得る。なぜ ならば、このバスはすべての比較カードによって共用されているからである。コ ンパレータ出力バス上のデータは、分析のためにメインテナンスプロセッサｌ０ ＭＧ２００へ運ばれ得る。

再び第３図を参照して、ＲＳエラーラッチ５ｏ８．からのＷ、ラインｃ−ｗ、　 、　ｗｂ　、　ｗ、　、　ｗｃＬなど）上の出力はエラーラインデコーダ５９０ へも送られる。その回路はシステムＡとシステムＢからの類似のラインの各ベア のために“ｎ”数のこれらのデコーダを含む。各比較カードは情報出力としての “任意エラー”または“全エラー”に関してチェックする。

“全エラー”のラインは“フェイル遅延”テストの間の状態を検知するために自 己テストルーチンを感知するように用いられ、１３のスキューコンパレータの各 々はシステムが適当に動作していることを示すためにエラー信号を示さなければ ならない。

“任意エラー”のラインは通常の動作において許容し得ないスキューの検知（エ ラー信号）を示すために用いられる。

“全エラー”のラインはトリステート選択可能であって、“任意エラー”の信号 はエラー報告のために各比較カードから外部モジュール（１０ＭＣ２００）への 個別のラインを有している。

ＲＳエラーラッチ５０８．がセットされたときを知ることは必ずしも重要ではな いことが認識されよう。これは、１３の比較カードからの“任意エラー”のライ ンが外部モジュール（１０ＭＣ２００）内へ１つにＯＲされるからである。この ＯＲされた信号はエラー検知のために用いられ、そして技術者・オ゛ベレータに よる観察のためのテスト点へ送られる。

すなわち、フＩイリングループの間に、モニタしている技術者はオシロスコープ でそのエラーラインを見つけることができ、実際の異常時間をテストされている ロジックへ関係付けることができる。ｌ０ＭＧ２００は技術者がオシロスコープ を接続することができる“パドル”を有している。

第４図ＬＪ５いＴ、ＣＩババスｏｏｃ１とｃｏババスｏ。

ｃｏの経路が示されている。また、ＨＧＭＳＩＭＩで示されたモジュール内にあ るアイソレーションカードも示されており、それはコンパレータインバスとコン パレータアウトバスのためのアイソレーションとして働き、これらのバスをデー タバス３４から隔離する。

また、命令バス（１バス）アイソレーションとコンパレータモジュールのために 与えられる雑制御も存在する。

コンパレータ入力ＣＩバス５００ｃ＋−は１３ピット広さであり、１３の個別の 比較カード上の１３のマスクフリップフロップにサービスする。さらに、このＣ Ｉババス、ＨＧＭＳＩＭＩ２と３のモジュールのアイソレーションカードによる メインテナンスとパラメータの初期設定のために用いられる。

コンパレータ出力バス５００．。は２６ピツト幅であり、１３の選択された比較 カードの任意の１つからの出力をＤバス３４上にインターフェイスする。４つの ソース選択の１つはトリステート制御ロジック５８１を介してなされて、第３図 に見られるコンパレータアウトバス５００ｃｏへ送られる。

前述のＨＧＭＳＩＭＩ（グローバルメモリーシミュレーションカード６０５）に おいて、コンパレータ出力バス５００ｅｏはＤバス３４であるデータバスをドラ イブするために選択され得る３つのソースの１つである。Ｄバス３４をドライブ するための他の２つのソースは第４図に示されたＬＩＴＥＲＡＬレジスタまたは アイソレーションカードユニット６０５上のグローバルメモリシミュレータであ る。

スキュー比較のための調節可能なシステムの特定の実施例が説明されたが、本発 明の概念の他の変更も実施し得ることが理解され、本発明は以下の請求の範囲に よって規定されるべきと考えられる。

ＦＩＧ、ｌＡ。

票 国際調査報告

Claims (10)

【特許請求の範囲】
1. １．２つのディジタル信号を比較するためのスキュー比較回路であって、前記比 較回路は、 （ａ）第１と第２のディジタル入力信号の立ち上がりエッジと立ち下がりエッジ の間の時間差を表わすディジタル差出力信号を生じるために前記第１と第２のデ ィジタル入力信号を受取るためのゲート手段と、（ｂ）前記ディジタル差出力信 号を受取って、前記ディジタル差出力信号が予めセットされた値を越えるときに 出力エラー信号を生じるための感知手段と、（ｃ）前記第１と第２のディジタル 入力信号を前記ゲート手段へクロックするための共通クロック手段とを備えたこ とを特徴とするスキュー比較回路。
2. ２．前記ゲート手段は排他的ＯＲゲートを含むことを特徴とする請求の範囲第２ 項記載のスキュー比較回路。
3. ３．前記感知手段は、 （ａ）前記ディジタル差出力信号をアナログ信号に変換するための変換手段を含 むことを特徴とする請求の範囲第２項記載のスキュー比較回路。
4. ４．前記変換手段は、 （ａ）前記アナログ信号の振幅を制御するための調節可能なＲＣ回路手段を含む ことを特徴とする請求の範囲第３項記載の比較回路。
5. ５．前記比較回路は、 （ａ）前記アナログ信号がブリセットされた電圧値を越えるときを感知するため に前記アナログ信号を受取るように接続された検知手段を備えたことを特徴とす る請求の範囲第４項記載の比較回路。
6. ６．前記検知手段は、 （ａ）前記アナログ信号の電圧値が前記ブリセットされた電圧値を越えるときに エラー電圧出力信号を能動化する手段を含むことを特徴とする請求の範囲第５項 記載の比較回路。
7. ７．２つのディジタル信号を比較するためのスキュー比較回路であって、前記比 較回路は、 （ａ）第１と第２のディジタル信号を受取るためのバッファ手段を備え、前記信 号は共通クロック手段からクロックされ、前記ディジタル信号の各々は同じまた は異なったときに低・高レベルと高・低レベルの遷移イベントを有し、 前記比較回路はさらに、 （ｂ）前記第１と第２のディジタル信号がアリセットされた正常値からずれるこ ときを感知するための手段を備え、前記感知する手段は、 （ｂ１）前記第１と第２のディジタル信号を前記第１と第２のディジタル信号間 の遷移イベントにおける時間差を表わすディジタル差信号へ変換する手段と、｛ ｂ２）振幅検知手段への出力のために前記ディジタル差信号をアナログ信号へ変 換するディジタルアナログ変換のための手段と、 （ｂ３）前記アナログ信号の振幅を感知するための振幅検知手段とを含み、前記 振幅検知手段は、（ｂ３ａ）前記アナログ信号の振幅がセットされたしきい値を 越えるときに出力信号を生じるように働くしきい値感知手段を含み、 前記比較回路はさらに、 （ｃ）前記第１と第２のディジタル信号をクロックするための共通クロック手段 を備えたことを特徴とするスキュー比較回路。
8. ８．前記ディジタルアナログ変換のための手段は、（ａ）前記アナログ信号の振 幅と持続時間を調節するための調節可能な抵抗と容量の手段を含むことを特徴と する請求の範囲第７項記載のスキュー比較回路。
9. ９．前記振幅検知手段は、 （ａ）しきい電圧値を有するシュミットトリガ回路手段を含み、それによって前 記アナログ信号が前記しきい電圧値を越えない限り出力信号が発生されず、前記 出力信号は前記アナログ信号が前記しきい電圧値を越える各時に遷移を有するデ ィジタル信号の形態をとることを特徴とする請求の範囲第８項記載の回路。
10. １０．前記回路は （ａ）前記シュミットトリが回路の出力を受取るように接続されていて、前記第 １と第２のディジタル信号の立ち上がりと立ち下がりのエッジ間のスキューがブ リセットされた許容限度を越えるときに出力エラー信号をセットするように働く ラッチ手段を含むことを特徴とする請求の範囲第９項記載の回路。