JPH01502534A - ３―状態回路試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の名称　＝　３−状態回路試験装置発明の分野 この発明は、回路試験装置、とくに３−状態又は高インピーダンス（Ｈｉ　−Ｚ ）条件を含む３−状態動作におけるゲートのようなものの回路試験用手段に関す る。

発明の背景 ３−状態動作は、電子回路設計では一般化しつつある。

この種の回路は、３つの可能状態：論理１状態、論理０状態および３−状態又は ）（ｉ　−Ｚ条件として知られている高インピーダンス状態のうちの１つの状態 で動作される。つまり、回路が示した３つの可能状態で正しく動作されるかどう かを判断するためにゲートのような回路を試験することが通常必要である。た（ さんの３−状態要素を迅速で正確に自動試験装置（ＡＴＥ）で検査する必要があ る。自動試験装置は、試験中のユニット（ｕｎｉｔ　ｕｎｄｅＢｏｉｎｇ　ｔｅ ｓｔ　：ｔｉｌｌτ）により多数のゲートを試験する。ＡＴＥはｔＪＵＴにより ゲートの３−状態試験又は他のデジタル回路の３−状態試験を行うために必要な レベルを作り出せるように通常はプログラムされている。

従来技術の簡単な説明 第１図はゲート１０のようなデバイスの３−状態条件をＴ１２は多くのこの種の ゲートと前記ゲートを検査するために必要なたくさんの種類のデジタルレベルを 含んでいる。

これらのデジタルレベルは、ＡＴＥ１４により通常発生される。特に、ＡＴＥ内 では１６のような多数のデジタル・ワード・ジェネレータ（ＤＷＧ）がある。こ の各ＤＷＧはＵＵＴ内の１０のようなあるゲートに対して信号を発生する。

従来技術によれば、ＤＷＧｌ６はゲート１０の入力１８につながれ、信号を発生 する。この入力は論理ルベルと論理０レベルのパターンを含む。もしゲートが正 しく動作していると、論理レベルのパターンが出力２８で発生する。

出力２８はメモリにつなぐことができる。ＤＷＧｌ　６からきた入力ワードと記 録されたメモリワードと比較することにより、整合がとれたときにゲート１０の 望ましい試験を行える。もし整合がとれないと、ゲート１０は欠陥と決められる 。

３−状態条件にまでゲート１０の試験を拡大するために、使用可能信号がＡＴＥ １４により発生しゲート１０に入力される。これにより、ゲート１０の出力は高 出力インピーダンスとなる。したがって、ゲート１０の高出力インピーダンスに より電流が抵抗２４を介して流れないので、ポイント２６の直流バイアス電圧は 接続ポイント２２に印加される。たとえば、もしポイント２６のバイアス電圧が ５ボルトになると、同じ５ボルトの電圧が接続ポイント２２に生じるべきである 。しかし、もしゲート出力が論理１条件で“とどまった”としたら、従来技術の 方法では問題が生じる。この場合、ゲートがあたかも適切な３−状態条件になっ たかのように、接続ポイント２２に電圧が誤って生じる。したがって、−従来技 術の方法では、多数のゲートを試験する時にあいまいさが増すのをさけることが できない。

この発明の詳細な説明 この発明は、従来技術の方法のあいまいな試験を防ぐ試験回路である。論理１状 態、論理Ｏ状態および３−状態条件のための試験回路の出力には別々の条件が現 れる。

さらにこの発明は、基準電圧がＡＴＥによりプログラム可能で、それによりゲー トのさまざまな集合体を調整することが可能である。

図面の簡単な説明 この発明の上述の目的と利点は、添付図面を考慮することによりさらに明確に理 解される。

第１図は従来技術の回路の基本ブロック図である。

第２図はデジタル回路の３つの動作条件を試験するためのこの発明の基本ブロッ ク図である。

この発明の詳細な説明 第２図に示すゲート１０、入力１８および使用可能信号（ｅｎａｂｌｅ　１ｎｐ ｕｔ）　２０は、第１図で上述したものと同じである。

二の発明が第１図に示す従来技術の回路と変ったところは、ポイント３２と３６ の２つの基準直流バイアス電圧を含むことである。ポイント３２と３６は接続ポ イント２２に対してそれぞれ整合抵抗３０と３４を介して接続されている。論理 Ｉ＝４Ｖの図示の論理電圧および論理０＝０゜２ｖの論理電圧であり、しかも高 基準電圧と低基準電圧がそれぞれ２．８ｖと０．８ｖの図示の直流基準バイアス 電圧であると、ゲート動作の各３つの論理条件のための独自の比較をコンパレー タ３８と４４により行えることになる。

コンパレータ３８は第１人力４０と第２人力４２を有する。

第１人力４０はポイント３２の直流バイアス電圧に接続されている。第２人力４ ２は接続ポイント２２に接続されている。同様に、コンパレータ４４は第１人力 ４６と第２人力４８を有する。第１人力４６は接続ポイント２２に接続され、第 ２人力４８はバイアス電圧ポイント３６に接続されている。

第２図に示すこの発明の回路動作では、入力１８が、ゲート１０の出力において ４ボルトを示すであろう論理１になっているかまず回路動作を考える。入力４０ が４２の入力より小さいときに、コンパレータ３８の出力５０には論理１が発生 して、それにより出力５０が適切な論理ルベルを保つ。同様に、コンパレータ４ ４の入力４８の電圧が、入力４６より大きいと、それによりコンパレータ４４の 出力５２も論理１の電圧レベルを保つ。コンパレータの出力５０と５２は両方と も論理ルベルを示し、ゲート１０は論理レベル１条件を良好に試験したと決定さ れてしまう。

図面では、入力１８が論理０条件を示すと、つまりゲート１０には出力０．２Ｖ が現れる。コンパレータ３８と４４は両出力５０と５２において論理０条件を呈 していることが判る。これは各コンパレータ３８．４４の第１人力４０と４８が 、コンパレータ３８．４４の第２人力４２と４６の電圧より大きい電圧が与えら れるためである。

いま、３−状態条件における試験を考えると、ゲート１０の出力インピーダンス は、３−状態条件を呈したときに高出力インピーダンスになる。したがって、接 続ポイント２２の電圧は図示の２．８ｖと０．８■の間の中はどになる。この図 示のものでは、この値は１．８ｖである。各コンパレータ３８と４４の第２人力 ４２と４６に現れるこの電圧レベルにより、コンパレータ３８は論理０を生じ、 コンパレータ４４は論理１を生じる。これはコンパレータ３８の第１人力４０は 第２人力４２より電圧が高く、他方コンパレータ４４の第１人力４６は第２人力 ４８より電圧が高いためである。出力５０の論理０の発生と出力５２の論理１の 発生により、ゲート１０の３−状態条件を良好に行える。第１図の場合のように 、出力５０と５２は、３つの論理条件で変化される入力として記憶するためにメ モリにつなげることが可能である。もし先行出力が記憶されれば、ゲート１０は 、３つの論理動作条件全部に統合的に動作されるように決められる。

もちろん、上述のある電圧値は実施例のみに単に選択されたものであることが判 るであろう。上述のことから、この発明は、論理１、論理０および３−状態条件 において、ゲートのようなデジタル回路を迅速かつ正確に試験する能力を提供し ていることが明らかである。

この発明は、当業者が自明な変形例を想到するので、ここで示して述べた実際の 詳細なことがらに限定されるものではないと理解すべきである。

国際調査報告

Claims (1)

1. 【特許請求の範囲】 私が請求するのは、 １．論理１レベルと論理０レベル用信号入力を有する３−状態デジタルデバイス を試験するための回路で、このデバイスは３−状態使用可能信号をも有し、この 試験回路は、第１と第２基準電圧ポイントと、 デバイスの出力につながれた中央接点を有し、さらに各基準電圧ポイントにつな がれた外部の接点を有する電圧分割手段と、 対応の基準電圧ポイントにつながれた第１入力と中央ポイントにつながれた第２ 入力をそれぞれ有する第１と第２コンパレータと、 コンパレータの出力にある各端子手段は、論理０が信号入力に現れると両端子を 論理０レベルにし、論理１が信号入力に現れると両端子を論理１レベルにし、使 用可能信号が３−状態使用可能入力に現れると、１つの端子を論理０にし、他の 端子を論理１にすることと、を備えた試験するための回路。 ２．電圧分割手段は１組の整合抵抗を備える請求項１に記載の構成。 ３．第１基準電圧のアナログ値は論理１レベルのアナログ値より小さく保たれ、 しかも第２基準電圧のアナログ値は、論理０レベルのアナログ値より大きく保た れる請求項１に記載の構成。 ４．第１基準電圧のアナログ値は論理１レベルのアナログ値より小さく保たれ、 しかも第２基準電圧のアナログ値は論理０レベルのアナログ値より大きく保たれ る請求項２に記載の構成。 ５．論理１レベルと論理０レベル用の信号入力を有する３−状態デジタルデバイ スを試験する方法であり、デバイスも３−状態使用可能入力を有し、この方法は 次のようなステップ： 別個のポイントに用いる第１と第２基準電圧を作ることと、 中央基準電圧ポイントを得るためにポイント間で電圧を分割することと、 中央電圧基準電圧ポイントに対してデジタルデバイスの出力をつなぐことと、 最初の瞬間に、第１基準電圧と中央基準電圧ポイントに現れる第１論理レベルの 電圧の間で第１比較をすることと、最初の瞬間に、第２基準電圧と中央基準電圧 ポイントに現れる第１論理レベルの電圧の間で第２比較をすることと、最初の瞬 間に、第１比較と第２比較を比較することにより、デバイスが第１論理レベルで 十分に動作しているかの判断をし、第１比較と第２比較の整合により十分動作し ていることを示すことと、 第２の瞬間に、第１基準電圧と中央基準電圧ポイントに現れる第２論理レベルの 電圧間の第１比較をすることと、第２の瞬間に、第２基準電圧と中央基準電圧ポ イントに現れる第２論理レベルの電圧間の第２比較をすることと、第２の瞬間に 、第１比較と第２比較を比較することによりデバイスが第２論理レベルを用いて 十分に動作しているか判断し、第２論理レベル間の整合により十分動作している ことを示すことと、 第３の瞬間に、３−状態使用可能指令をデバイスに与えしかも第１基準電圧と中 央基準電圧ポイントの基準電圧間の第１の比較を同時にすることと、 第３の瞬間に、第２基準電圧と中央基準電圧ポイントに現れる基準電圧間の第１ 比較をすることと、第３の瞬間に第１と第２比較を比較することにより、デバイ スが３−状態モードで十分に動作しているか判断し、これらの比較の不整合によ り十分動作していることを示すことと、 を備えた試験する方法。