JP3693751B2 - ハイ・インピーダンス検出回路、およびインタフェース回路 - Google Patents
ハイ・インピーダンス検出回路、およびインタフェース回路 Download PDFInfo
- Publication number
- JP3693751B2 JP3693751B2 JP12444096A JP12444096A JP3693751B2 JP 3693751 B2 JP3693751 B2 JP 3693751B2 JP 12444096 A JP12444096 A JP 12444096A JP 12444096 A JP12444096 A JP 12444096A JP 3693751 B2 JP3693751 B2 JP 3693751B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- detection
- signal
- predetermined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、論理回路の出力等に接続されるディジタル回路の所定のノードがハイ・インピーダンスになっていることを検出するためのハイ・インピーダンス検出回路に関するものであり、また、回路接続の有無が判定可能なインタフェース回路に関するものである。
【０００２】
【従来の技術】
論理回路を内部回路として有する半導体集積回路に用いられる従来の入力バッファについて説明する。例えば、図３３はＣＭＯＳゲートによって構成された従来の入力バッファの構成を示す論理図である。この入力バッファ１００は、ＣＭＯＳインバータ１０１，１０２を直列に接続して構成されている。入力バッファ１００の入力端子には所定の論理回路の出力が接続され、入力バッファ１００の出力は内部回路に与えられる。
入力バッファ１００には、図３４（ａ）に示すような波形を持つ信号ＩＮが入力される。信号ＩＮの論理値は、入力バッファ１００の論理しきい値ＶTよりも高く電源電圧Ｖｄｄより低いハイレベル（以下、‘Ｈ’と記す。）か、または論理しきい値ＶTよりも低く接地電圧ＧＮＤより高いローレベル（以下、‘Ｌ’と記す。）かのいずれかである。入力バッファ１００は、入力信号ＩＮを増幅して、図３４（ｂ）に示すような、電源電圧Ｖｄｄかあるいは接地電圧ＧＮＤの間で振れるディジタル信号ＯＵＴを出力する。
【０００３】
以上の入力バッファ１００の動作説明は、入力バッファ１００を駆動する回路が正しく接続されているときのものである。例えば、故障などによって配線が切断され、前段の論理回路の出力と入力バッファ１００の入力端子とが切断されると、入力バッファ１００の入力端子の電圧は不安定になる。一般に、入力バッファ１００の入力端子の電圧はリーク電流がどう流れるかによって決まり、入力バッファ１００の入力端子側の配線から接地へのリークが多ければ接地電圧ＧＮＤに、配線から電源へのリークが多ければ電源電圧Ｖｄｄに落ちつく。ただし、リークは一般には少量であるので、配線自体は、ハイ・インピーダンス（以下、High-Zという。）状態である。
２値信号しか扱わないディジタル回路においても、High-Zを検出することは、インタフェース回路が設けられている装置全体の保守の観点から重要である。しかし、従来の入力バッファ１００にはこれを検知する手段を備えたものは存在しなかった。High-Zを検出できれば、半導体集積回路に故障が発生したことを察知して、しかるべき動作、例えば、故障通報などを行うことが可能になる。
【０００４】
また、例えば、ネットワーク装置のように、多数の入力ポートをサポートする機能を持ち、実際に幾つの入力ポートを使用するかを、準備したインタフェースカードの枚数に応じて選択可能な装置がある。図３５は、このようなネットワーク装置の一種であるパケット変換装置１２０の構成を示す斜視図である。
【０００５】
バックプレーン１２１を介して、複数のインタフェースカード１２４とスイッチカード１２３が接続されている。最大構成時はすべてのコネクタ１２２Ａ，１２２Ｂにインタフェースカードが接続されているが、例えば、２枚のインタフェースカード１２４で十分な場合は、インタフェースカード１２４がコネクタ１２２Ａにのみ接続され、コネクタ１２２Ｂは未使用となる。
この場合、パケット交換装置１２０のインタフェース回路に設けられている未使用のコネクタ１２２Ｂの入力端子はHigh-Zになる。パケット交換装置１２０のインタフェース回路の入力端子がHigh-Zになっているか否かを検出することは、パケット交換装置１２０に何枚のインタフェースカード１２４が接続されているかを知る手段を提供することになる。
【０００６】
また、その他の半導体集積回路の入出力インタフェース回路として、高速化のために、配線に、例えば５０Ωの抵抗を介して終端電圧Ｖｔｔを印加するものがある。典型的な例として、ＥＣＬや、ＨＳＴＬ（High Speed Transceiver Logic）がある。
図３６は、例えば、ＪＥＤＥＣ ＳＴＡＮＤＡＲＤ Ｎｏ．８−６に記載されたＨＳＴＬの出力を受ける入力インタフェース回路の構成を示す回路図である。図３６において、１１０はディジタル回路、１１１はディジタル回路中に設けられた内部回路、１１２はディジタル回路１１０中に設けられディジタル回路１１０の外部と内部回路１１１との間の信号の送受信の仲立ちをするインタフェース回路、１１３はインタフェース回路１１２に設けられディジタル回路１１０に対する外部の回路が接続されるコネクタ、１１４はインタフェース回路１１２に設けられディジタル回路１１０から与えられる終端電圧Ｖｔｔを受ける電圧端子、１１５はコネクタ１１３に接続された非反転入力端子と電圧端子１１４に接続された反転入力端子とコネクタ１１３から入力された信号をバッファして内部回路１１１に出力するための出力端子とを持つ差動増幅回路、Ｒ１０はコネクタ１１３と電源端子１１４の間に接続され５０Ωの抵抗値を有する抵抗である。
これらの高速インタフェース回路において、前述のように未使用の場合にはコネクタ１１３は、High-Zにならず、５０Ωの抵抗Ｒ１０を介して終端電圧Ｖｔｔを供給する配線に接続されることになる。そのため、High-Zを検出してもコネクタ１１３の使用の有無は判定できない。なお、通常、コネクタ１１３に与えられる入力は、Ｖｔｔ±０．４Ｖぐらいの振幅を有している。
【０００７】
【発明が解決しようとする課題】
従来のディジタル回路には、High-Z検出回路が存在せず、ディジタル回路中の所定のノードがHigh-Zになったか否かを検出することができないという問題があった。
【０００８】
また、従来のインタフェース回路は、High-Zを検出する機能を有しておらず、そのため、入力端子が未使用状態であるか否かを判定できないという問題があった。
【０００９】
また、差動増幅回路を入力バッファに持つ従来のインタフェース回路は、入力端子が未使用状態である場合、差動増幅回路の２つの入力端子の電圧が、ともに中間電圧である終端電圧Ｖｔｔになり、等しくなるので、消費電力が増大するという問題があった。
【００１０】
この発明は上記のような問題点を解消するためになされたもので、ディジタル回路中にあって所定のノードのHigh-Zを検出するためのHigh-Z検出回路を提供することを目的としている。また、入力端子が未使用であるか否かを判定することができるインタフェース回路を提供することを目的としており、さらにその判定結果に基づいて差動増幅回路の動作を制御することにより消費電力を削減することを目的としている。
【００１１】
【課題を解決するための手段】
第１の発明に係るハイ・インピーダンス検出回路は、所定の論理回路の出力を受けて閉路になっているときのハイレベルおよびローレベル、並びに開路のインピーダンスを呈するハイ・インピーダンスのいずれかになる所定のノードに接続され、前記所定のノードがハイ・インピーダンスになったことを検出するハイ・インピーダンス検出回路であって、前記所定のノードの状態が保持される期間において、前記所定のノードの論理値を検出する第１の検出手段と、前記ハイレベルを与える第１の電圧および前記ローレベルを与える第２の電圧のうち前記第１の検出手段における検出結果とは逆の論理値を与える電圧を前記所定のノードに印加する電圧印加手段と、前記電圧印加手段による電圧の印加を解除して前記所定のノードを前記所定の論理回路が再駆動可能な状態にする電圧印加解除手段と、電圧印加解除後に、前記所定のノードの論理値を検出する第２の検出手段と、前記第１および第２の検出手段の検出結果に基づいて前記所定のノードのハイ・インピーダンスの判定を行う判定手段とを備えて構成される。
【００１２】
第２の発明に係るハイ・インピーダンス検出回路は、第１の発明のハイ・インピーダンス検出回路において、前記電圧印加手段および電圧印加解除手段は、前記第１の電圧を与えるノードと前記所定のノードの間に直列に接続され、それぞれ第１の制御信号および第２の制御信号に応じてオンオフする第１のスイッチング素子および第２のスイッチング素子と、前記第２の電圧を与えるノードと前記所定のノードの間に直列に接続され、それぞれ第３の制御信号および第４の制御信号に応じてオンオフする第３のスイッチング素子および第４のスイッチング素子とを含み、前記第１および第３のスイッチング素子は、前記第１の検出手段の検出結果に応じた前記第１および第３の制御信号によって、いずれか一方がオン状態となり、前記第２および第４のスイッチング素子は、前記第２の制御信号と前記第４の制御信号に応答して、前記所定のノードに電圧を印加する期間だけいずれもオンすることを特徴とする。
【００１３】
第３の発明に係るハイ・インピーダンス検出回路は、第１の発明のハイ・インピーダンス検出回路において、前記電圧印加手段は、前記第１の電圧が与えられる一方端子、前記所定のノードに接続された他方端子、および制御端子を持ち、該制御端子に与えられる第１の制御信号に応答しオンオフする第１のスイッチング素子と、前記第２の電圧が与えられる一方端子、前記所定のノードに接続された他方端子、および制御端子を持ち、該制御端子に与えられる第２の制御信号に応答してオンオフする第２のスイッチング素子とを含み、前記電圧印加解除手段は、前記第１および第２のスイッチング素子がオンし得る期間をそれぞれ指示する第３および第４の制御信号を出力し、前記第１の検出手段は、前記所定のノードの論理値に応じて前記第１または第２のスイッチング素子の一方がオンすることを許可する第５の制御信号を出力し、前記第１の制御信号は前記第３の制御信号と前記第５の制御信号の論理演算を行うことによって生成され、前記第２の制御信号は前記第４の制御信号と前記第５の制御信号の論理演算を行うことによって生成されることを特徴とする。
【００１４】
第４の発明に係るハイ・インピーダンス検出回路は、第１ないし第３の発明のハイ・インピーダンス検出回路において、前記第１の検出手段と前記第２の検出手段は、前記所定のノードに接続された入力端子、および該入力端子に入力された信号と同じ論理値を持つ信号を出力するための出力端子を持つバッファ手段と、前記バッファ手段の前記出力端子に接続された入力端子、出力端子、および切換信号が与えられる制御端子を持つ第５のスイッチング素子とを含み、前記電圧印加手段が前記所定のノードに電圧の印加を開始する前に前記第５のスイッチング素子を前記切換信号により非導通状態にし、前記第５のスイッチング素子の前記入力端子から前記第２の検出手段の検出結果を出力するとともに前記第５のスイッチング素子の前記出力端子から前記第１の検出手段の検出結果を出力することを特徴とする。
【００１５】
第５の発明に係るハイ・インピーダンス検出回路は、第１ないし第４の発明のいずれかのハイ・インピーダンス検出回路において、前記所定のノードと前記所定の論理回路との間に設けられ、前記電圧印加手段が前記所定のノードに電圧の印加を開始する前に、前記所定のノードと前記所定の論理回路の出力とを電気的に遮断し、前記電圧印加解除手段が電圧の印加を解除した後に前記所定のノードと前記所定の論理回路を電気的に接続する開閉手段をさらに備えて構成される。
【００１６】
第６の発明に係るハイ・インピーダンス検出回路は、第１ないし第３の発明のハイ・インピーダンス検出回路において、前記所定の論理回路は、切換信号によってその出力がハイ・インピーダンスになる、前記所定のノードに接続された出力回路を含み、前記電圧印加手段は、前記出力回路の出力がハイ・インピーダンスとなっているときに、前記切換信号に応答して前記所定のノードに電圧を印加することを特徴とする。
【００１８】
第７の発明に係るインタフェース回路は、第１の回路と第２の回路との間に設けられ、前記第１の回路から前記第２の回路に送られるディジタル信号の送受信の仲立ちをするインタフェース回路であって、前記第１の回路を接続するためのコネクタ手段と、前記コネクタ手段が開路のインピーダンスであるハイ・インピーダンスになっているか否かを検出して前記第２の回路に向けて通知するハイ・インピーダンス検出回路とを備えて構成される。
さらに、前記ハイ・インピーダンス検出回路の検出結果に基づいて、所定の時期に前記コネクタ手段が使用されているか否かを判定してその判定結果を前記第２の回路に通知し、リセット信号が与えられたときに再度判定を行い判定結果を前記第２の回路に通知する判定回路をさらに備えて構成される。
【００１９】
第８の発明に係るインタフェース回路は、第１の回路と第２の回路との間に設けられ、前記第１の回路から前記第２の回路に送られるディジタル信号の送受信の仲立ちをするインタフェース回路であって、前記第１の回路を接続するためのコネクタ手段と、前記コネクタ手段が開路のインピーダンスであるハイ・インピーダンスになっているか否かを検出して前記第２の回路に向けて通知するハイ・インピーダンス検出回路とを備えて構成される。
さらに、前記ハイ・インピーダンス検出回路の検出結果に基づいて、前記コネクタ手段が使用されているか否かを判定してその判定結果を前記第２の回路に通知する判定回路をさらに備え、前記ハイ・インピーダンス回路および前記判定回路は、前記コネクタ手段のハイ・インピーダンスを常に監視するように設定されていることを特徴とする。
【００２０】
第９の発明に係るインタフェース回路は、未使用時にはハイレベルおよびローレベルのいずれの論理レベルにも属さない中間レベルの電圧が与えられ、所定の回路を接続するためのコネクタ手段と、前記コネクタ手段と前記所定の回路との間に設けられ、前記コネクタ手段に接続された一方入力と前記中間レベルの電圧が与えられる他方入力を持つ差動増幅回路と、前記コネクタ手段の電圧が前記中間レベルになっているか否かを検出する中間電圧検出回路と、前記中間電圧検出回路の検出結果に基づいて、前記コネクタ手段が使用されているか否かを判定してその判定結果を前記所定の回路に通知する判定回路とを備え、前記差動増幅回路は、前記判定回路の判定結果に基づいてオンオフ制御されることを特徴とする。
【００２１】
第１０の発明に係るインタフェース回路は、第９の発明のインタフェース回において、前記判定回路は、前記所定の回路の出力を変化させるタイミングを与えるクロックの２周期分以上の所定の期間中ずっと前記中間電圧検出回路から前記中間レベルの電圧が検出されたことを示す検出結果が与えられたときに、前記コネクタ手段が使用されていると判定することを特徴とする。
【００２２】
【発明の実施の形態】
実施の形態１．
以下この発明の実施の形態１によるHigh-Z検出回路を図１ないし図８を用いて説明する。図１はこの発明の実施の形態１によるHigh-Z検出回路の構成を示す概念図である。このHigh-Z検出回路は、ディジタル回路中に設けられている。
図１において、１は例えばディジタル回路中に設けられる論理回路、２は論理回路１により駆動されるノード、３はノード２の信号値が保持される期間においてノード２の論理値を検出する第１の検出手段、４は電源電圧Ｖｄｄおよび接地電圧ＧＮＤのうち第１の検出手段３における検出結果とは逆の論理値を与える電圧を印加するための電圧印加手段、５は電圧印加手段４がノード２に電圧を印加するのを解除してノード２の状態を論理回路１が再駆動可能な状態にする電圧印加解除手段、６は電圧印加解除後にノード２の論理値を検出する第２の検出手段、７は第１および第２の検出手段３，６の検出結果に基づいてHigh-Zの判定を行う判定手段、８は論理回路１に供給されるクロックＣＬＫからHigh-Z検出回路を動作させるためのクロックＣＬＫ´を生成する内部クロック生成手段である。
【００２３】
なお、図１に示したHigh-Z検出回路では、第１および第２の検出手段３，６並びに電圧印加解除手段５に内部クロックＣＬＫ´が供給されてる。しかし、High-Z検出回路の態様は、このような構成に限られるものではなく、High-Z検出回路を構成している各手段１〜７が論理回路１の出力信号の変化に応じて適切に動作するのであれば、内部クロックＣＬＫ´が、どの手段に供給されていてもよい。
【００２４】
また、各手段３〜７は、他のどの手段の動作タイミングに基づいて自己の動作タイミングを決定してもよく、High-Z検出が可能になるタイミングの決定を行える構成は図１の構成に限定されるものではない。
【００２５】
図２は、論理回路１の出力段に設けられてノード２を駆動するためのトライステートバッファの構成を示す回路図である。図２のトランジスタＱ１，Ｑ２は、電源電圧Ｖｄｄと接地電圧ＧＮＤの供給を受けて動作するＣＭＯＳインバータを構成する。トランジスタＱ１，Ｑ２のゲートには、インバータＩｎ１の出力端子が接続される。トランジスタＱ１のソースにはトランジスタＱ３を介して電源電圧Ｖｄｄが供給されており、トランジスタＱ３のゲートにはインバータＩｎ２から制御信号ＴＲＩの反転信号が与えられる。トランジスタＱ２のソースはトランジスタＱ４を介して接地電圧ＧＮＤが供給されており、トランジスタＱ４のゲートには制御信号ＴＲＩが与えられる。
そして、制御信号ＴＲＩが‘Ｈ’の時、ノード２は、図２のトライステートバッファによって電源に接続され、あるいは接地される。この時、ノード２に出力される信号ＯＵＴは、インバータＩｎ１の入力端子に入力する信号ＩＮと同じ論理値を持つ。制御信号ＴＲＩが‘Ｌ’の時、ノード２はHigh-Zになる。
【００２６】
図３は、図１のHigh-Z検出回路の具体的構成の一態様を示す回路図である。図３において、１０は図１の第１および第２の検出手段３，６の働きを兼ねる電圧検出手段であり、その他の図１と同一符号のものは図１の同一符号部分に相当する部分である。なお、図３においては、図１で示した内部クロック発生手段８の記載を省略している。内部クロックＣＬＫ´、つまり信号Ｎは、クロックＣＬＫを逓倍するなどして簡単に生成できる。
【００２７】
電圧検出手段１０には、ノード２に接続された入力端子と該入力端子の信号値を増幅して出力するための出力端子を有するバッファＢｕ１、バッファＢｕ１の出力端子に接続されたトランスファゲートＴｒ１、およびトランスファゲートＴｒ１に信号Ｎの反転信号バーＮを供給するインバータＩｎ３が含まれる。トランスファゲートＴｒ１は、信号Ｎが‘Ｈ’の時に導通状態となり、その入力端子に与えられるバッファＢｕ１の出力端子の電圧をトランスファゲートＴｒ１の出力端子側へ伝達する。バッファＢｕ１は、ノード２の電圧がいずれかの論理値になっているため、ノード２の信号Ｐをバッファするとともに電圧を増幅してトランスファゲートＴｒ１の入力端子をほぼ電源電圧Ｖｄｄあるいは接地電圧ＧＮＤにする。バッファＢｕ１の出力が第２の検出回路の出力に相当し、トランスファゲートＴｒ１の出力が第１の検出回路の出力に相当するため、構成が簡単化される。
電圧印加手段４には、ドレインとトランスファゲートＴｒ１の出力端子に接続されたゲートと電源電圧Ｖｄｄが与えられるソースとを持つＰチャネルＭＯＳトランジスタＱ５、およびドレインとトランスファゲートＴｒ１の出力端子に接続されたゲートと接地電圧ＧＮＤが与えられるソースとを持つＮチャネルＭＯＳトランジスタＱ６が含まれる。
【００２８】
電圧印加解除手段５には、クロックＣＬＫ´を時間ｄｔ１だけ遅延させる遅延素子Ｄｅ１、遅延素子Ｄｅ１によって遅延したクロックＣＬＫ´をさらに時間ｄｔ２だけ遅延させる遅延素子Ｄｅ２、遅延素子Ｄｅ２の出力を反転させるインバータＩｎ４、インバータＩｎ４の出力と遅延素子Ｄｅ１の出力との論理和の否定を出力するＮＯＲゲートＮｏｒ１、ＮＯＲゲートＮｏｒ１の出力を反転するインバータＩｎ５、トランジスタＱ５のドレインに接続されたソースとノード２に接続されたドレインとインバータＩｎ５の出力信号バーＭを受けるゲートとを持つＰチャネルＭＯＳトランジスタＱ７、およびトランジスタＱ６のドレインに接続されたソースとノード２に接続されたドレインとＮＯＲゲートＮｏｒ１の出力信号Ｍを受けるゲートとを持つＮチャネルＭＯＳトランジスタＱ８が含まれる。
判定手段７には、バッファＢｕ１の出力とトランスファゲートＴｒ１によって伝達された信号との排他的論理和を出力するＸＯＲゲートＥｘ１が含まれる。
【００２９】
以上のように、電源電圧Ｖｄｄを与えるノードとノード２の間に直列に接続されたトランジスタＱ５，Ｑ７および接地電圧ＧＮＤを与えるノードとノード２との間に直列に接続されたトランジスタＱ６，Ｑ８によって、電圧の印加および電圧印加の解除を行うため、High-Z検出回路の構成が簡単で、高速な動作が可能である。
【００３０】
次に、図４および図５のタイミングチャートを用いて、図３に示したHigh-Z検出回路の動作を説明する。ここで、信号ＲはＸＯＲゲートＥｘ１の出力信号であり、信号ＱはトランスファゲートＴｒ１が伝達する信号であり、信号Ｐはノード２に伝達された信号である。
【００３１】
期間ｔ０は、論理回路１によってノード２が駆動された後、ノード２の信号が安定している期間で最初におとずれる期間である。期間ｔ０において、ノード２がHigh-Zであっても、ノード２は、リーク電流によって‘Ｈ’もしくは‘Ｌ’のいずれかの値を持つ。この時、信号Ｎが‘Ｈ’であるため、トランスファゲートＴｒ１の出力端子は、ノード２の論理値に応じて電源電圧Ｖｄｄあるいは接地電圧ＧＮＤになるようにバッファＢｕ１から電荷の供給を受ける。期間ｔ０の間、信号Ｍが‘Ｌ’であるため、トランジスタＱ７，Ｑ８はオフ状態にある。
期間ｔ０に続く期間ｔ１〜期間ｔ３もノード２の信号が安定している期間である。期間ｔ１において、信号Ｎが‘Ｈ’から‘Ｌ’に変化すると、トランスファゲートＴｒ１が非導通状態となり、期間ｔ０の時における信号Ｑの値が保持される。つまり、期間ｔ１，ｔ２における信号Ｑは、第１の検出手段がノード２の論理値として検出した結果ということになる。なお、トランスファゲートＴｒ１の出力端子には寄生容量があるため、その電圧は保持される。
電圧印加手段４を構成しているトランジスタＱ５，Ｑ６は、信号Ｑに応じて、いずれか一方がオン状態となる。すなわち、図４に示すように、期間ｔ０において、信号Ｐが‘Ｌ’であれば、トランジスタＱ５がオン状態となり、図５に示すように、信号Ｐが‘Ｈ’であれば、トランジスタＱ６がオン状態となる。
【００３２】
遅延素子Ｄｅ１によって、信号Ｎが‘Ｈ’から‘Ｌ’に変化するタイミングから時間ｄｔ１だけ遅延して、信号Ｍは‘Ｌ’から‘Ｈ’に変化する。そのため、トランジスタＱ７，Ｑ８がオン状態となる。換言すれば、この時、電圧印加解除手段５が電圧印加手段４にノード２への電圧の印加を許可していることになる。
信号Ｍが‘Ｈ’に変化してから時間ｄｔ２だけ遅れて、つまり、期間ｔ１の終了（期間ｔ２の始まり）において、信号Ｍは‘Ｈ’から‘Ｌ’に変化する。信号Ｍのこの変化によって、トランジスタＱ７，Ｑ８がオフする。つまり、電圧印加解除手段５が、電圧印加手段４の電圧の印加を解除する。
【００３３】
電圧の印加が解除されると、論理回路１によって再びノード２が駆動されるため、論理回路１によりノード２がHigh-Zになっていなければ、期間ｔ０におけるノード２の論理値に戻る。
【００３４】
期間ｔ２の始まりから論理回路１がノード２を駆動するのに必要な時間が経過した後、バッファＢｕ１が出力するのは、第２の検出手段としての検出結果である。この時にＸＯＲゲートＥｘ１が出力する、バッファＢｕ１の出力と信号Ｑの排他的論理和が、判定手段７におけるHigh-Zの判定結果になる。すなわち、この時の信号Ｒの値が‘Ｈ’であれば、論理回路１はノード２をHigh-Zにするような状態となっていることが分かる。信号Ｒの値が‘Ｌ’であれば、信号Ｑの値がそのまま論理回路１の出力と判断される。
期間ｔ３では、信号Ｎが‘Ｌ’に変化して、トランスファゲートＴｒ１が導通状態となる。
期間ｔ０〜ｔ２において信号Ｑが変化していないことからも分かるように、以上のようなHigh-Z検出回路を設けることにより、ディジタル回路中において、論理回路１の後段の回路にHigh-Z検出のためのノード２に対する電圧印加の影響を与えることなく、論理回路１が出力するHigh-Zを検出できる。
【００３５】
なお、上記実施の形態の説明では、論理回路１の駆動能力よりHigh-Z検出回路の駆動能力が大きく、電圧印加手段４によってノード２の論理値が変化する場合について説明したが、論理回路１の駆動能力が大きい場合でも判定を行うことが可能であり、判定結果に影響を与えることはない。
【００３６】
図６は、図１のHigh-Z検出回路の具体的構成の他の態様を示すブロック図である。図６において、１５はノード２の状態を検査判定するための検査判定ブロック、Ｑ９は電源電圧Ｖｄｄを受けるソースとノード２に接続されたドレインと検査判定ブロック１５からの制御信号ＳＣ１を受けるゲートを持ち制御信号ＳＣ１に応答してオンオフ制御されるＰチャネルＭＯＳトランジスタ、Ｑ１０は接地電圧ＧＮＤを受けるソースとノード２に接続されたドレインと検査判定ブロック１５からの制御信号ＳＣ２を受けるゲートを持ち制御信号ＳＣ２に応答してオンオフ制御されるＮチャネルＭＯＳトランジスタである。
【００３７】
検査判定ブロック１５は、図３に示したHigh-Z検出回路の構成とほぼ同じ構成を有する。すなわち、図３のHigh-Z検出回路からトランジスタＱ５〜Ｑ８を除き、信号Ｑと信号バーＭの論理積を制御信号ＳＣ１とし、信号Ｑと信号Ｍの論理積をを制御信号ＳＣ２とすることにより、検査判定ブロック１５が構成できる。図６の検査判定ブロック１５は、２入力ＡＮＤゲート１６，１７を２つ追加して実現している。
以上のように、電源電圧Ｖｄｄを与えるノードとノード２の間に設けられたトランジスタＱ９および接地電圧ＧＮＤを与えるノードとノード２との間に設けられたトランジスタＱ１０によって、電圧の印加および電圧印加の解除を行うため、High-Z検出回路の構成が簡単で、高速な動作が可能である。
【００３８】
評価用ＣＭＯＳトランジスタＱ９，Ｑ１０を図のように接続し、以下に示す手順を踏むことにより、ノード２が‘Ｈ’／‘Ｌ’／High-Zのうちどの状態であるかを検出することが可能となる。図７および図８を用いて検査判定の手順について説明する。
【００３９】
（１）期間ｔ１０において、検査判定ブロック１５は、ノード２における信号Ｐの論理値を検出する。この検出については図３のHigh-Z検出回路と同じであるため説明を省略する。
（２）期間ｔ１１において、検査判定ブロック１５は、トランジスタＱ９，１０を制御して、期間ｔ１０における信号Ｐとは逆の論理値になるような電圧をノード２へ印加する。すなわち、検査判定ブロック１５は、期間ｔ１１において期間ｔ１０における信号Ｐの値が‘Ｌ’なら、図７に示すように、制御信号ＳＣ１を‘Ｌ’にして、トランジスタＱ９をオンさせる。検査判定ブロック１５は、期間ｔ１１において期間ｔ１０における信号Ｐの値が‘Ｈ’なら、図８に示すように、制御信号ＳＣ２を‘Ｈ’にして、トランジスタＱ１０をオンさせる。
【００４０】
（３）期間ｔ１２において、検査判定ブロック１５は、トランジスタＱ９，Ｑ１０に対して期間ｔ１１に行った電圧の印加を解除するよう指示する。すなわち、検査判定ブロック１５は、期間ｔ１２において、制御信号ＳＣ１を‘Ｈ’にしてトランジスタＱ９をオフさせるとともに、制御信号ＳＣ２を‘Ｌ’にしてトランジスタＱ１０をオフさせる。
（４）期間ｔ１３における信号Ｐの論理値と期間ｔ１０における信号Ｐの論理値が異なっていれば、論理回路１の出力をHigh-Zと断定できる。逆に、期間ｔ１３における信号Ｐの論理値と期間ｔ１０における信号Ｐの論理値が同じであれば、論理回路１の出力信号は信号Ｐに等しいことが断定できる。
なお、上記実施の形態１の説明では、期間ｔ０とｔ２の信号Ｐの論理値の比較、あるいは期間ｔ１０とｔ１３の信号Ｐの論理値の比較を行ったが、High-Z検出回路の駆動能力が論理回路１の駆動能力より小さいのであれば、期間ｔ０とｔ１、期間ｔ１０とｔ１１とを比較してHigh-Z検出回路が駆動することによって論理値が変化したか否かを検出してHigh-Zを判定することができる。
なお、図６に示したHigh-Z検出回路は、電圧印加解除手段５からの信号Ｍによって電圧の印加を解除することができるよう構成されたものである。
【００４１】
実施の形態２．
実施の形態１によるHigh-Z検出回路は、図４および図５の期間ｔ１あるいは図７および図８の期間ｔ１１付近において貫通電流が流れるため、High-Z検出のための消費電力が大きくなる。また、配線容量および論理回路１の出力ゲートの容量が大きい場合、判定を行うために電圧を印加する際に充放電のための電流が流れ消費電力が大きくなる。また、論理回路１の駆動能力と評価用トランジスタＱ５〜Ｑ１０の駆動能力との関係を調整することが必要になる場合がある。
実施の形態２によるHigh-Z検出回路は、この問題を解決するための構成を有している。この発明の実施の形態２によるHigh-Z検出回路について図９ないし図１７を用いて説明する。
図９はこの発明の実施の形態２によるHigh-Z検出回路の構成を示す概念図である。このHigh-Z検出回路は、ディジタル回路中に設けられている。
図９において、２１は電圧印加手段４が電圧を印加している期間にはノード２と論理回路１の出力２Ａとを遮断するための開閉手段であり、その他図１と同一符号のものは図１の同一符号部分に相当する部分である。
【００４２】
開閉手段２１は、電圧印加のタイミングと電圧印加解除のタイミングで動作することが必要となるため、図９に示したHigh-Z検出回路では電圧印加手段４から電圧印加のタイミングを、電圧印加解除手段５から電圧印加を解除するタイミングを直接通知されるように構成されている。しかし、開閉手段２１は、間接的にこれらのタイミングを知得するように構成されていてもよく、図９の構成に限定されるものではない。
【００４３】
図１０は、図９のHigh-Z検出回路の具体的構成の一態様を示す回路図である。図１０のHigh-Z検出回路が、図３のHigh-Z検出回路と異なる点は、開閉手段２１が付加されている点だけである。開閉手段２１は、論理回路１の出力端子２Ａに接続された入力端子とノード２に接続された出力端子を持ち、信号Ｍおよびその反転信号バーＭによって制御されるトランスファゲートＴｒ２で構成されている。
【００４４】
図１１および図１２は、図１０に示したHigh-Z検出回路の動作を示すタイミングチャートである。図１１および図１２と図４および図５を比較して分かるように、期間ｔ０〜ｔ３に対応する期間ｔ２０〜ｔ２３における信号Ｍ，Ｎ，Ｐ，Ｑ，Ｒの相対的な変化はそれぞれ同じである。図１０のHigh-Z検出回路の動作において、図３のHigh-Z検出回路の動作と異なる点は、期間ｔ２１の信号Ｍが‘Ｈ’になっている間、図１０のHigh-Z検出回路のトランスファゲートＴｒ２が非導通状態となっている点だけである。
信号Ｍが‘Ｈ’の時は、トランジスタＱ７，Ｑ８がオン状態となっている期間であり、この時に、論理回路１の出力２Ａとノード２を切り放すことによって、消費電力を低く抑えることができる。そして、開閉手段２１をHigh-Z検出回路側に配置しているため、論理回路１の構成の如何にかかわらず低消費電力でHigh-Zの検出を可能する。
【００４５】
図１３は、図９のHigh-Z検出回路の具体的構成の他の態様を示すブロック図である。図１３において、２１は論理回路１の出力２Ａとノード２の間の導通／非導通を制御するための開閉手段、２５はノード２の状態を検査判定するための検査判定ブロック、Ｑ９は電源電圧Ｖｄｄを受けるソースとノード２に接続されたドレインと検査判定ブロック２５からの制御信号ＳＣ３を受けるゲートを持ち制御信号ＳＣ３に応答してオンオフ制御されるＰチャネルＭＯＳトランジスタ、Ｑ１０は接地電圧ＧＮＤを受けるソースとノード２に接続されたドレインと検査判定ブロック２５からの制御信号ＳＣ４を受けるゲートを持ち制御信号ＳＣ４に応答してオンオフ制御されるＮチャネルＭＯＳトランジスタである。
図１３の開閉手段２１は、例えば、図１０のようなトランスファゲートＴｒ２で構成される。
【００４６】
検査判定ブロック２５は、検査判定ブロック１５とほぼ同じ構成を有している。検査判定ブロック２５の構成が検査判定ブロック１５と異なる点は、制御信号ＳＣ３，ＳＣ４を生成する部分を有する点である。
図１４は、検査判定ブロック２５において、制御信号ＳＣ３，ＳＣ４を生成する部分の構成を示す回路図である。図１４において、ｌａ１は信号バーＭの後縁で信号Ｐあるいは信号Ｑの論理値をラッチするＤラッチ、Ｉｎ７はＤラッチｌａ１の出力を反転するインバータ、Ｄｅ３は信号バーＭを時間ｄｔ３だけ遅延させる遅延素子、Ｄｅ４は遅延素子Ｄｅ３の出力をさらに時間ｄｔ４だけ遅延させる遅延素子、Ｉｎ６は遅延素子Ｄｅ４の出力を反転するインバータ、Ｎｏｒ２はＤラッチｌａ１のＱ出力の否定とインバータＩｎ６の出力と遅延素子Ｄｅ３の出力の論理和をとってその結果の否定を信号ＳＣ４として出力する３入力ＮＯＲゲート、Ｏｒ１はＤラッチｌａ１のＱ出力とインバータＩｎ７の出力と遅延素子Ｄｅ３の出力の論理積をとってその結果を信号ＳＣ３として出力する３入力ＯＲゲートである。
【００４７】
図１５は、信号バーＭと図１４の回路によって生成される制御信号ＳＣ３，ＳＣ４の関係を示すタイミングチャートである。制御信号ＳＣ３は、信号バーＭの後縁においてＤラッチのＤ入力に与えられる信号が‘Ｌ’の時に、信号バーＭの後縁から時間ｄｔ３だけ遅延して立ち下がり、その立ち下がりからから時間ｄｔ４だけ遅延して立ち上がる。また、制御信号ＳＣ４は、信号バーＭの後縁においてＤラッチのＤ入力に与えられる信号が‘Ｈ’の時に、信号バーＭの後縁から時間ｄｔ３だけ遅延して立ち上がり、その立ち上がりからから時間ｄｔ４だけ遅延して立ち下がる。
【００４８】
図１６および図１７を用いて図１３のHigh-Z検出回路における検査判定の手順について説明する。
（１）期間ｔ３０において、検査判定ブロック２５は、ノード２における信号Ｐの論理値を検出する。この検出については図３のHigh-Z検出回路と同じであるため説明を省略する。
（２）期間ｔ３１において、検査判定ブロック２５は、トランジスタＱ９，１０を制御して、期間ｔ３０における信号Ｐとは逆の論理値になるような電圧をノード２へ印加する。すなわち、検査判定ブロック２５は、期間ｔ３１において期間ｔ３０における信号Ｐの論理値が‘Ｌ’なら、図１６に示すように、制御信号ＳＣ３を‘Ｌ’にして、トランジスタＱ９をオンさせる。検査判定ブロック２５は、期間ｔ３１において期間ｔ３０における信号Ｐの論理値が‘Ｈ’なら、図１７に示すように、制御信号ＳＣ４を‘Ｈ’にして、トランジスタＱ１０をオンさせる。
【００４９】
（３）期間ｔ３２において、検査判定ブロック２５は、期間ｔ３１に行った電圧の印加をトランジスタＱ９，Ｑ１０に対して解除させる。すなわち、検査判定ブロック２５は、期間ｔ３２において、信号バーＭを‘Ｈ’にしてトランジスタＱ９，Ｑ１０をオフさせる。
（４）期間ｔ３３における信号Ｐの論理値と期間ｔ３０における信号Ｐの論理値が異なっていれば、論理回路１の出力をHigh-Zと断定できる。逆に、期間ｔ３３における信号Ｐの論理値と期間ｔ３０における信号Ｐの論理値が同じであれば、論理回路１の出力信号は信号Ｐに等しいことが断定できる。
なお、制御信号ＳＣ３が‘Ｌ’になっている期間および制御信号ＳＣ４が‘Ｈ’になっている期間は、ともに、信号バーＭが‘Ｌ’になっている期間の中に収まるように設定されている。すなわち、ノード２にHigh-Z検出回路から電圧が印加される期間には、必ずノード２と論理回路１の出力端子２Ａが切断されいているような設定となっている。
【００５０】
実施の形態３．
実施の形態２のHigh-Z検出回路は、開閉手段を備えていたが、論理回路が論理回路の外部から与えられる制御信号によって出力をHigh-Zにすることができる場合には、開閉手段を省いてもHigh-Zの検出のための消費電力を削減できる。そのような機能を有する実施の形態３によるHigh-Z検出回路につてい図１８ないし図２１を用いて説明する。
【００５１】
図１８は実施の形態３によるHigh-Z検出回路の構成を示すブロック図である。図１８において、１Ａは外部から与えられる制御信号ＳＣ７によってノード２をHigh-Zにすることが可能な論理回路、２６はノード２の状態を検査判定するための検査判定ブロック、Ｑ９は電源電圧Ｖｄｄを受けるソースとノード２に接続されたドレインと検査判定ブロック２６からの制御信号ＳＣ５を受けるゲートを持ち制御信号ＳＣ５に応答しオンオフ制御されるＰチャネルＭＯＳトランジスタ、Ｑ１０は接地電圧ＧＮＤを受けるソースとノード２に接続されたドレインと検査判定ブロック２６からの制御信号ＳＣ６を受けるゲートを持ち制御信号ＳＣ６に応答してオンオフ制御されるＮチャネルＭＯＳトランジスタである。
【００５２】
検査判定ブロック２６の構成は、検査判定ブロック２５と同様の回路構成を有している。検査判定ブロック２５，２６の違いは、検査判定ブロック２５が信号バーＭを図１４の遅延素子Ｄｅ３およびＤラッチｌａ１に与えているのに対して、検査判定ブロック２６が図１４の遅延素子Ｄｅ３およびＤラッチｌａ１に対して制御信号ＳＣ７を与える点にある。図１４の遅延素子Ｄｅ３およびＤラッチｌａ１に制御信号ＳＣ７を与えることによって、ＮＯＲゲートＮｏｒ２から制御信号ＳＣ６が、ＯＲゲートＯｒ１から制御信号ＳＣ５が得られる。
【００５３】
図１９は、図１８の論理回路１Ａの出力段に設けられてノード２を駆動するためのトライステートバッファ２７の構成を示す回路図である。図１９において、Ａｎ４はインバータＩｎ２の入力端子およびトランジスタＱ４のゲートに制御信号ＳＣ７と制御信号ＴＲＩの論理積を出力するＡＮＤゲートであり、その他図２と同一符号のものは図２の同一符号部分に相当する部分である。
図１９のトライステートバッファ２７は、制御信号ＳＣ７が‘Ｌ’であれば、出力ＯＵＴをHigh-Zにする。
【００５４】
図１６および図１７と図２０および図２１を比較して分かるように、制御信号ＳＣ３がＳＣ５に、制御信号ＳＣ４がＳＣ６に、信号バーＭが制御信号ＳＣ７に置き換わっているだけで、その動作はほぼ同じである。
すなわち、図１３のHigh-Z検出回路が、期間ｔ３１における信号バーＭが‘Ｌ’の間、開閉手段２１により論理回路１の出力２Ａとノード２の接続を切断してノード２の論理値を強制的に変更するのに対し、図１８のHigh-Z検出回路は、期間ｔ４１における制御信号ＳＣ７が‘Ｌ’の間、論理回路１ＡがHigh-Zを出力してノード２の論理値の強制的な変更を容易にする。これにより、検出時においてトライステートバッファへの電流の流出、トライステートバッファ側からの電流の流入を防止して消費電力を削減する。
【００５５】
実施の形態４．
次に、この発明の実施の形態４について図２２を用いて説明する。上記各実施の形態では、High-Z検出回路がディジタル回路中に設けられて論理回路の出力を検出する場合について説明したが、High-Z回路は、‘Ｈ’と‘Ｌ’とHigh-Zの３つの状態の検出だけでなく、High-Zであるか否かの検出のみにも用いることができる。図２２に示すように、High-Z検出回路３５は、内部に所定の回路３３を有し、所定の回路３３へ入力端子３２に接続される外付け回路３１から入力バッファ３４を介して所定の回路３３に信号を伝達する装置３０のインタフェースに設けることもできる。インタフェース回路ＩＦ１は、入力端子３２と入力バッファ３４とHigh-Z検出回路３５を含んでいる。
なお、High-Z検出回路３５には、外付け回路３１と独立して動作するものであれば、実施の形態１，２に示したHigh-Z検出回路以外の他の構成のHigh-Z検出回路を用いることもできる。
例えばＣＭＯＳ入力の場合は、しきい値自体が回路のトランジスタサイズで決まるＣＭＯＳインバータなどを入力バッファ３４に用いる。入力バッファ３４は、ＣＭＯＳインバータＩｎ８，Ｉｎ９で構成され、入力端子３２に何も接続されないときにはHigh-Zになる。
High-Z検出回路３５は、High-Z検出用の端子を入力端子３２と入力バッファ３４の間に接続し、入力端子３２がHigh-Zになったいるか否かを検出する。低い出力インピーダンスを持つ外付け回路３１が接続されない場合、あるいは動作しないときにはHigh-Zになるような外付け回路３１が接続されこのような外付け回路３１が未使用の場合等には、High-Z検出回路３５がHigh-Zを検出して、入力端子３２に外付け回路３１が接続されていないあるいは外付け回路３１が未使用である等を判別することができる。なお、High-Z 検出回路３５は、ＣＭＯＳインバータを用いた入力バッファに限らず、未使用時にHigh-Zになる仕様の入力インタフェースには適用できる。
【００５６】
そして、入力端子や入力ポートが複数ある場合に、外付け回路３１が接続されていない入力端子や入力ポートを知ることは、装置の取り扱いや保守などを容易にする。例えば、新しい外付け回路３１が挿入されると、装置は、これを検知して自動的にその新しい外付け回路３１に接続されているポートや入力端子にアドレスを割り振ることができる。
なお、High-Z検出回路３５に、図３あるいは図１０のHigh-Z検出回路を用いて、入力バッファ３４に信号Ｑを与えることによって、検出時のコネクタ３２の電圧変化の影響を入力バッファ３４に及ぼさずに、High-Zの検出ができる。
また、High-Z検出回路３５に、図６あるいは図１３のHigh-Z検出回路を用いる時に、High-Z検出回路がコネクタ３２を駆動する能力を外付け回路３１のそれより小さくすることで、検出時のコネクタ３２の電圧変化を抑えつつHigh-Zの検出ができる。
【００５７】
実施の形態５．
次に、この発明の実施の形態５によるインタフェース回路について図２３ないし図２５を用いて説明する。図２３は、この発明の実施の形態５によるインタフェース回路の構成を説明するためのブロック図である。図２３において、３６はHigh-Z検出回路３５の検出結果ＦＥを受けて外付け回路３１が接続されているか否かを判定するとともに未使用の通知を所定の回路３３に対して行う判定回路、３７はリセット信号Ｓｒを受ける端子、３８はリセット信号Ｓｒのバッファを行う入力バッファ、３９は入力バッファ３８の出力とマイクロプロセッサインタフェースからの信号μＰＩ／Ｆとの論理和を判定回路３６に対して出力するＯＲゲートであり、その他図２２と同一符号のものは図２２の同一符号部分に相当する部分である。入力端子３２と入力バッファ３４，３８とHigh-Z検出回路３５と判定回路３６とＮＯＲゲート３９が、インタフェース回路ＩＦ２を構成する。
【００５８】
判定回路３６は、リセット入力Ｒを持ち、装置３０Ａの外部から与えられるリセット信号Ｓｒや内部から与えられる信号μＰＩ／Ｆによって初期化が可能な構成となっている。外付け回路３１を後から接続する場合にも、入力インタフェース回路ＩＦ２は、接続後に初期化をおこうことにより、初期化時点における入力端子３２に接続される回路の有無の判定を行うことができる。例えば装置３０Ａに付属するスイッチあるいはマイクロプロセッサを制御するソフトウェアを用いて判定回路３６をリセットすることにより、所定の回路３３に対し、明示的にシステム変更を認識させることが可能になる。
【００５９】
図２４は、図２３に示した判定回路３５の構成の一例を示す論理図である。図２４において、Ａｎ５は検出有効化信号ＦＶとクロックＣＬＫの論理積を出力するＡＮＤゲート、ｌａ２はＡＮＤゲートＡｎ５の出力の立ち上がりにおいて端子４０から受けるHigh-Z検出回路３５の検出結果ＦＥを保持するＤラッチ、Ｂｕ２はＤラッチｌａ２のＱ出力をバッファして端子４４から未使用通知信号ＮＵとして出力するためのバッファ、Ｉｎ１２は検出有効化信号ＦＶの反転信号Ｗを端子４３から出力するためのインバータである。
【００６０】
図２３のHigh-Z検出回路３５の判定結果ＦＥが、端子４０に与えられる。図２３のＮＯＲゲート３９は、端子４１に接続される。図２３の所定の回路３３から出力されるクロックＣＬＫが端子４２に与えられる。図２３のHigh-Z検出回路３５は、端子４３に接続される。端子４４に、図２３の所定の回路３３が接続される。信号Ｗは、例えは、図３のHigh-Z検出回路であれば、クロックＣＬＫ´や信号Ｎの代わりに用いられる。
【００６１】
検出有効化信号ＦＶは、例えば、システムの立ち上げ時に、リセット解除直後に‘Ｈ’にするなどに設定する。また、その後、システム構成を変更したときに、装置内部のマイクロプロセッサインタフェースなどを通じて明示的に指示された場合に特定の期間だけ‘Ｈ’になるように構成される。
図２５に示すように、検出有効化信号ＦＶが‘Ｈ’になっている間に、High-Z検出回路３５の検出結果ＦＥが‘Ｈ’になると、クロックＣＬＫの立ち上がりでそのデータがＤラッチｌａ２に取り込まれ、判定回路３６の未使用通知信号ＮＵが‘Ｈ’になる。この未使用通知信号ＮＵが‘Ｈ’になることによって、所定の回路３３は、外付け回路３１が接続されていないことを認識することができる。所定の回路３３が、外付け回路３１が接続されていないときにその外付け回路３１に対する処理を停止することにより装置３０Ａでの消費電力が削減される。
【００６２】
実施の形態６．
次に、この発明の実施の形態６によるインタフェース回路について図２６を用いて説明する。図２６は、この発明の実施の形態６によるインタフェース回路の構成を説明するためのブロック図である。図２６において、３６ＡはHigh-Z検出回路３５の検出結果ＦＥを受けて外付け回路３１が接続されているか否かを連続的に判定するとともに未使用の通知を所定の回路３３に対して行う判定回路であり、その他図２３と同一符号のものは図２３の同一符号部分に相当する部分である。インタフェース回路ＩＦ３は、入力端子３２と入力バッファ３４とHigh-Z検出回路３５と判定回路３６Ａを含んでいる。
【００６３】
判定回路３６Ａは、入力端子３２に外付け回路３１が接続されるか否かを常時監視してリアルタイムに判定するために、例えば、図２４のＤラッチのデータ取り込みタイミングを与えるＡＮＤゲートＡｎ５の出力、およびHigh-Z検出回路３５に与える信号Ｗに代えて、クロックＣＬＫを逓倍した信号を用いる。
【００６４】
High-Z検出回路３５および判定回路３６ＡはHigh-Z検出を連続して行い、入力端子３２が外付け回路３１から駆動されたことを検出する。しかも、所定の回路３３の動作を規定しているソフトウェアの工程と比較すると、誤差のうちほどの無視できる時間内に検出でき、リアルタイム検出が可能になる。
【００６５】
実施の形態７．
次に、この発明の実施の形態７によるインタフェース回路について図２７ないし図３０を用いて説明する。図２７は、この発明の実施の形態７によるインタフェース回路の構成を説明するためのブロック図である。図２７において、５０はインタフェース回路ＩＦ４が設けられている装置、５１はインタフェース回路ＩＦ４に接続された外付け回路、５２はインタフェース回路ＩＦ４に設けられ外付け回路５１が接続される入力端子、５３は装置５０の内部に設けられインタフェース回路ＩＦ４を介して外付け回路５１とデータの授受を行う所定の回路である。外付け回路５１は、例えば、ＴＴＬレベルの信号を出力する。
インタフェース回路ＩＦ４は、外付け回路５１が接続される入力端子５２、入力端子５２に接続された非反転入力端子と反転入力端子間の電位差を増幅する差動増幅回路５４、入力端子５２の電圧を検出する中間電圧検出回路５５、中間電圧検出回路５５の検出結果に応じて入力端子５２の使用状態を判定する判定回路５６、および差動増幅回路５７の反転入力端子に接続され終端電圧Ｖｔｔを受ける電圧端子５７を含んでいる。
【００６６】
外付け回路５１が入力端子５２に接続されていないときには、入力端子５２は、‘Ｈ’でも‘Ｌ’でもない、その中間の中間電圧Ｖｔｔになる。中間電圧検出回路５５は、中間電圧Ｖｔｔを検出して、入力バッファとして機能している差動増幅回路５４を停止させることで、低消費電力化を実現する。
【００６７】
その際同時に、判定回路５６は、入力端子５２が未使用であることを所定の回路５３に通知する。未使用通知信号ＮＵが、例えばマイクロプロセッサインタフェースに接続するレジスタをセットする様に構成し、システム全体を監理しているマイクロプロセッサは、このレジスタを参照することで、そのポートが使用されているかあるいは未接続かを判定できる。そして、このマイクロプロセッサは、未使用のポートに対する処理をスキップすることで処理を高速化でき、また、未使用の入力端子やポートからデータを取り込んでエラーを発生することを妨げるなどのメリットがある。
【００６８】
図２８は、中間電圧検出回路５５の構成の一例を示す回路図である。図２８において、６０は図２７の入力端子５２に接続される端子、６１は中間電圧の上限電圧ＶＲ１と下限電圧ＶＲ２を発生する参照電圧発生部、６２は端子６０に接続された反転入力端子と参照電圧発生部６１から電圧ＶＲ１を受ける非反転入力端子とそれら端子間の電位差を増幅して出力するための出力端子を有する差動増幅回路、６３は端子６０に接続された非反転入力端子と参照電圧発生部６１から電圧ＶＲ２を受ける反転入力端子とそれら入力端子間の電位差を増幅して出力するための出力端子を有する差動増幅回路、６４は差動増幅回路６２，６３の出力の否定論理和を端子６５に対して出力するＮＯＲゲート、６５は図２７の判定回路５６に接続される端子である。
図２８の中間電圧検出回路５５の端子６５の電圧は、端子６０の電圧が電源電圧Ｖｄｄと電圧ＶＲ１の間あるいは接地電圧ＧＮＤと電圧ＶＲ２の間にあるときは、‘Ｌ’である。一方、端子６５の電圧は、端子６０の電圧が電圧ＶＲ１と電圧ＶＲ２の間の中間電圧になっているときは、‘Ｈ’である。
【００６９】
図２９は、図２７の判定回路５６の構成の一例を示す論理図である。図２９において、Ａｎ６は検出有効化信号ＦＶとクロックＣＬＫの論理積を出力するＡＮＤゲート、ｌａ３はＡＮＤゲートＡｎ６の出力の立ち上がりにおいて端子７０から受ける中間電圧検出回路５５の検出結果ＦＥを保持するＤラッチ、Ｂｕ３はＤラッチｌａ３のＱ出力をバッファして端子７４から未使用通知信号ＮＵとして出力するためのバッファ、Ｂｕ４はＤラッチｌａ３のＱ出力をバッファして端子７５からパワーダウン信号ＰＤとして出力するためのバッファである。
【００７０】
判定回路５６は中間電圧を検出すると、差動増幅回路５４を停止させ、かつ、未使用通知信号ＮＵを発生する。検出を実施するタイミングは検出有効化信号ＦＶで明示的に与えることができる。検出有効化信号ＦＶは、例えば、装置５０の立ち上げ時のリセット解除直後に‘Ｈ’になるように設定する。また、その後、外付け回路５１の着脱により装置５０の構成が変更される可能性があるときは、装置５０内部のマイクロプロセッサインタフェースなどを通じて明示的に指示された場合に特定の期間だけ‘Ｈ’になるように構成される。この検出有効化信号ＦＶが‘Ｈ’である期間中に中間電圧の検出結果ＦＥがＤラッチｌａ３に取り込まれ、これが‘Ｈ’であると未使用通知信号ＮＵおよびパワーダウン信号ＰＤを‘Ｈ’にする。
【００７１】
未使用通知信号ＮＵは、例えば、装置５０内部のマイクロプロセッサインタフェース部分の特定のレジスタをセットするように構成され、装置５０外部からマイクロプロセッサインタフェースを通してこのレジスタからデータを読み出すことで、該当入力が接続されているか否かを、例えば装置５０内部のマイクロプロセッサを用いて判断することが可能になる。
なお、図２９に示したパワーダウン信号ＰＤとして未使用通知信号ＮＵを用いているが、未使用通知信号ＮＵに基づいてマイクロプロセッサが同信号の生成を指示するように構成してもよい。具体的には、ある特定のレジスタがパワーダウン信号ＰＤに割り当てられていて、そのレジスタの出口をパワーダウン信号ＰＤを与える差動増幅回路５４に接続すればよい。
なお、検出有効化信号ＦＶを、クロックを分周するなどして与えれば、定期的に使用状態を検出可能になる。
【００７２】
実施の形態８．
次に、この発明の実施の形態８によるインタフェース回路について図３１および図３２を用いて説明する。図３１は、この発明の実施の形態８によるインタフェース回路の構成要素である判定回路を説明するための回路図である。図３２は、図３１に示した判定回路の動作を説明するためのタイミングチャートである。
図３１の判定回路８０は、図２７の判定回路５６に代えて用いられる。図３１の判定回路８０は、所定の周期にわたって中間電圧の判定を行うように構成されている。例えば、クロックＣＬＫの１００周期分の期間にわたって中間電圧が検出されつづければ、判定回路８０は、図２７の入力端子５２に外付け回路５１が接続されていないと判定して、差動増幅回路５４を停止させるパワーダウン信号ＰＤを‘Ｈ’にする。このように複数周期にわたって中間電圧が観察されたときに未接続と判断することによって、一周期あるいは比較的短い期間だけ誤動作によって検出結果ＦＥが‘Ｈ’になり未接続と判断される場合を回避することができ、誤って判断することを防止することができる。
【００７３】
図３１において、８１は図２８の中間電圧検出回路５５の端子６５に接続される端子、８２は図２７の差動増幅回路５４の出力端子に接続される端子、８３は図２７の所定の回路５３からクロックＣＬＫを受ける端子、８４は未使用通知信号ＮＵを出力するための端子、８５はパワーダウン信号ＰＤを出力するための端子、ｌａ４は端子８３から受けるクロックＣＬＫの立ち下がりで検出有効化信号ＦＶを取り込み検出有効化信号ＦＶおよびその否定をＱ出力およびバーＱ出力とするＤラッチ、Ｉｎ１３は端子８２から受けた検出有効化信号ＦＶを反転出力するインバータ、ｌａ５は端子８３から受けるクロックＣＬＫの立ち上がりでインバータＩｎ１３から与えられるＤ入力を取り込み取り込んだインバータＩｎ１３の出力およびその否定をＱ出力およびバーＱ出力とするＤラッチ、Ａｎ１０は端子８２から受けた検出有効化信号ＦＶとＤラッチｌａ４のバーＱ出力との論理積を信号ＳＳ１として出力するＡＮＤゲート、Ａｎ１１はインバータＩｎ１３の出力とＤラッチｌａ５のバーＱ出力との論理積を信号ＳＳ２として出力するＡＮＤゲート、Ｎａ２は端子８１から受けた検出結果ＦＥとＤラッチｌａ４のＱ出力の論理積の否定を信号ＳＳ３として出力するＮＡＮＤゲート、ＳＲ１は信号ＳＳ１でセットされＱ出力を‘Ｈ’とし信号ＳＳ３でリセットされＱ出力を‘Ｌ’とし信号ＳＳ１，ＳＳ３が共に‘Ｌ’の時に保持状態となるセットリセットフリップフロップ回路、ｌａ６は信号ＳＳ２の立ち上がりでセットリセットフリップフロップ回路ＳＲ１のＱ出力を取り込むＤラッチ、Ｂｕ５はＤラッチｌａ６のＱ出力を端子８４から出力するためのバッファ、Ｂｕ６はＤラッチｌａ６のＱ出力を端子８５から出力するためのバッファである。
【００７４】
図３２を用いて判定回路８０の動作について説明する。
（１）期間ｔ５０において、Ｄラッチｌａ４のＱ出力は‘Ｌ’であり、Ｄラッチｌａ５のＱ出力は‘Ｈ’である。
（２）検出有効化信号ＦＶが‘Ｈ’になると、次にクロックＣＬＫが立ち下がるまでの期間ｔ５１の間ずっとＡＮＤゲートＡｎ１０の出力が‘Ｈ’になる。この時、セットリセットフリップフロップ回路ＳＲ１は、ＡＮＤゲートＡｎ１０の出力、つまり信号ＳＳ１が‘Ｈ’になっことによってセットされる。
（３）期間ｔ５２およびｔ５３の間で、Ｄラッチｌａ４のＱ出力が‘Ｈ’になっているので、High-Zの検出結果ＦＥが‘Ｌ’になれば、セットリセットフリップフロップ回路ＳＲ１がリセットされる。しかし、この間検出結果ＦＥが常に‘Ｈ’であれば、フリップフロップ回路ＳＲ１は、リセットされず、Ｑ出力として‘Ｈ’を保持する。
【００７５】
（４）期間ｔ５３において、検出有効化信号ＦＶが立ち下がると、次にクロックＣＬＫが立ち上がるまで、ＡＮＤゲートＡｎ１１の出力、つまり信号ＳＳ２は‘Ｈ’を保持する。この信号ＳＳ２が立ち上がるタイミングで、Ｄラッチｌａ６がフリップフロップ回路ＳＲ１のＱ出力を取り込み、保持する。従って、この時までフリップフロップ回路ＳＲ１がリセットされなければ、Ｄラッチｌａ６は、未使用通知信号ＮＵおよびパワーダウン信号ＰＤとして‘Ｈ’を出力し、リセットされれば‘Ｌ’を出力する。
【００７６】
【発明の効果】
以上説明したように、請求項１記載の発明のハイ・インピーダンス検出回路によれば、電圧印加手段によって電圧を印加する前と電圧印加を解除した後の所定のノードの電圧を、第１および第２の検出手段によって検出して判定手段でその結果の違いを判定することで、電圧印加手段によって印加した電圧で与えられる論理値が所定の論理回路により再駆動され異なる論理値に変化するか否かを検知することができるように構成されているので、所定のノードがハイ・インピーダンスになっているか否かを判別することができるという効果がある。
【００７７】
請求項２記載の発明のハイ・インピーダンス検出回路によれば、第１および第３のスイッチング素子により所定のノードに第１および第２の電圧のうちのいずれの電圧を印加するかを決定し、第１および第３のスイッチング素子にそれぞれ直列に接続された第２および第４のスイッチング素子を電圧を印加する期間だけオンするよう構成されているので、構成が簡単で、かつ高速に電圧の印加およびその解除を行うことができるハイ・インピーダンス検出回路を提供することができるという効果がある。
【００７８】
請求項３記載の発明のハイ・インピーダンス検出回路によれば、第１の電圧および第２の電圧が第１および第２のスイッチング素子により所定のノードに供給され、第１および第２のスイッチング素子による所定のノードへの電圧の印加およびその解除の指示を制御信号によって与えるよう構成されているので、構成が簡単で、かつ高速に電圧の印加およびその解除を行うことができるハイ・インピーダンス検出回路を提供することができるという効果がある。
【００７９】
請求項４記載の発明のハイ・インピーダンス検出回路によれば、第５のスイッチング素子がオフ状態の時に、第５のスイッチング手段の出力端子に保持される信号を第１の検出手段の出力とし、バッファ手段の出力を第２の検出手段の出力とするので、構成が簡単化されるという効果がある。
【００８０】
請求項５記載の発明のハイ・インピーダンス検出回路によれば、所定のノードへの電圧印加時に所定のノードと所定の論理回路の出力とを開閉手段によって電気的に遮断するよう構成されているので、所定の論理回路への電流の流出あるいは所定の論理回路からの電流の流入を防止することができ、ハイ・インピーダンス検出のための消費電力を低減することができるという効果がある。さらに、所定の論理回路と所定のノードの間にある容量によるハイ・インピーダンス検出時の消費電力の増加も防ぐことができる。
【００８１】
請求項６記載の発明のハイ・インピーダンス検出回路によれば、電圧印加手段は、所定の論理回路の所定のノードに対する出力がハイ・インピーダンスになっているときに、所定のノードに電圧を印加するように構成されているので、所定の論理回路への電流の流出あるいは所定の論理回路からの電流の流入を防止することができ、ハイ・インピーダンス検出のための消費電力を低減することができるという効果がある。
【００８３】
請求項７記載の発明のインタフェース回路によれば、ハイ・インピーダンス検出回路が第１の回路の接続されるコネクタ手段のハイ・インピーダンスを検出することにより、コネクタ手段に第１の回路が接続されているか否かを判断することができるという効果がある。
さらに、判定回路にリセット信号を与えれば、繰り返し判定が行えるので、所望のタイミングでコネクタ手段の未使用を判定できるという効果がある。
【００８４】
請求項８記載の発明のインタフェース回路によれば、ハイ・インピーダンス検出回路が第１の回路の接続されるコネクタ手段のハイ・インピーダンスを検出することにより、コネクタ手段に第１の回路が接続されているか否かを判断することができるという効果がある。
さらに、ハイ・インピーダンス検出回路および判定回路によりコネクタ手段のハイ・インピーダンスが常に監視されるよう構成されているので、第１の回路によってコネクタ手段が駆動されたことを検知することができるという効果がある。
【００８５】
請求項９記載の発明のインタフェース回路によれば、コネクタ手段に所定の回路が接続されておらず、コネクタ手段が中間電圧になっているときには、判定回路が差動増幅回路をオフさせることができるように構成されているので、コネクタ手段が使用されていないときのインタフェース回路の消費電力を低減することができるという効果がある。
【００８６】
請求項１０記載の発明のインタフェース回路によれば、判定回路において、所定の期間中ずっと中間電圧検出回路から中間電圧が検出されたことを示す検出結果が与えられたときに、コネクタ手段が使用されていると判定するよう構成されているので、判定の誤りを減少させることができるという効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるハイ・インピーダンス検出回路の構成を示す概念図である。
【図２】 図１の論理回路の出力段に設けられるトライステートバッファの回路図である。
【図３】 図１のハイ・インピーダンス検出回路の具体的構成の一態様を示す回路図である。
【図４】 図３のハイ・インピーダンス検出回路の動作を示すタイミングチャートである。
【図５】 図３のハイ・インピーダンス検出回路の動作を示すタイミングチャートである。
【図６】 図１のハイ・インピーダンス検出回路の具体的構成の他の態様を示すブロック図である。
【図７】 図６のハイ・インピーダンス検出回路の動作を示すタイミングチャートである。
【図８】 図６のハイ・インピーダンス検出回路の動作を示すタイミングチャートである。
【図９】 この発明の実施の形態２によるハイ・インピーダンス検出回路の構成を示す概念図である。
【図１０】 図９のハイ・インピーダンス検出回路の具体的構成の一態様を示す回路図である。
【図１１】 図１０のハイ・インピーダンス検出回路の動作を示すタイミングチャートである。
【図１２】 図１０のハイ・インピーダンス検出回路の動作を示すタイミングチャートである。
【図１３】 図９のハイ・インピーダンス検出回路の具体的構成の他の態様を示す回路図である。
【図１４】 制御信号ＳＣ３，ＳＣ４を生成する部分の構成を示す回路図である。
【図１５】 図１４の回路の動作を説明するためのタイミングチャートである。
【図１６】 図１３のハイ・インピーダンス検出回路の動作を示すタイミングチャートである。
【図１７】 図１３のハイ・インピーダンス検出回路の動作を示すタイミングチャートである。
【図１８】 この発明の実施の形態３によるハイ・インピーダンス検出回路の構成を示す概念図である。
【図１９】 図１８の論理回路の出力段に設けられるトライステートバッファの回路図である。
【図２０】 図１８のハイ・インピーダンス検出回路の動作を示すタイミングチャートである。
【図２１】 図１８のハイ・インピーダンス検出回路の動作を示すタイミングチャートである。
【図２２】 この発明の実施の形態４によるインタフェース回路の構成を説明するためのブロック図である。
【図２３】 この発明の実施の形態５によるインタフェース回路の構成を説明するためのブロック図である。
【図２４】 図２３の判定回路の構成の一例を示す回路図である。
【図２５】 図２４の判定回路の動作を示すタイミングチャートである。
【図２６】 この発明の実施の形態６によるインタフェース回路の構成を説明するためのブロック図である。
【図２７】 この発明の実施の形態７によるインタフェース回路の構成を説明するためのブロック図である。
【図２８】 図２７の中間電圧検出回路の構成の一例を示す回路図である。
【図２９】 図２７の判定回路の構成の一例を示す回路図である。
【図３０】 図２９の判定回路の動作を示すタイミングチャートである。
【図３１】 この発明の実施の形態８によるインタフェース回路に用いられる判定回路の構成の一例を示すブロック図である。
【図３２】 図３１の判定回路の動作を示すタイミングチャートである。
【図３３】 従来のインタフェース回路を説明するための回路図である。
【図３４】 図３３の回路の入出力信号の波形図である。
【図３５】 従来のインタフェース回路を説明するための斜視図である。
【図３６】 従来のインタフェース回路の一例を示す回路図である。
【符号の説明】
１ 論理回路、２ ノード、３ 第１の検出手段、４ 電圧印加手段、５ 電圧印加解除手段、６ 第２の検出手段、７ 判定手段、１０ 電圧検出手段、２１ 開閉手段、３２，５２ コネクタ、３６，５６，８０ 判定回路、３５ ハイ・インピーダンス検出回路、５５ 中間電圧検出回路。
【発明の属する技術分野】
この発明は、論理回路の出力等に接続されるディジタル回路の所定のノードがハイ・インピーダンスになっていることを検出するためのハイ・インピーダンス検出回路に関するものであり、また、回路接続の有無が判定可能なインタフェース回路に関するものである。
【０００２】
【従来の技術】
論理回路を内部回路として有する半導体集積回路に用いられる従来の入力バッファについて説明する。例えば、図３３はＣＭＯＳゲートによって構成された従来の入力バッファの構成を示す論理図である。この入力バッファ１００は、ＣＭＯＳインバータ１０１，１０２を直列に接続して構成されている。入力バッファ１００の入力端子には所定の論理回路の出力が接続され、入力バッファ１００の出力は内部回路に与えられる。
入力バッファ１００には、図３４（ａ）に示すような波形を持つ信号ＩＮが入力される。信号ＩＮの論理値は、入力バッファ１００の論理しきい値ＶTよりも高く電源電圧Ｖｄｄより低いハイレベル（以下、‘Ｈ’と記す。）か、または論理しきい値ＶTよりも低く接地電圧ＧＮＤより高いローレベル（以下、‘Ｌ’と記す。）かのいずれかである。入力バッファ１００は、入力信号ＩＮを増幅して、図３４（ｂ）に示すような、電源電圧Ｖｄｄかあるいは接地電圧ＧＮＤの間で振れるディジタル信号ＯＵＴを出力する。
【０００３】
以上の入力バッファ１００の動作説明は、入力バッファ１００を駆動する回路が正しく接続されているときのものである。例えば、故障などによって配線が切断され、前段の論理回路の出力と入力バッファ１００の入力端子とが切断されると、入力バッファ１００の入力端子の電圧は不安定になる。一般に、入力バッファ１００の入力端子の電圧はリーク電流がどう流れるかによって決まり、入力バッファ１００の入力端子側の配線から接地へのリークが多ければ接地電圧ＧＮＤに、配線から電源へのリークが多ければ電源電圧Ｖｄｄに落ちつく。ただし、リークは一般には少量であるので、配線自体は、ハイ・インピーダンス（以下、High-Zという。）状態である。
２値信号しか扱わないディジタル回路においても、High-Zを検出することは、インタフェース回路が設けられている装置全体の保守の観点から重要である。しかし、従来の入力バッファ１００にはこれを検知する手段を備えたものは存在しなかった。High-Zを検出できれば、半導体集積回路に故障が発生したことを察知して、しかるべき動作、例えば、故障通報などを行うことが可能になる。
【０００４】
また、例えば、ネットワーク装置のように、多数の入力ポートをサポートする機能を持ち、実際に幾つの入力ポートを使用するかを、準備したインタフェースカードの枚数に応じて選択可能な装置がある。図３５は、このようなネットワーク装置の一種であるパケット変換装置１２０の構成を示す斜視図である。
【０００５】
バックプレーン１２１を介して、複数のインタフェースカード１２４とスイッチカード１２３が接続されている。最大構成時はすべてのコネクタ１２２Ａ，１２２Ｂにインタフェースカードが接続されているが、例えば、２枚のインタフェースカード１２４で十分な場合は、インタフェースカード１２４がコネクタ１２２Ａにのみ接続され、コネクタ１２２Ｂは未使用となる。
この場合、パケット交換装置１２０のインタフェース回路に設けられている未使用のコネクタ１２２Ｂの入力端子はHigh-Zになる。パケット交換装置１２０のインタフェース回路の入力端子がHigh-Zになっているか否かを検出することは、パケット交換装置１２０に何枚のインタフェースカード１２４が接続されているかを知る手段を提供することになる。
【０００６】
また、その他の半導体集積回路の入出力インタフェース回路として、高速化のために、配線に、例えば５０Ωの抵抗を介して終端電圧Ｖｔｔを印加するものがある。典型的な例として、ＥＣＬや、ＨＳＴＬ（High Speed Transceiver Logic）がある。
図３６は、例えば、ＪＥＤＥＣ ＳＴＡＮＤＡＲＤ Ｎｏ．８−６に記載されたＨＳＴＬの出力を受ける入力インタフェース回路の構成を示す回路図である。図３６において、１１０はディジタル回路、１１１はディジタル回路中に設けられた内部回路、１１２はディジタル回路１１０中に設けられディジタル回路１１０の外部と内部回路１１１との間の信号の送受信の仲立ちをするインタフェース回路、１１３はインタフェース回路１１２に設けられディジタル回路１１０に対する外部の回路が接続されるコネクタ、１１４はインタフェース回路１１２に設けられディジタル回路１１０から与えられる終端電圧Ｖｔｔを受ける電圧端子、１１５はコネクタ１１３に接続された非反転入力端子と電圧端子１１４に接続された反転入力端子とコネクタ１１３から入力された信号をバッファして内部回路１１１に出力するための出力端子とを持つ差動増幅回路、Ｒ１０はコネクタ１１３と電源端子１１４の間に接続され５０Ωの抵抗値を有する抵抗である。
これらの高速インタフェース回路において、前述のように未使用の場合にはコネクタ１１３は、High-Zにならず、５０Ωの抵抗Ｒ１０を介して終端電圧Ｖｔｔを供給する配線に接続されることになる。そのため、High-Zを検出してもコネクタ１１３の使用の有無は判定できない。なお、通常、コネクタ１１３に与えられる入力は、Ｖｔｔ±０．４Ｖぐらいの振幅を有している。
【０００７】
【発明が解決しようとする課題】
従来のディジタル回路には、High-Z検出回路が存在せず、ディジタル回路中の所定のノードがHigh-Zになったか否かを検出することができないという問題があった。
【０００８】
また、従来のインタフェース回路は、High-Zを検出する機能を有しておらず、そのため、入力端子が未使用状態であるか否かを判定できないという問題があった。
【０００９】
また、差動増幅回路を入力バッファに持つ従来のインタフェース回路は、入力端子が未使用状態である場合、差動増幅回路の２つの入力端子の電圧が、ともに中間電圧である終端電圧Ｖｔｔになり、等しくなるので、消費電力が増大するという問題があった。
【００１０】
この発明は上記のような問題点を解消するためになされたもので、ディジタル回路中にあって所定のノードのHigh-Zを検出するためのHigh-Z検出回路を提供することを目的としている。また、入力端子が未使用であるか否かを判定することができるインタフェース回路を提供することを目的としており、さらにその判定結果に基づいて差動増幅回路の動作を制御することにより消費電力を削減することを目的としている。
【００１１】
【課題を解決するための手段】
第１の発明に係るハイ・インピーダンス検出回路は、所定の論理回路の出力を受けて閉路になっているときのハイレベルおよびローレベル、並びに開路のインピーダンスを呈するハイ・インピーダンスのいずれかになる所定のノードに接続され、前記所定のノードがハイ・インピーダンスになったことを検出するハイ・インピーダンス検出回路であって、前記所定のノードの状態が保持される期間において、前記所定のノードの論理値を検出する第１の検出手段と、前記ハイレベルを与える第１の電圧および前記ローレベルを与える第２の電圧のうち前記第１の検出手段における検出結果とは逆の論理値を与える電圧を前記所定のノードに印加する電圧印加手段と、前記電圧印加手段による電圧の印加を解除して前記所定のノードを前記所定の論理回路が再駆動可能な状態にする電圧印加解除手段と、電圧印加解除後に、前記所定のノードの論理値を検出する第２の検出手段と、前記第１および第２の検出手段の検出結果に基づいて前記所定のノードのハイ・インピーダンスの判定を行う判定手段とを備えて構成される。
【００１２】
第２の発明に係るハイ・インピーダンス検出回路は、第１の発明のハイ・インピーダンス検出回路において、前記電圧印加手段および電圧印加解除手段は、前記第１の電圧を与えるノードと前記所定のノードの間に直列に接続され、それぞれ第１の制御信号および第２の制御信号に応じてオンオフする第１のスイッチング素子および第２のスイッチング素子と、前記第２の電圧を与えるノードと前記所定のノードの間に直列に接続され、それぞれ第３の制御信号および第４の制御信号に応じてオンオフする第３のスイッチング素子および第４のスイッチング素子とを含み、前記第１および第３のスイッチング素子は、前記第１の検出手段の検出結果に応じた前記第１および第３の制御信号によって、いずれか一方がオン状態となり、前記第２および第４のスイッチング素子は、前記第２の制御信号と前記第４の制御信号に応答して、前記所定のノードに電圧を印加する期間だけいずれもオンすることを特徴とする。
【００１３】
第３の発明に係るハイ・インピーダンス検出回路は、第１の発明のハイ・インピーダンス検出回路において、前記電圧印加手段は、前記第１の電圧が与えられる一方端子、前記所定のノードに接続された他方端子、および制御端子を持ち、該制御端子に与えられる第１の制御信号に応答しオンオフする第１のスイッチング素子と、前記第２の電圧が与えられる一方端子、前記所定のノードに接続された他方端子、および制御端子を持ち、該制御端子に与えられる第２の制御信号に応答してオンオフする第２のスイッチング素子とを含み、前記電圧印加解除手段は、前記第１および第２のスイッチング素子がオンし得る期間をそれぞれ指示する第３および第４の制御信号を出力し、前記第１の検出手段は、前記所定のノードの論理値に応じて前記第１または第２のスイッチング素子の一方がオンすることを許可する第５の制御信号を出力し、前記第１の制御信号は前記第３の制御信号と前記第５の制御信号の論理演算を行うことによって生成され、前記第２の制御信号は前記第４の制御信号と前記第５の制御信号の論理演算を行うことによって生成されることを特徴とする。
【００１４】
第４の発明に係るハイ・インピーダンス検出回路は、第１ないし第３の発明のハイ・インピーダンス検出回路において、前記第１の検出手段と前記第２の検出手段は、前記所定のノードに接続された入力端子、および該入力端子に入力された信号と同じ論理値を持つ信号を出力するための出力端子を持つバッファ手段と、前記バッファ手段の前記出力端子に接続された入力端子、出力端子、および切換信号が与えられる制御端子を持つ第５のスイッチング素子とを含み、前記電圧印加手段が前記所定のノードに電圧の印加を開始する前に前記第５のスイッチング素子を前記切換信号により非導通状態にし、前記第５のスイッチング素子の前記入力端子から前記第２の検出手段の検出結果を出力するとともに前記第５のスイッチング素子の前記出力端子から前記第１の検出手段の検出結果を出力することを特徴とする。
【００１５】
第５の発明に係るハイ・インピーダンス検出回路は、第１ないし第４の発明のいずれかのハイ・インピーダンス検出回路において、前記所定のノードと前記所定の論理回路との間に設けられ、前記電圧印加手段が前記所定のノードに電圧の印加を開始する前に、前記所定のノードと前記所定の論理回路の出力とを電気的に遮断し、前記電圧印加解除手段が電圧の印加を解除した後に前記所定のノードと前記所定の論理回路を電気的に接続する開閉手段をさらに備えて構成される。
【００１６】
第６の発明に係るハイ・インピーダンス検出回路は、第１ないし第３の発明のハイ・インピーダンス検出回路において、前記所定の論理回路は、切換信号によってその出力がハイ・インピーダンスになる、前記所定のノードに接続された出力回路を含み、前記電圧印加手段は、前記出力回路の出力がハイ・インピーダンスとなっているときに、前記切換信号に応答して前記所定のノードに電圧を印加することを特徴とする。
【００１８】
第７の発明に係るインタフェース回路は、第１の回路と第２の回路との間に設けられ、前記第１の回路から前記第２の回路に送られるディジタル信号の送受信の仲立ちをするインタフェース回路であって、前記第１の回路を接続するためのコネクタ手段と、前記コネクタ手段が開路のインピーダンスであるハイ・インピーダンスになっているか否かを検出して前記第２の回路に向けて通知するハイ・インピーダンス検出回路とを備えて構成される。
さらに、前記ハイ・インピーダンス検出回路の検出結果に基づいて、所定の時期に前記コネクタ手段が使用されているか否かを判定してその判定結果を前記第２の回路に通知し、リセット信号が与えられたときに再度判定を行い判定結果を前記第２の回路に通知する判定回路をさらに備えて構成される。
【００１９】
第８の発明に係るインタフェース回路は、第１の回路と第２の回路との間に設けられ、前記第１の回路から前記第２の回路に送られるディジタル信号の送受信の仲立ちをするインタフェース回路であって、前記第１の回路を接続するためのコネクタ手段と、前記コネクタ手段が開路のインピーダンスであるハイ・インピーダンスになっているか否かを検出して前記第２の回路に向けて通知するハイ・インピーダンス検出回路とを備えて構成される。
さらに、前記ハイ・インピーダンス検出回路の検出結果に基づいて、前記コネクタ手段が使用されているか否かを判定してその判定結果を前記第２の回路に通知する判定回路をさらに備え、前記ハイ・インピーダンス回路および前記判定回路は、前記コネクタ手段のハイ・インピーダンスを常に監視するように設定されていることを特徴とする。
【００２０】
第９の発明に係るインタフェース回路は、未使用時にはハイレベルおよびローレベルのいずれの論理レベルにも属さない中間レベルの電圧が与えられ、所定の回路を接続するためのコネクタ手段と、前記コネクタ手段と前記所定の回路との間に設けられ、前記コネクタ手段に接続された一方入力と前記中間レベルの電圧が与えられる他方入力を持つ差動増幅回路と、前記コネクタ手段の電圧が前記中間レベルになっているか否かを検出する中間電圧検出回路と、前記中間電圧検出回路の検出結果に基づいて、前記コネクタ手段が使用されているか否かを判定してその判定結果を前記所定の回路に通知する判定回路とを備え、前記差動増幅回路は、前記判定回路の判定結果に基づいてオンオフ制御されることを特徴とする。
【００２１】
第１０の発明に係るインタフェース回路は、第９の発明のインタフェース回において、前記判定回路は、前記所定の回路の出力を変化させるタイミングを与えるクロックの２周期分以上の所定の期間中ずっと前記中間電圧検出回路から前記中間レベルの電圧が検出されたことを示す検出結果が与えられたときに、前記コネクタ手段が使用されていると判定することを特徴とする。
【００２２】
【発明の実施の形態】
実施の形態１．
以下この発明の実施の形態１によるHigh-Z検出回路を図１ないし図８を用いて説明する。図１はこの発明の実施の形態１によるHigh-Z検出回路の構成を示す概念図である。このHigh-Z検出回路は、ディジタル回路中に設けられている。
図１において、１は例えばディジタル回路中に設けられる論理回路、２は論理回路１により駆動されるノード、３はノード２の信号値が保持される期間においてノード２の論理値を検出する第１の検出手段、４は電源電圧Ｖｄｄおよび接地電圧ＧＮＤのうち第１の検出手段３における検出結果とは逆の論理値を与える電圧を印加するための電圧印加手段、５は電圧印加手段４がノード２に電圧を印加するのを解除してノード２の状態を論理回路１が再駆動可能な状態にする電圧印加解除手段、６は電圧印加解除後にノード２の論理値を検出する第２の検出手段、７は第１および第２の検出手段３，６の検出結果に基づいてHigh-Zの判定を行う判定手段、８は論理回路１に供給されるクロックＣＬＫからHigh-Z検出回路を動作させるためのクロックＣＬＫ´を生成する内部クロック生成手段である。
【００２３】
なお、図１に示したHigh-Z検出回路では、第１および第２の検出手段３，６並びに電圧印加解除手段５に内部クロックＣＬＫ´が供給されてる。しかし、High-Z検出回路の態様は、このような構成に限られるものではなく、High-Z検出回路を構成している各手段１〜７が論理回路１の出力信号の変化に応じて適切に動作するのであれば、内部クロックＣＬＫ´が、どの手段に供給されていてもよい。
【００２４】
また、各手段３〜７は、他のどの手段の動作タイミングに基づいて自己の動作タイミングを決定してもよく、High-Z検出が可能になるタイミングの決定を行える構成は図１の構成に限定されるものではない。
【００２５】
図２は、論理回路１の出力段に設けられてノード２を駆動するためのトライステートバッファの構成を示す回路図である。図２のトランジスタＱ１，Ｑ２は、電源電圧Ｖｄｄと接地電圧ＧＮＤの供給を受けて動作するＣＭＯＳインバータを構成する。トランジスタＱ１，Ｑ２のゲートには、インバータＩｎ１の出力端子が接続される。トランジスタＱ１のソースにはトランジスタＱ３を介して電源電圧Ｖｄｄが供給されており、トランジスタＱ３のゲートにはインバータＩｎ２から制御信号ＴＲＩの反転信号が与えられる。トランジスタＱ２のソースはトランジスタＱ４を介して接地電圧ＧＮＤが供給されており、トランジスタＱ４のゲートには制御信号ＴＲＩが与えられる。
そして、制御信号ＴＲＩが‘Ｈ’の時、ノード２は、図２のトライステートバッファによって電源に接続され、あるいは接地される。この時、ノード２に出力される信号ＯＵＴは、インバータＩｎ１の入力端子に入力する信号ＩＮと同じ論理値を持つ。制御信号ＴＲＩが‘Ｌ’の時、ノード２はHigh-Zになる。
【００２６】
図３は、図１のHigh-Z検出回路の具体的構成の一態様を示す回路図である。図３において、１０は図１の第１および第２の検出手段３，６の働きを兼ねる電圧検出手段であり、その他の図１と同一符号のものは図１の同一符号部分に相当する部分である。なお、図３においては、図１で示した内部クロック発生手段８の記載を省略している。内部クロックＣＬＫ´、つまり信号Ｎは、クロックＣＬＫを逓倍するなどして簡単に生成できる。
【００２７】
電圧検出手段１０には、ノード２に接続された入力端子と該入力端子の信号値を増幅して出力するための出力端子を有するバッファＢｕ１、バッファＢｕ１の出力端子に接続されたトランスファゲートＴｒ１、およびトランスファゲートＴｒ１に信号Ｎの反転信号バーＮを供給するインバータＩｎ３が含まれる。トランスファゲートＴｒ１は、信号Ｎが‘Ｈ’の時に導通状態となり、その入力端子に与えられるバッファＢｕ１の出力端子の電圧をトランスファゲートＴｒ１の出力端子側へ伝達する。バッファＢｕ１は、ノード２の電圧がいずれかの論理値になっているため、ノード２の信号Ｐをバッファするとともに電圧を増幅してトランスファゲートＴｒ１の入力端子をほぼ電源電圧Ｖｄｄあるいは接地電圧ＧＮＤにする。バッファＢｕ１の出力が第２の検出回路の出力に相当し、トランスファゲートＴｒ１の出力が第１の検出回路の出力に相当するため、構成が簡単化される。
電圧印加手段４には、ドレインとトランスファゲートＴｒ１の出力端子に接続されたゲートと電源電圧Ｖｄｄが与えられるソースとを持つＰチャネルＭＯＳトランジスタＱ５、およびドレインとトランスファゲートＴｒ１の出力端子に接続されたゲートと接地電圧ＧＮＤが与えられるソースとを持つＮチャネルＭＯＳトランジスタＱ６が含まれる。
【００２８】
電圧印加解除手段５には、クロックＣＬＫ´を時間ｄｔ１だけ遅延させる遅延素子Ｄｅ１、遅延素子Ｄｅ１によって遅延したクロックＣＬＫ´をさらに時間ｄｔ２だけ遅延させる遅延素子Ｄｅ２、遅延素子Ｄｅ２の出力を反転させるインバータＩｎ４、インバータＩｎ４の出力と遅延素子Ｄｅ１の出力との論理和の否定を出力するＮＯＲゲートＮｏｒ１、ＮＯＲゲートＮｏｒ１の出力を反転するインバータＩｎ５、トランジスタＱ５のドレインに接続されたソースとノード２に接続されたドレインとインバータＩｎ５の出力信号バーＭを受けるゲートとを持つＰチャネルＭＯＳトランジスタＱ７、およびトランジスタＱ６のドレインに接続されたソースとノード２に接続されたドレインとＮＯＲゲートＮｏｒ１の出力信号Ｍを受けるゲートとを持つＮチャネルＭＯＳトランジスタＱ８が含まれる。
判定手段７には、バッファＢｕ１の出力とトランスファゲートＴｒ１によって伝達された信号との排他的論理和を出力するＸＯＲゲートＥｘ１が含まれる。
【００２９】
以上のように、電源電圧Ｖｄｄを与えるノードとノード２の間に直列に接続されたトランジスタＱ５，Ｑ７および接地電圧ＧＮＤを与えるノードとノード２との間に直列に接続されたトランジスタＱ６，Ｑ８によって、電圧の印加および電圧印加の解除を行うため、High-Z検出回路の構成が簡単で、高速な動作が可能である。
【００３０】
次に、図４および図５のタイミングチャートを用いて、図３に示したHigh-Z検出回路の動作を説明する。ここで、信号ＲはＸＯＲゲートＥｘ１の出力信号であり、信号ＱはトランスファゲートＴｒ１が伝達する信号であり、信号Ｐはノード２に伝達された信号である。
【００３１】
期間ｔ０は、論理回路１によってノード２が駆動された後、ノード２の信号が安定している期間で最初におとずれる期間である。期間ｔ０において、ノード２がHigh-Zであっても、ノード２は、リーク電流によって‘Ｈ’もしくは‘Ｌ’のいずれかの値を持つ。この時、信号Ｎが‘Ｈ’であるため、トランスファゲートＴｒ１の出力端子は、ノード２の論理値に応じて電源電圧Ｖｄｄあるいは接地電圧ＧＮＤになるようにバッファＢｕ１から電荷の供給を受ける。期間ｔ０の間、信号Ｍが‘Ｌ’であるため、トランジスタＱ７，Ｑ８はオフ状態にある。
期間ｔ０に続く期間ｔ１〜期間ｔ３もノード２の信号が安定している期間である。期間ｔ１において、信号Ｎが‘Ｈ’から‘Ｌ’に変化すると、トランスファゲートＴｒ１が非導通状態となり、期間ｔ０の時における信号Ｑの値が保持される。つまり、期間ｔ１，ｔ２における信号Ｑは、第１の検出手段がノード２の論理値として検出した結果ということになる。なお、トランスファゲートＴｒ１の出力端子には寄生容量があるため、その電圧は保持される。
電圧印加手段４を構成しているトランジスタＱ５，Ｑ６は、信号Ｑに応じて、いずれか一方がオン状態となる。すなわち、図４に示すように、期間ｔ０において、信号Ｐが‘Ｌ’であれば、トランジスタＱ５がオン状態となり、図５に示すように、信号Ｐが‘Ｈ’であれば、トランジスタＱ６がオン状態となる。
【００３２】
遅延素子Ｄｅ１によって、信号Ｎが‘Ｈ’から‘Ｌ’に変化するタイミングから時間ｄｔ１だけ遅延して、信号Ｍは‘Ｌ’から‘Ｈ’に変化する。そのため、トランジスタＱ７，Ｑ８がオン状態となる。換言すれば、この時、電圧印加解除手段５が電圧印加手段４にノード２への電圧の印加を許可していることになる。
信号Ｍが‘Ｈ’に変化してから時間ｄｔ２だけ遅れて、つまり、期間ｔ１の終了（期間ｔ２の始まり）において、信号Ｍは‘Ｈ’から‘Ｌ’に変化する。信号Ｍのこの変化によって、トランジスタＱ７，Ｑ８がオフする。つまり、電圧印加解除手段５が、電圧印加手段４の電圧の印加を解除する。
【００３３】
電圧の印加が解除されると、論理回路１によって再びノード２が駆動されるため、論理回路１によりノード２がHigh-Zになっていなければ、期間ｔ０におけるノード２の論理値に戻る。
【００３４】
期間ｔ２の始まりから論理回路１がノード２を駆動するのに必要な時間が経過した後、バッファＢｕ１が出力するのは、第２の検出手段としての検出結果である。この時にＸＯＲゲートＥｘ１が出力する、バッファＢｕ１の出力と信号Ｑの排他的論理和が、判定手段７におけるHigh-Zの判定結果になる。すなわち、この時の信号Ｒの値が‘Ｈ’であれば、論理回路１はノード２をHigh-Zにするような状態となっていることが分かる。信号Ｒの値が‘Ｌ’であれば、信号Ｑの値がそのまま論理回路１の出力と判断される。
期間ｔ３では、信号Ｎが‘Ｌ’に変化して、トランスファゲートＴｒ１が導通状態となる。
期間ｔ０〜ｔ２において信号Ｑが変化していないことからも分かるように、以上のようなHigh-Z検出回路を設けることにより、ディジタル回路中において、論理回路１の後段の回路にHigh-Z検出のためのノード２に対する電圧印加の影響を与えることなく、論理回路１が出力するHigh-Zを検出できる。
【００３５】
なお、上記実施の形態の説明では、論理回路１の駆動能力よりHigh-Z検出回路の駆動能力が大きく、電圧印加手段４によってノード２の論理値が変化する場合について説明したが、論理回路１の駆動能力が大きい場合でも判定を行うことが可能であり、判定結果に影響を与えることはない。
【００３６】
図６は、図１のHigh-Z検出回路の具体的構成の他の態様を示すブロック図である。図６において、１５はノード２の状態を検査判定するための検査判定ブロック、Ｑ９は電源電圧Ｖｄｄを受けるソースとノード２に接続されたドレインと検査判定ブロック１５からの制御信号ＳＣ１を受けるゲートを持ち制御信号ＳＣ１に応答してオンオフ制御されるＰチャネルＭＯＳトランジスタ、Ｑ１０は接地電圧ＧＮＤを受けるソースとノード２に接続されたドレインと検査判定ブロック１５からの制御信号ＳＣ２を受けるゲートを持ち制御信号ＳＣ２に応答してオンオフ制御されるＮチャネルＭＯＳトランジスタである。
【００３７】
検査判定ブロック１５は、図３に示したHigh-Z検出回路の構成とほぼ同じ構成を有する。すなわち、図３のHigh-Z検出回路からトランジスタＱ５〜Ｑ８を除き、信号Ｑと信号バーＭの論理積を制御信号ＳＣ１とし、信号Ｑと信号Ｍの論理積をを制御信号ＳＣ２とすることにより、検査判定ブロック１５が構成できる。図６の検査判定ブロック１５は、２入力ＡＮＤゲート１６，１７を２つ追加して実現している。
以上のように、電源電圧Ｖｄｄを与えるノードとノード２の間に設けられたトランジスタＱ９および接地電圧ＧＮＤを与えるノードとノード２との間に設けられたトランジスタＱ１０によって、電圧の印加および電圧印加の解除を行うため、High-Z検出回路の構成が簡単で、高速な動作が可能である。
【００３８】
評価用ＣＭＯＳトランジスタＱ９，Ｑ１０を図のように接続し、以下に示す手順を踏むことにより、ノード２が‘Ｈ’／‘Ｌ’／High-Zのうちどの状態であるかを検出することが可能となる。図７および図８を用いて検査判定の手順について説明する。
【００３９】
（１）期間ｔ１０において、検査判定ブロック１５は、ノード２における信号Ｐの論理値を検出する。この検出については図３のHigh-Z検出回路と同じであるため説明を省略する。
（２）期間ｔ１１において、検査判定ブロック１５は、トランジスタＱ９，１０を制御して、期間ｔ１０における信号Ｐとは逆の論理値になるような電圧をノード２へ印加する。すなわち、検査判定ブロック１５は、期間ｔ１１において期間ｔ１０における信号Ｐの値が‘Ｌ’なら、図７に示すように、制御信号ＳＣ１を‘Ｌ’にして、トランジスタＱ９をオンさせる。検査判定ブロック１５は、期間ｔ１１において期間ｔ１０における信号Ｐの値が‘Ｈ’なら、図８に示すように、制御信号ＳＣ２を‘Ｈ’にして、トランジスタＱ１０をオンさせる。
【００４０】
（３）期間ｔ１２において、検査判定ブロック１５は、トランジスタＱ９，Ｑ１０に対して期間ｔ１１に行った電圧の印加を解除するよう指示する。すなわち、検査判定ブロック１５は、期間ｔ１２において、制御信号ＳＣ１を‘Ｈ’にしてトランジスタＱ９をオフさせるとともに、制御信号ＳＣ２を‘Ｌ’にしてトランジスタＱ１０をオフさせる。
（４）期間ｔ１３における信号Ｐの論理値と期間ｔ１０における信号Ｐの論理値が異なっていれば、論理回路１の出力をHigh-Zと断定できる。逆に、期間ｔ１３における信号Ｐの論理値と期間ｔ１０における信号Ｐの論理値が同じであれば、論理回路１の出力信号は信号Ｐに等しいことが断定できる。
なお、上記実施の形態１の説明では、期間ｔ０とｔ２の信号Ｐの論理値の比較、あるいは期間ｔ１０とｔ１３の信号Ｐの論理値の比較を行ったが、High-Z検出回路の駆動能力が論理回路１の駆動能力より小さいのであれば、期間ｔ０とｔ１、期間ｔ１０とｔ１１とを比較してHigh-Z検出回路が駆動することによって論理値が変化したか否かを検出してHigh-Zを判定することができる。
なお、図６に示したHigh-Z検出回路は、電圧印加解除手段５からの信号Ｍによって電圧の印加を解除することができるよう構成されたものである。
【００４１】
実施の形態２．
実施の形態１によるHigh-Z検出回路は、図４および図５の期間ｔ１あるいは図７および図８の期間ｔ１１付近において貫通電流が流れるため、High-Z検出のための消費電力が大きくなる。また、配線容量および論理回路１の出力ゲートの容量が大きい場合、判定を行うために電圧を印加する際に充放電のための電流が流れ消費電力が大きくなる。また、論理回路１の駆動能力と評価用トランジスタＱ５〜Ｑ１０の駆動能力との関係を調整することが必要になる場合がある。
実施の形態２によるHigh-Z検出回路は、この問題を解決するための構成を有している。この発明の実施の形態２によるHigh-Z検出回路について図９ないし図１７を用いて説明する。
図９はこの発明の実施の形態２によるHigh-Z検出回路の構成を示す概念図である。このHigh-Z検出回路は、ディジタル回路中に設けられている。
図９において、２１は電圧印加手段４が電圧を印加している期間にはノード２と論理回路１の出力２Ａとを遮断するための開閉手段であり、その他図１と同一符号のものは図１の同一符号部分に相当する部分である。
【００４２】
開閉手段２１は、電圧印加のタイミングと電圧印加解除のタイミングで動作することが必要となるため、図９に示したHigh-Z検出回路では電圧印加手段４から電圧印加のタイミングを、電圧印加解除手段５から電圧印加を解除するタイミングを直接通知されるように構成されている。しかし、開閉手段２１は、間接的にこれらのタイミングを知得するように構成されていてもよく、図９の構成に限定されるものではない。
【００４３】
図１０は、図９のHigh-Z検出回路の具体的構成の一態様を示す回路図である。図１０のHigh-Z検出回路が、図３のHigh-Z検出回路と異なる点は、開閉手段２１が付加されている点だけである。開閉手段２１は、論理回路１の出力端子２Ａに接続された入力端子とノード２に接続された出力端子を持ち、信号Ｍおよびその反転信号バーＭによって制御されるトランスファゲートＴｒ２で構成されている。
【００４４】
図１１および図１２は、図１０に示したHigh-Z検出回路の動作を示すタイミングチャートである。図１１および図１２と図４および図５を比較して分かるように、期間ｔ０〜ｔ３に対応する期間ｔ２０〜ｔ２３における信号Ｍ，Ｎ，Ｐ，Ｑ，Ｒの相対的な変化はそれぞれ同じである。図１０のHigh-Z検出回路の動作において、図３のHigh-Z検出回路の動作と異なる点は、期間ｔ２１の信号Ｍが‘Ｈ’になっている間、図１０のHigh-Z検出回路のトランスファゲートＴｒ２が非導通状態となっている点だけである。
信号Ｍが‘Ｈ’の時は、トランジスタＱ７，Ｑ８がオン状態となっている期間であり、この時に、論理回路１の出力２Ａとノード２を切り放すことによって、消費電力を低く抑えることができる。そして、開閉手段２１をHigh-Z検出回路側に配置しているため、論理回路１の構成の如何にかかわらず低消費電力でHigh-Zの検出を可能する。
【００４５】
図１３は、図９のHigh-Z検出回路の具体的構成の他の態様を示すブロック図である。図１３において、２１は論理回路１の出力２Ａとノード２の間の導通／非導通を制御するための開閉手段、２５はノード２の状態を検査判定するための検査判定ブロック、Ｑ９は電源電圧Ｖｄｄを受けるソースとノード２に接続されたドレインと検査判定ブロック２５からの制御信号ＳＣ３を受けるゲートを持ち制御信号ＳＣ３に応答してオンオフ制御されるＰチャネルＭＯＳトランジスタ、Ｑ１０は接地電圧ＧＮＤを受けるソースとノード２に接続されたドレインと検査判定ブロック２５からの制御信号ＳＣ４を受けるゲートを持ち制御信号ＳＣ４に応答してオンオフ制御されるＮチャネルＭＯＳトランジスタである。
図１３の開閉手段２１は、例えば、図１０のようなトランスファゲートＴｒ２で構成される。
【００４６】
検査判定ブロック２５は、検査判定ブロック１５とほぼ同じ構成を有している。検査判定ブロック２５の構成が検査判定ブロック１５と異なる点は、制御信号ＳＣ３，ＳＣ４を生成する部分を有する点である。
図１４は、検査判定ブロック２５において、制御信号ＳＣ３，ＳＣ４を生成する部分の構成を示す回路図である。図１４において、ｌａ１は信号バーＭの後縁で信号Ｐあるいは信号Ｑの論理値をラッチするＤラッチ、Ｉｎ７はＤラッチｌａ１の出力を反転するインバータ、Ｄｅ３は信号バーＭを時間ｄｔ３だけ遅延させる遅延素子、Ｄｅ４は遅延素子Ｄｅ３の出力をさらに時間ｄｔ４だけ遅延させる遅延素子、Ｉｎ６は遅延素子Ｄｅ４の出力を反転するインバータ、Ｎｏｒ２はＤラッチｌａ１のＱ出力の否定とインバータＩｎ６の出力と遅延素子Ｄｅ３の出力の論理和をとってその結果の否定を信号ＳＣ４として出力する３入力ＮＯＲゲート、Ｏｒ１はＤラッチｌａ１のＱ出力とインバータＩｎ７の出力と遅延素子Ｄｅ３の出力の論理積をとってその結果を信号ＳＣ３として出力する３入力ＯＲゲートである。
【００４７】
図１５は、信号バーＭと図１４の回路によって生成される制御信号ＳＣ３，ＳＣ４の関係を示すタイミングチャートである。制御信号ＳＣ３は、信号バーＭの後縁においてＤラッチのＤ入力に与えられる信号が‘Ｌ’の時に、信号バーＭの後縁から時間ｄｔ３だけ遅延して立ち下がり、その立ち下がりからから時間ｄｔ４だけ遅延して立ち上がる。また、制御信号ＳＣ４は、信号バーＭの後縁においてＤラッチのＤ入力に与えられる信号が‘Ｈ’の時に、信号バーＭの後縁から時間ｄｔ３だけ遅延して立ち上がり、その立ち上がりからから時間ｄｔ４だけ遅延して立ち下がる。
【００４８】
図１６および図１７を用いて図１３のHigh-Z検出回路における検査判定の手順について説明する。
（１）期間ｔ３０において、検査判定ブロック２５は、ノード２における信号Ｐの論理値を検出する。この検出については図３のHigh-Z検出回路と同じであるため説明を省略する。
（２）期間ｔ３１において、検査判定ブロック２５は、トランジスタＱ９，１０を制御して、期間ｔ３０における信号Ｐとは逆の論理値になるような電圧をノード２へ印加する。すなわち、検査判定ブロック２５は、期間ｔ３１において期間ｔ３０における信号Ｐの論理値が‘Ｌ’なら、図１６に示すように、制御信号ＳＣ３を‘Ｌ’にして、トランジスタＱ９をオンさせる。検査判定ブロック２５は、期間ｔ３１において期間ｔ３０における信号Ｐの論理値が‘Ｈ’なら、図１７に示すように、制御信号ＳＣ４を‘Ｈ’にして、トランジスタＱ１０をオンさせる。
【００４９】
（３）期間ｔ３２において、検査判定ブロック２５は、期間ｔ３１に行った電圧の印加をトランジスタＱ９，Ｑ１０に対して解除させる。すなわち、検査判定ブロック２５は、期間ｔ３２において、信号バーＭを‘Ｈ’にしてトランジスタＱ９，Ｑ１０をオフさせる。
（４）期間ｔ３３における信号Ｐの論理値と期間ｔ３０における信号Ｐの論理値が異なっていれば、論理回路１の出力をHigh-Zと断定できる。逆に、期間ｔ３３における信号Ｐの論理値と期間ｔ３０における信号Ｐの論理値が同じであれば、論理回路１の出力信号は信号Ｐに等しいことが断定できる。
なお、制御信号ＳＣ３が‘Ｌ’になっている期間および制御信号ＳＣ４が‘Ｈ’になっている期間は、ともに、信号バーＭが‘Ｌ’になっている期間の中に収まるように設定されている。すなわち、ノード２にHigh-Z検出回路から電圧が印加される期間には、必ずノード２と論理回路１の出力端子２Ａが切断されいているような設定となっている。
【００５０】
実施の形態３．
実施の形態２のHigh-Z検出回路は、開閉手段を備えていたが、論理回路が論理回路の外部から与えられる制御信号によって出力をHigh-Zにすることができる場合には、開閉手段を省いてもHigh-Zの検出のための消費電力を削減できる。そのような機能を有する実施の形態３によるHigh-Z検出回路につてい図１８ないし図２１を用いて説明する。
【００５１】
図１８は実施の形態３によるHigh-Z検出回路の構成を示すブロック図である。図１８において、１Ａは外部から与えられる制御信号ＳＣ７によってノード２をHigh-Zにすることが可能な論理回路、２６はノード２の状態を検査判定するための検査判定ブロック、Ｑ９は電源電圧Ｖｄｄを受けるソースとノード２に接続されたドレインと検査判定ブロック２６からの制御信号ＳＣ５を受けるゲートを持ち制御信号ＳＣ５に応答しオンオフ制御されるＰチャネルＭＯＳトランジスタ、Ｑ１０は接地電圧ＧＮＤを受けるソースとノード２に接続されたドレインと検査判定ブロック２６からの制御信号ＳＣ６を受けるゲートを持ち制御信号ＳＣ６に応答してオンオフ制御されるＮチャネルＭＯＳトランジスタである。
【００５２】
検査判定ブロック２６の構成は、検査判定ブロック２５と同様の回路構成を有している。検査判定ブロック２５，２６の違いは、検査判定ブロック２５が信号バーＭを図１４の遅延素子Ｄｅ３およびＤラッチｌａ１に与えているのに対して、検査判定ブロック２６が図１４の遅延素子Ｄｅ３およびＤラッチｌａ１に対して制御信号ＳＣ７を与える点にある。図１４の遅延素子Ｄｅ３およびＤラッチｌａ１に制御信号ＳＣ７を与えることによって、ＮＯＲゲートＮｏｒ２から制御信号ＳＣ６が、ＯＲゲートＯｒ１から制御信号ＳＣ５が得られる。
【００５３】
図１９は、図１８の論理回路１Ａの出力段に設けられてノード２を駆動するためのトライステートバッファ２７の構成を示す回路図である。図１９において、Ａｎ４はインバータＩｎ２の入力端子およびトランジスタＱ４のゲートに制御信号ＳＣ７と制御信号ＴＲＩの論理積を出力するＡＮＤゲートであり、その他図２と同一符号のものは図２の同一符号部分に相当する部分である。
図１９のトライステートバッファ２７は、制御信号ＳＣ７が‘Ｌ’であれば、出力ＯＵＴをHigh-Zにする。
【００５４】
図１６および図１７と図２０および図２１を比較して分かるように、制御信号ＳＣ３がＳＣ５に、制御信号ＳＣ４がＳＣ６に、信号バーＭが制御信号ＳＣ７に置き換わっているだけで、その動作はほぼ同じである。
すなわち、図１３のHigh-Z検出回路が、期間ｔ３１における信号バーＭが‘Ｌ’の間、開閉手段２１により論理回路１の出力２Ａとノード２の接続を切断してノード２の論理値を強制的に変更するのに対し、図１８のHigh-Z検出回路は、期間ｔ４１における制御信号ＳＣ７が‘Ｌ’の間、論理回路１ＡがHigh-Zを出力してノード２の論理値の強制的な変更を容易にする。これにより、検出時においてトライステートバッファへの電流の流出、トライステートバッファ側からの電流の流入を防止して消費電力を削減する。
【００５５】
実施の形態４．
次に、この発明の実施の形態４について図２２を用いて説明する。上記各実施の形態では、High-Z検出回路がディジタル回路中に設けられて論理回路の出力を検出する場合について説明したが、High-Z回路は、‘Ｈ’と‘Ｌ’とHigh-Zの３つの状態の検出だけでなく、High-Zであるか否かの検出のみにも用いることができる。図２２に示すように、High-Z検出回路３５は、内部に所定の回路３３を有し、所定の回路３３へ入力端子３２に接続される外付け回路３１から入力バッファ３４を介して所定の回路３３に信号を伝達する装置３０のインタフェースに設けることもできる。インタフェース回路ＩＦ１は、入力端子３２と入力バッファ３４とHigh-Z検出回路３５を含んでいる。
なお、High-Z検出回路３５には、外付け回路３１と独立して動作するものであれば、実施の形態１，２に示したHigh-Z検出回路以外の他の構成のHigh-Z検出回路を用いることもできる。
例えばＣＭＯＳ入力の場合は、しきい値自体が回路のトランジスタサイズで決まるＣＭＯＳインバータなどを入力バッファ３４に用いる。入力バッファ３４は、ＣＭＯＳインバータＩｎ８，Ｉｎ９で構成され、入力端子３２に何も接続されないときにはHigh-Zになる。
High-Z検出回路３５は、High-Z検出用の端子を入力端子３２と入力バッファ３４の間に接続し、入力端子３２がHigh-Zになったいるか否かを検出する。低い出力インピーダンスを持つ外付け回路３１が接続されない場合、あるいは動作しないときにはHigh-Zになるような外付け回路３１が接続されこのような外付け回路３１が未使用の場合等には、High-Z検出回路３５がHigh-Zを検出して、入力端子３２に外付け回路３１が接続されていないあるいは外付け回路３１が未使用である等を判別することができる。なお、High-Z 検出回路３５は、ＣＭＯＳインバータを用いた入力バッファに限らず、未使用時にHigh-Zになる仕様の入力インタフェースには適用できる。
【００５６】
そして、入力端子や入力ポートが複数ある場合に、外付け回路３１が接続されていない入力端子や入力ポートを知ることは、装置の取り扱いや保守などを容易にする。例えば、新しい外付け回路３１が挿入されると、装置は、これを検知して自動的にその新しい外付け回路３１に接続されているポートや入力端子にアドレスを割り振ることができる。
なお、High-Z検出回路３５に、図３あるいは図１０のHigh-Z検出回路を用いて、入力バッファ３４に信号Ｑを与えることによって、検出時のコネクタ３２の電圧変化の影響を入力バッファ３４に及ぼさずに、High-Zの検出ができる。
また、High-Z検出回路３５に、図６あるいは図１３のHigh-Z検出回路を用いる時に、High-Z検出回路がコネクタ３２を駆動する能力を外付け回路３１のそれより小さくすることで、検出時のコネクタ３２の電圧変化を抑えつつHigh-Zの検出ができる。
【００５７】
実施の形態５．
次に、この発明の実施の形態５によるインタフェース回路について図２３ないし図２５を用いて説明する。図２３は、この発明の実施の形態５によるインタフェース回路の構成を説明するためのブロック図である。図２３において、３６はHigh-Z検出回路３５の検出結果ＦＥを受けて外付け回路３１が接続されているか否かを判定するとともに未使用の通知を所定の回路３３に対して行う判定回路、３７はリセット信号Ｓｒを受ける端子、３８はリセット信号Ｓｒのバッファを行う入力バッファ、３９は入力バッファ３８の出力とマイクロプロセッサインタフェースからの信号μＰＩ／Ｆとの論理和を判定回路３６に対して出力するＯＲゲートであり、その他図２２と同一符号のものは図２２の同一符号部分に相当する部分である。入力端子３２と入力バッファ３４，３８とHigh-Z検出回路３５と判定回路３６とＮＯＲゲート３９が、インタフェース回路ＩＦ２を構成する。
【００５８】
判定回路３６は、リセット入力Ｒを持ち、装置３０Ａの外部から与えられるリセット信号Ｓｒや内部から与えられる信号μＰＩ／Ｆによって初期化が可能な構成となっている。外付け回路３１を後から接続する場合にも、入力インタフェース回路ＩＦ２は、接続後に初期化をおこうことにより、初期化時点における入力端子３２に接続される回路の有無の判定を行うことができる。例えば装置３０Ａに付属するスイッチあるいはマイクロプロセッサを制御するソフトウェアを用いて判定回路３６をリセットすることにより、所定の回路３３に対し、明示的にシステム変更を認識させることが可能になる。
【００５９】
図２４は、図２３に示した判定回路３５の構成の一例を示す論理図である。図２４において、Ａｎ５は検出有効化信号ＦＶとクロックＣＬＫの論理積を出力するＡＮＤゲート、ｌａ２はＡＮＤゲートＡｎ５の出力の立ち上がりにおいて端子４０から受けるHigh-Z検出回路３５の検出結果ＦＥを保持するＤラッチ、Ｂｕ２はＤラッチｌａ２のＱ出力をバッファして端子４４から未使用通知信号ＮＵとして出力するためのバッファ、Ｉｎ１２は検出有効化信号ＦＶの反転信号Ｗを端子４３から出力するためのインバータである。
【００６０】
図２３のHigh-Z検出回路３５の判定結果ＦＥが、端子４０に与えられる。図２３のＮＯＲゲート３９は、端子４１に接続される。図２３の所定の回路３３から出力されるクロックＣＬＫが端子４２に与えられる。図２３のHigh-Z検出回路３５は、端子４３に接続される。端子４４に、図２３の所定の回路３３が接続される。信号Ｗは、例えは、図３のHigh-Z検出回路であれば、クロックＣＬＫ´や信号Ｎの代わりに用いられる。
【００６１】
検出有効化信号ＦＶは、例えば、システムの立ち上げ時に、リセット解除直後に‘Ｈ’にするなどに設定する。また、その後、システム構成を変更したときに、装置内部のマイクロプロセッサインタフェースなどを通じて明示的に指示された場合に特定の期間だけ‘Ｈ’になるように構成される。
図２５に示すように、検出有効化信号ＦＶが‘Ｈ’になっている間に、High-Z検出回路３５の検出結果ＦＥが‘Ｈ’になると、クロックＣＬＫの立ち上がりでそのデータがＤラッチｌａ２に取り込まれ、判定回路３６の未使用通知信号ＮＵが‘Ｈ’になる。この未使用通知信号ＮＵが‘Ｈ’になることによって、所定の回路３３は、外付け回路３１が接続されていないことを認識することができる。所定の回路３３が、外付け回路３１が接続されていないときにその外付け回路３１に対する処理を停止することにより装置３０Ａでの消費電力が削減される。
【００６２】
実施の形態６．
次に、この発明の実施の形態６によるインタフェース回路について図２６を用いて説明する。図２６は、この発明の実施の形態６によるインタフェース回路の構成を説明するためのブロック図である。図２６において、３６ＡはHigh-Z検出回路３５の検出結果ＦＥを受けて外付け回路３１が接続されているか否かを連続的に判定するとともに未使用の通知を所定の回路３３に対して行う判定回路であり、その他図２３と同一符号のものは図２３の同一符号部分に相当する部分である。インタフェース回路ＩＦ３は、入力端子３２と入力バッファ３４とHigh-Z検出回路３５と判定回路３６Ａを含んでいる。
【００６３】
判定回路３６Ａは、入力端子３２に外付け回路３１が接続されるか否かを常時監視してリアルタイムに判定するために、例えば、図２４のＤラッチのデータ取り込みタイミングを与えるＡＮＤゲートＡｎ５の出力、およびHigh-Z検出回路３５に与える信号Ｗに代えて、クロックＣＬＫを逓倍した信号を用いる。
【００６４】
High-Z検出回路３５および判定回路３６ＡはHigh-Z検出を連続して行い、入力端子３２が外付け回路３１から駆動されたことを検出する。しかも、所定の回路３３の動作を規定しているソフトウェアの工程と比較すると、誤差のうちほどの無視できる時間内に検出でき、リアルタイム検出が可能になる。
【００６５】
実施の形態７．
次に、この発明の実施の形態７によるインタフェース回路について図２７ないし図３０を用いて説明する。図２７は、この発明の実施の形態７によるインタフェース回路の構成を説明するためのブロック図である。図２７において、５０はインタフェース回路ＩＦ４が設けられている装置、５１はインタフェース回路ＩＦ４に接続された外付け回路、５２はインタフェース回路ＩＦ４に設けられ外付け回路５１が接続される入力端子、５３は装置５０の内部に設けられインタフェース回路ＩＦ４を介して外付け回路５１とデータの授受を行う所定の回路である。外付け回路５１は、例えば、ＴＴＬレベルの信号を出力する。
インタフェース回路ＩＦ４は、外付け回路５１が接続される入力端子５２、入力端子５２に接続された非反転入力端子と反転入力端子間の電位差を増幅する差動増幅回路５４、入力端子５２の電圧を検出する中間電圧検出回路５５、中間電圧検出回路５５の検出結果に応じて入力端子５２の使用状態を判定する判定回路５６、および差動増幅回路５７の反転入力端子に接続され終端電圧Ｖｔｔを受ける電圧端子５７を含んでいる。
【００６６】
外付け回路５１が入力端子５２に接続されていないときには、入力端子５２は、‘Ｈ’でも‘Ｌ’でもない、その中間の中間電圧Ｖｔｔになる。中間電圧検出回路５５は、中間電圧Ｖｔｔを検出して、入力バッファとして機能している差動増幅回路５４を停止させることで、低消費電力化を実現する。
【００６７】
その際同時に、判定回路５６は、入力端子５２が未使用であることを所定の回路５３に通知する。未使用通知信号ＮＵが、例えばマイクロプロセッサインタフェースに接続するレジスタをセットする様に構成し、システム全体を監理しているマイクロプロセッサは、このレジスタを参照することで、そのポートが使用されているかあるいは未接続かを判定できる。そして、このマイクロプロセッサは、未使用のポートに対する処理をスキップすることで処理を高速化でき、また、未使用の入力端子やポートからデータを取り込んでエラーを発生することを妨げるなどのメリットがある。
【００６８】
図２８は、中間電圧検出回路５５の構成の一例を示す回路図である。図２８において、６０は図２７の入力端子５２に接続される端子、６１は中間電圧の上限電圧ＶＲ１と下限電圧ＶＲ２を発生する参照電圧発生部、６２は端子６０に接続された反転入力端子と参照電圧発生部６１から電圧ＶＲ１を受ける非反転入力端子とそれら端子間の電位差を増幅して出力するための出力端子を有する差動増幅回路、６３は端子６０に接続された非反転入力端子と参照電圧発生部６１から電圧ＶＲ２を受ける反転入力端子とそれら入力端子間の電位差を増幅して出力するための出力端子を有する差動増幅回路、６４は差動増幅回路６２，６３の出力の否定論理和を端子６５に対して出力するＮＯＲゲート、６５は図２７の判定回路５６に接続される端子である。
図２８の中間電圧検出回路５５の端子６５の電圧は、端子６０の電圧が電源電圧Ｖｄｄと電圧ＶＲ１の間あるいは接地電圧ＧＮＤと電圧ＶＲ２の間にあるときは、‘Ｌ’である。一方、端子６５の電圧は、端子６０の電圧が電圧ＶＲ１と電圧ＶＲ２の間の中間電圧になっているときは、‘Ｈ’である。
【００６９】
図２９は、図２７の判定回路５６の構成の一例を示す論理図である。図２９において、Ａｎ６は検出有効化信号ＦＶとクロックＣＬＫの論理積を出力するＡＮＤゲート、ｌａ３はＡＮＤゲートＡｎ６の出力の立ち上がりにおいて端子７０から受ける中間電圧検出回路５５の検出結果ＦＥを保持するＤラッチ、Ｂｕ３はＤラッチｌａ３のＱ出力をバッファして端子７４から未使用通知信号ＮＵとして出力するためのバッファ、Ｂｕ４はＤラッチｌａ３のＱ出力をバッファして端子７５からパワーダウン信号ＰＤとして出力するためのバッファである。
【００７０】
判定回路５６は中間電圧を検出すると、差動増幅回路５４を停止させ、かつ、未使用通知信号ＮＵを発生する。検出を実施するタイミングは検出有効化信号ＦＶで明示的に与えることができる。検出有効化信号ＦＶは、例えば、装置５０の立ち上げ時のリセット解除直後に‘Ｈ’になるように設定する。また、その後、外付け回路５１の着脱により装置５０の構成が変更される可能性があるときは、装置５０内部のマイクロプロセッサインタフェースなどを通じて明示的に指示された場合に特定の期間だけ‘Ｈ’になるように構成される。この検出有効化信号ＦＶが‘Ｈ’である期間中に中間電圧の検出結果ＦＥがＤラッチｌａ３に取り込まれ、これが‘Ｈ’であると未使用通知信号ＮＵおよびパワーダウン信号ＰＤを‘Ｈ’にする。
【００７１】
未使用通知信号ＮＵは、例えば、装置５０内部のマイクロプロセッサインタフェース部分の特定のレジスタをセットするように構成され、装置５０外部からマイクロプロセッサインタフェースを通してこのレジスタからデータを読み出すことで、該当入力が接続されているか否かを、例えば装置５０内部のマイクロプロセッサを用いて判断することが可能になる。
なお、図２９に示したパワーダウン信号ＰＤとして未使用通知信号ＮＵを用いているが、未使用通知信号ＮＵに基づいてマイクロプロセッサが同信号の生成を指示するように構成してもよい。具体的には、ある特定のレジスタがパワーダウン信号ＰＤに割り当てられていて、そのレジスタの出口をパワーダウン信号ＰＤを与える差動増幅回路５４に接続すればよい。
なお、検出有効化信号ＦＶを、クロックを分周するなどして与えれば、定期的に使用状態を検出可能になる。
【００７２】
実施の形態８．
次に、この発明の実施の形態８によるインタフェース回路について図３１および図３２を用いて説明する。図３１は、この発明の実施の形態８によるインタフェース回路の構成要素である判定回路を説明するための回路図である。図３２は、図３１に示した判定回路の動作を説明するためのタイミングチャートである。
図３１の判定回路８０は、図２７の判定回路５６に代えて用いられる。図３１の判定回路８０は、所定の周期にわたって中間電圧の判定を行うように構成されている。例えば、クロックＣＬＫの１００周期分の期間にわたって中間電圧が検出されつづければ、判定回路８０は、図２７の入力端子５２に外付け回路５１が接続されていないと判定して、差動増幅回路５４を停止させるパワーダウン信号ＰＤを‘Ｈ’にする。このように複数周期にわたって中間電圧が観察されたときに未接続と判断することによって、一周期あるいは比較的短い期間だけ誤動作によって検出結果ＦＥが‘Ｈ’になり未接続と判断される場合を回避することができ、誤って判断することを防止することができる。
【００７３】
図３１において、８１は図２８の中間電圧検出回路５５の端子６５に接続される端子、８２は図２７の差動増幅回路５４の出力端子に接続される端子、８３は図２７の所定の回路５３からクロックＣＬＫを受ける端子、８４は未使用通知信号ＮＵを出力するための端子、８５はパワーダウン信号ＰＤを出力するための端子、ｌａ４は端子８３から受けるクロックＣＬＫの立ち下がりで検出有効化信号ＦＶを取り込み検出有効化信号ＦＶおよびその否定をＱ出力およびバーＱ出力とするＤラッチ、Ｉｎ１３は端子８２から受けた検出有効化信号ＦＶを反転出力するインバータ、ｌａ５は端子８３から受けるクロックＣＬＫの立ち上がりでインバータＩｎ１３から与えられるＤ入力を取り込み取り込んだインバータＩｎ１３の出力およびその否定をＱ出力およびバーＱ出力とするＤラッチ、Ａｎ１０は端子８２から受けた検出有効化信号ＦＶとＤラッチｌａ４のバーＱ出力との論理積を信号ＳＳ１として出力するＡＮＤゲート、Ａｎ１１はインバータＩｎ１３の出力とＤラッチｌａ５のバーＱ出力との論理積を信号ＳＳ２として出力するＡＮＤゲート、Ｎａ２は端子８１から受けた検出結果ＦＥとＤラッチｌａ４のＱ出力の論理積の否定を信号ＳＳ３として出力するＮＡＮＤゲート、ＳＲ１は信号ＳＳ１でセットされＱ出力を‘Ｈ’とし信号ＳＳ３でリセットされＱ出力を‘Ｌ’とし信号ＳＳ１，ＳＳ３が共に‘Ｌ’の時に保持状態となるセットリセットフリップフロップ回路、ｌａ６は信号ＳＳ２の立ち上がりでセットリセットフリップフロップ回路ＳＲ１のＱ出力を取り込むＤラッチ、Ｂｕ５はＤラッチｌａ６のＱ出力を端子８４から出力するためのバッファ、Ｂｕ６はＤラッチｌａ６のＱ出力を端子８５から出力するためのバッファである。
【００７４】
図３２を用いて判定回路８０の動作について説明する。
（１）期間ｔ５０において、Ｄラッチｌａ４のＱ出力は‘Ｌ’であり、Ｄラッチｌａ５のＱ出力は‘Ｈ’である。
（２）検出有効化信号ＦＶが‘Ｈ’になると、次にクロックＣＬＫが立ち下がるまでの期間ｔ５１の間ずっとＡＮＤゲートＡｎ１０の出力が‘Ｈ’になる。この時、セットリセットフリップフロップ回路ＳＲ１は、ＡＮＤゲートＡｎ１０の出力、つまり信号ＳＳ１が‘Ｈ’になっことによってセットされる。
（３）期間ｔ５２およびｔ５３の間で、Ｄラッチｌａ４のＱ出力が‘Ｈ’になっているので、High-Zの検出結果ＦＥが‘Ｌ’になれば、セットリセットフリップフロップ回路ＳＲ１がリセットされる。しかし、この間検出結果ＦＥが常に‘Ｈ’であれば、フリップフロップ回路ＳＲ１は、リセットされず、Ｑ出力として‘Ｈ’を保持する。
【００７５】
（４）期間ｔ５３において、検出有効化信号ＦＶが立ち下がると、次にクロックＣＬＫが立ち上がるまで、ＡＮＤゲートＡｎ１１の出力、つまり信号ＳＳ２は‘Ｈ’を保持する。この信号ＳＳ２が立ち上がるタイミングで、Ｄラッチｌａ６がフリップフロップ回路ＳＲ１のＱ出力を取り込み、保持する。従って、この時までフリップフロップ回路ＳＲ１がリセットされなければ、Ｄラッチｌａ６は、未使用通知信号ＮＵおよびパワーダウン信号ＰＤとして‘Ｈ’を出力し、リセットされれば‘Ｌ’を出力する。
【００７６】
【発明の効果】
以上説明したように、請求項１記載の発明のハイ・インピーダンス検出回路によれば、電圧印加手段によって電圧を印加する前と電圧印加を解除した後の所定のノードの電圧を、第１および第２の検出手段によって検出して判定手段でその結果の違いを判定することで、電圧印加手段によって印加した電圧で与えられる論理値が所定の論理回路により再駆動され異なる論理値に変化するか否かを検知することができるように構成されているので、所定のノードがハイ・インピーダンスになっているか否かを判別することができるという効果がある。
【００７７】
請求項２記載の発明のハイ・インピーダンス検出回路によれば、第１および第３のスイッチング素子により所定のノードに第１および第２の電圧のうちのいずれの電圧を印加するかを決定し、第１および第３のスイッチング素子にそれぞれ直列に接続された第２および第４のスイッチング素子を電圧を印加する期間だけオンするよう構成されているので、構成が簡単で、かつ高速に電圧の印加およびその解除を行うことができるハイ・インピーダンス検出回路を提供することができるという効果がある。
【００７８】
請求項３記載の発明のハイ・インピーダンス検出回路によれば、第１の電圧および第２の電圧が第１および第２のスイッチング素子により所定のノードに供給され、第１および第２のスイッチング素子による所定のノードへの電圧の印加およびその解除の指示を制御信号によって与えるよう構成されているので、構成が簡単で、かつ高速に電圧の印加およびその解除を行うことができるハイ・インピーダンス検出回路を提供することができるという効果がある。
【００７９】
請求項４記載の発明のハイ・インピーダンス検出回路によれば、第５のスイッチング素子がオフ状態の時に、第５のスイッチング手段の出力端子に保持される信号を第１の検出手段の出力とし、バッファ手段の出力を第２の検出手段の出力とするので、構成が簡単化されるという効果がある。
【００８０】
請求項５記載の発明のハイ・インピーダンス検出回路によれば、所定のノードへの電圧印加時に所定のノードと所定の論理回路の出力とを開閉手段によって電気的に遮断するよう構成されているので、所定の論理回路への電流の流出あるいは所定の論理回路からの電流の流入を防止することができ、ハイ・インピーダンス検出のための消費電力を低減することができるという効果がある。さらに、所定の論理回路と所定のノードの間にある容量によるハイ・インピーダンス検出時の消費電力の増加も防ぐことができる。
【００８１】
請求項６記載の発明のハイ・インピーダンス検出回路によれば、電圧印加手段は、所定の論理回路の所定のノードに対する出力がハイ・インピーダンスになっているときに、所定のノードに電圧を印加するように構成されているので、所定の論理回路への電流の流出あるいは所定の論理回路からの電流の流入を防止することができ、ハイ・インピーダンス検出のための消費電力を低減することができるという効果がある。
【００８３】
請求項７記載の発明のインタフェース回路によれば、ハイ・インピーダンス検出回路が第１の回路の接続されるコネクタ手段のハイ・インピーダンスを検出することにより、コネクタ手段に第１の回路が接続されているか否かを判断することができるという効果がある。
さらに、判定回路にリセット信号を与えれば、繰り返し判定が行えるので、所望のタイミングでコネクタ手段の未使用を判定できるという効果がある。
【００８４】
請求項８記載の発明のインタフェース回路によれば、ハイ・インピーダンス検出回路が第１の回路の接続されるコネクタ手段のハイ・インピーダンスを検出することにより、コネクタ手段に第１の回路が接続されているか否かを判断することができるという効果がある。
さらに、ハイ・インピーダンス検出回路および判定回路によりコネクタ手段のハイ・インピーダンスが常に監視されるよう構成されているので、第１の回路によってコネクタ手段が駆動されたことを検知することができるという効果がある。
【００８５】
請求項９記載の発明のインタフェース回路によれば、コネクタ手段に所定の回路が接続されておらず、コネクタ手段が中間電圧になっているときには、判定回路が差動増幅回路をオフさせることができるように構成されているので、コネクタ手段が使用されていないときのインタフェース回路の消費電力を低減することができるという効果がある。
【００８６】
請求項１０記載の発明のインタフェース回路によれば、判定回路において、所定の期間中ずっと中間電圧検出回路から中間電圧が検出されたことを示す検出結果が与えられたときに、コネクタ手段が使用されていると判定するよう構成されているので、判定の誤りを減少させることができるという効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるハイ・インピーダンス検出回路の構成を示す概念図である。
【図２】 図１の論理回路の出力段に設けられるトライステートバッファの回路図である。
【図３】 図１のハイ・インピーダンス検出回路の具体的構成の一態様を示す回路図である。
【図４】 図３のハイ・インピーダンス検出回路の動作を示すタイミングチャートである。
【図５】 図３のハイ・インピーダンス検出回路の動作を示すタイミングチャートである。
【図６】 図１のハイ・インピーダンス検出回路の具体的構成の他の態様を示すブロック図である。
【図７】 図６のハイ・インピーダンス検出回路の動作を示すタイミングチャートである。
【図８】 図６のハイ・インピーダンス検出回路の動作を示すタイミングチャートである。
【図９】 この発明の実施の形態２によるハイ・インピーダンス検出回路の構成を示す概念図である。
【図１０】 図９のハイ・インピーダンス検出回路の具体的構成の一態様を示す回路図である。
【図１１】 図１０のハイ・インピーダンス検出回路の動作を示すタイミングチャートである。
【図１２】 図１０のハイ・インピーダンス検出回路の動作を示すタイミングチャートである。
【図１３】 図９のハイ・インピーダンス検出回路の具体的構成の他の態様を示す回路図である。
【図１４】 制御信号ＳＣ３，ＳＣ４を生成する部分の構成を示す回路図である。
【図１５】 図１４の回路の動作を説明するためのタイミングチャートである。
【図１６】 図１３のハイ・インピーダンス検出回路の動作を示すタイミングチャートである。
【図１７】 図１３のハイ・インピーダンス検出回路の動作を示すタイミングチャートである。
【図１８】 この発明の実施の形態３によるハイ・インピーダンス検出回路の構成を示す概念図である。
【図１９】 図１８の論理回路の出力段に設けられるトライステートバッファの回路図である。
【図２０】 図１８のハイ・インピーダンス検出回路の動作を示すタイミングチャートである。
【図２１】 図１８のハイ・インピーダンス検出回路の動作を示すタイミングチャートである。
【図２２】 この発明の実施の形態４によるインタフェース回路の構成を説明するためのブロック図である。
【図２３】 この発明の実施の形態５によるインタフェース回路の構成を説明するためのブロック図である。
【図２４】 図２３の判定回路の構成の一例を示す回路図である。
【図２５】 図２４の判定回路の動作を示すタイミングチャートである。
【図２６】 この発明の実施の形態６によるインタフェース回路の構成を説明するためのブロック図である。
【図２７】 この発明の実施の形態７によるインタフェース回路の構成を説明するためのブロック図である。
【図２８】 図２７の中間電圧検出回路の構成の一例を示す回路図である。
【図２９】 図２７の判定回路の構成の一例を示す回路図である。
【図３０】 図２９の判定回路の動作を示すタイミングチャートである。
【図３１】 この発明の実施の形態８によるインタフェース回路に用いられる判定回路の構成の一例を示すブロック図である。
【図３２】 図３１の判定回路の動作を示すタイミングチャートである。
【図３３】 従来のインタフェース回路を説明するための回路図である。
【図３４】 図３３の回路の入出力信号の波形図である。
【図３５】 従来のインタフェース回路を説明するための斜視図である。
【図３６】 従来のインタフェース回路の一例を示す回路図である。
【符号の説明】
１ 論理回路、２ ノード、３ 第１の検出手段、４ 電圧印加手段、５ 電圧印加解除手段、６ 第２の検出手段、７ 判定手段、１０ 電圧検出手段、２１ 開閉手段、３２，５２ コネクタ、３６，５６，８０ 判定回路、３５ ハイ・インピーダンス検出回路、５５ 中間電圧検出回路。
Claims (11)
- 所定の論理回路の出力を受けて閉路になっているときのハイレベルおよびローレベル、並びに開路のインピーダンスを呈するハイ・インピーダンスのいずれかになる所定のノードに接続され、前記所定のノードがハイ・インピーダンスになったことを検出するハイ・インピーダンス検出回路において、前記所定のノードの状態が保持される期間において、前記所定のノードの論理値を検出する第１の検出手段と、
前記ハイレベルを与える第１の電圧および前記ローレベルを与える第２の電圧のうち前記第１の検出手段における検出結果とは逆の論理値を与える電圧を前記所定のノードに印加する電圧印加手段と、
前記電圧印加手段による電圧の印加を解除して前記所定のノードを前記所定の論理回路が再駆動可能な状態にする電圧印加解除手段と、
電圧印加解除後に、前記所定のノードの論理値を検出する第２の検出手段と、
前記第１および第２の検出手段の検出結果に基づいて前記所定のノードのハイ・インピーダンスの判定を行う判定手段と
を備える、ハイ・インピーダンス検出回路。 - 前記電圧印加手段および電圧印加解除手段は、
前記第１の電圧を与えるノードと前記所定のノードの間に直列に接続され、それぞれ第１の制御信号および第２の制御信号に応じてオンオフする第１のスイッチング素子および第２のスイッチング素子と、
前記第２の電圧を与えるノードと前記所定のノードの間に直列に接続され、それぞれ第３の制御信号および第４の制御信号に応じてオンオフする第３のスイッチング素子および第４のスイッチング素子とを含み、
前記第１および第３のスイッチング素子は、前記第１の検出手段の検出結果に応じた前記第１および第３の制御信号によって、いずれか一方がオン状態となり、
前記第２および第４のスイッチング素子は、前記第２の制御信号と前記第４の制御信号に応答して、前記所定のノードに電圧を印加する期間だけいずれもオンすることを特徴とする、請求項１記載のハイ・インピーダンス検出回路。 - 前記電圧印加手段は、
前記第１の電圧が与えられる一方端子、前記所定のノードに接続された他方端子、および制御端子を持ち、該制御端子に与えられる第１の制御信号に応答しオンオフする第１のスイッチング素子と、
前記第２の電圧が与えられる一方端子、前記所定のノードに接続された他方端子、および制御端子を持ち、該制御端子に与えられる第２の制御信号に応答してオンオフする第２のスイッチング素子とを含み、
前記電圧印加解除手段は、
前記第１および第２のスイッチング素子がオンし得る期間をそれぞれ指示する第３および第４の制御信号を出力し、
前記第１の検出手段は、
前記所定のノードの論理値に応じて前記第１または第２のスイッチング素子の一方がオンすることを許可する第５の制御信号を出力し、
前記第１の制御信号は前記第３の制御信号と前記第５の制御信号の論理演算を行うことによって生成され、
前記第２の制御信号は前記第４の制御信号と前記第５の制御信号の論理演算を行うことによって生成されることを特徴とする、請求項１記載のハイ・インピーダンス検出回路。 - 前記第１の検出手段と前記第２の検出手段は、
前記所定のノードに接続された入力端子、および該入力端子に入力された信号と同じ論理値を持つ信号を出力するための出力端子を持つバッファ手段と、
前記バッファ手段の前記出力端子に接続された入力端子、出力端子、および切換信号が与えられる制御端子を持つ第５のスイッチング素子とを含み、
前記電圧印加手段が前記所定のノードに電圧の印加を開始する前に前記第５のスイッチング素子を前記切換信号により非導通状態にし、前記第５のスイッチング素子の前記入力端子から前記第２の検出手段の検出結果を出力するとともに前記第５のスイッチング素子の前記出力端子から前記第１の検出手段の検出結果を出力することを特徴とする、請求項１ないし請求項３のいずれか一項に記載のハイ・インピーダンス検出回路。 - 前記所定のノードと前記所定の論理回路との間に設けられ、前記電圧印加手段が前記所定のノードに電圧の印加を開始する前に、前記所定のノードと前記所定の論理回路の出力とを電気的に遮断し、前記電圧印加解除手段が電圧の印加を解除した後に前記所定のノードと前記所定の論理回路を電気的に接続する開閉手段をさらに備える、請求項１ないし請求項４のいずれか一項に記載のハイ・インピーダンス検出回路。
- 前記所定の論理回路は、
切換信号によってその出力がハイ・インピーダンスになる、前記所定のノードに接続された出力回路を含み、
前記電圧印加手段は、
前記出力回路の出力がハイ・インピーダンスとなっているときに、前記切換信号に応答して前記所定のノードに電圧を印加することを特徴とする、請求項１ないし請求項３のいずれか一項に記載のハイ・インピーダンス検出回路。 - 第１の回路と第２の回路との間に設けられ、前記第１の回路から前記第２の回路に送られるディジタル信号の送受信の仲立ちをするインタフェース回路において、
前記第１の回路を接続するためのコネクタ手段と、
前記コネクタ手段が開路のインピーダンスであるハイ・インピーダンスになっているか否かを検出して前記第２の回路に向けて通知するハイ・インピーダンス検出回路と
を備えており、
前記ハイ・インピーダンス検出回路の検出結果に基づいて、所定の時期に前記コネクタ手段が使用されているか否かを判定してその判定結果を前記第２の回路に通知し、リセット信号が与えられたときに再度判定を行い判定結果を前記第２の回路に通知する判定回路をさらに備える、インタフェース回路。 - 第１の回路と第２の回路との間に設けられ、前記第１の回路から前記第２の回路に送られるディジタル信号の送受信の仲立ちをするインタフェース回路において、
前記第１の回路を接続するためのコネクタ手段と、
前記コネクタ手段が開路のインピーダンスであるハイ・インピーダンスになっているか否かを検出して前記第２の回路に向けて通知するハイ・インピーダンス検出回路と
を備えており、
前記ハイ・インピーダンス検出回路の検出結果に基づいて、前記コネクタ手段が使用されているか否かを判定してその判定結果を前記第２の回路に通知する判定回路をさらに備え、
前記ハイ・インピーダンス回路および前記判定回路は、前記コネクタ手段のハイ・インピーダンスを常に監視するように設定されていることを特徴とする、インタフェース回路。 - 未使用時にはハイレベルおよびローレベルのいずれの論理レベルにも属さない中間レベルの電圧が与えられ、所定の回路を接続するためのコネクタ手段と、
前記コネクタ手段と前記所定の回路との間に設けられ、前記コネクタ手段に接続された一方入力と前記中間レベルの電圧が与えられる他方入力を持つ差動増幅回路と、
前記コネクタ手段の電圧が前記中間レベルになっているか否かを検出する中間電圧検出回路と、
前記中間電圧検出回路の検出結果に基づいて、前記コネクタ手段が使用されているか否かを判定してその判定結果を前記所定の回路に通知する判定回路とを備え、
前記差動増幅回路は、前記判定回路の判定結果に基づいてオンオフ制御されることを特徴とする、インタフェース回路。 - 前記判定回路は、前記所定の回路の出力を変化させるタイミングを与えるクロックの２周期分以上の所定の期間中ずっと前記中間電圧検出回路から前記中間レベルの電圧が検出されたことを示す検出結果が与えられたときに、前記コネクタ手段が使用されていると判定することを特徴とする、請求項９記載のインタフェース回路。
- 前記判定回路は、前記所定の回路の出力を変化させるタイミングを与えるクロックの２周期分以上の所定の期間中ずっと前記中間電圧検出回路から前記中間レベルの電圧が検出されたことを示す検出結果が与えられたときに、前記コネクタ手段が使用されていると判定することを特徴とする、請求項１０記載のインタフェース回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12444096A JP3693751B2 (ja) | 1996-05-20 | 1996-05-20 | ハイ・インピーダンス検出回路、およびインタフェース回路 |
| US08/719,888 US5874835A (en) | 1996-05-20 | 1996-09-25 | High impedance detecting circuit and interface circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12444096A JP3693751B2 (ja) | 1996-05-20 | 1996-05-20 | ハイ・インピーダンス検出回路、およびインタフェース回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09312562A JPH09312562A (ja) | 1997-12-02 |
| JP3693751B2 true JP3693751B2 (ja) | 2005-09-07 |
Family
ID=14885563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12444096A Expired - Fee Related JP3693751B2 (ja) | 1996-05-20 | 1996-05-20 | ハイ・インピーダンス検出回路、およびインタフェース回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5874835A (ja) |
| JP (1) | JP3693751B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2322042B (en) * | 1997-02-05 | 2002-02-06 | Ericsson Telefon Ab L M | Radio architecture |
| CN113589202B (zh) * | 2020-04-30 | 2023-01-13 | 华为技术有限公司 | 充电接口的检测电路和检测装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6050795A (ja) * | 1983-08-31 | 1985-03-20 | Hitachi Micro Comput Eng Ltd | 半導体集積回路 |
| JPS6177770A (ja) * | 1984-09-25 | 1986-04-21 | Toshiba Corp | 半導体集積回路装置 |
| US4743842A (en) * | 1987-03-11 | 1988-05-10 | Grumman Aerospace Corporation | Tri-state circuit tester |
| JP2567172B2 (ja) * | 1992-01-09 | 1996-12-25 | 株式会社東芝 | 半導体回路の出力段に配置される出力回路 |
| US5598110A (en) * | 1994-11-01 | 1997-01-28 | Acer Incorporated | Detector circuit for use with tri-state logic devices |
-
1996
- 1996-05-20 JP JP12444096A patent/JP3693751B2/ja not_active Expired - Fee Related
- 1996-09-25 US US08/719,888 patent/US5874835A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5874835A (en) | 1999-02-23 |
| JPH09312562A (ja) | 1997-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7533209B2 (en) | Universal serial bus circuit which detects connection status to a USB host | |
| JP3573701B2 (ja) | 出力バッファ回路 | |
| US7292067B2 (en) | Method and apparatus for buffering bi-directional open drain signal lines | |
| US6411122B1 (en) | Apparatus and method for dynamic on-die termination in an open-drain bus architecture system | |
| US8258844B2 (en) | System-wide reset of multiple electronic devices | |
| JP5026438B2 (ja) | 電力制御回路 | |
| KR100702838B1 (ko) | 반도체 장치에서의 임피던스 콘트롤러블 출력 구동회로 및그에 따른 임피던스 콘트롤 방법 | |
| US20110075740A1 (en) | Configurable Differential to Single Ended IO | |
| US7403036B2 (en) | Interface circuit | |
| JP3693751B2 (ja) | ハイ・インピーダンス検出回路、およびインタフェース回路 | |
| JP4568096B2 (ja) | 入出力回路 | |
| KR100825791B1 (ko) | 저속 ａｔｅ 장비를 사용하여 용이하게 테스트될 수 있는고속 메모리장치 및 이에 대한 입출력핀 제어방법 | |
| KR100558489B1 (ko) | 반도체 장치의 온 다이 터미네이션 회로 및 방법 | |
| CN110622011B (zh) | 用于开漏通信系统的中继器 | |
| JP2012008785A (ja) | バス接続回路を備えた半導体装置及びそのバス接続方法 | |
| JPH11215031A (ja) | 電子機器 | |
| JP4492852B2 (ja) | 半導体集積回路装置 | |
| KR100439041B1 (ko) | 반도체 장치의 입출력 회로 | |
| US6275088B1 (en) | Method and apparatus for dynamic impedance clamping of a digital signal delivered over a transmission line | |
| TWI397919B (zh) | 控制信號線傳輸資料之電路及其控制方法 | |
| CA2335312C (en) | Interface module with protection circuit and method of protecting an interface | |
| US7259591B1 (en) | Multi-bit configuration pins | |
| JP7091456B2 (ja) | 車載電子制御装置 | |
| US6172539B1 (en) | Synchronous buffer circuit and data transmission circuit having the synchronous buffer circuit | |
| JP2000022762A (ja) | データ送受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050511 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050622 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080701 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |