JP7091456B2 - 車載電子制御装置 - Google Patents

車載電子制御装置 Download PDF

Info

Publication number
JP7091456B2
JP7091456B2 JP2020530073A JP2020530073A JP7091456B2 JP 7091456 B2 JP7091456 B2 JP 7091456B2 JP 2020530073 A JP2020530073 A JP 2020530073A JP 2020530073 A JP2020530073 A JP 2020530073A JP 7091456 B2 JP7091456 B2 JP 7091456B2
Authority
JP
Japan
Prior art keywords
integrated circuit
power supply
arithmetic unit
internal power
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020530073A
Other languages
English (en)
Other versions
JPWO2020012928A1 (ja
Inventor
比呂志 簡野
陽 宇佐美
昌宏 土肥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Astemo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Astemo Ltd filed Critical Hitachi Astemo Ltd
Publication of JPWO2020012928A1 publication Critical patent/JPWO2020012928A1/ja
Application granted granted Critical
Publication of JP7091456B2 publication Critical patent/JP7091456B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B60VEHICLES IN GENERAL
    • B60RVEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R16/00Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
    • B60R16/02Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
    • B60R16/023Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for transmission of signals between vehicle parts or subsystems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Mechanical Engineering (AREA)
  • Logic Circuits (AREA)
  • Information Transfer Systems (AREA)

Description

本発明は、車載電子制御装置内の通信において、通信手段双方の信号電圧レベルを合わせることを目的とした車載電子制御装置に関する。
車載電子制御装置内のデバイス間では、ハイレベルの電圧である”1”とローレベルの電圧である”0”の2値で表現されるシリアル通信が一般的に用いられる。デバイス間で正常な通信を行う為には、受信(入力)側の電圧閾値に対応した適切な送信(出力)側の信号電圧レベルが必要である。送受信間の信号電圧レベルが合わなければ、受信側で送信内容が正しく受け取れず(”0”と”1”を正しく判別できない)、通信が成立しない。
また、車載電子制御装置が駆動するリレーやソレノイドなどの数は年々増加し、駆動装置の制御端子を個別に演算装置が制御するのは困難になっている。このため、高速のシリアル通信で駆動装置を内蔵した集積回路と演算装置をつなぐ方法が採用され始めている。
このような高速シリアル通信を用いれば、リアルタイムの制御を確保しながら、演算装置が直接多くの駆動装置の制御端子を制御する必要がなく、大幅に演算装置及び駆動装置を内蔵した集積回路のピンを削減することができる。
尚、一般的に高速通信には同相ノイズに強い差動方式が用いられている。ここで、高速化が求められるのは、演算装置から駆動装置を内蔵した集積回路への通信であり、集積回路から演算装置へは通常のハイレベルとローレベルの低速通信が用いられている。
このような状況の中で、演算装置の高機能化に伴い、ピン数が増加するとともに、一つのピンに複数の入出力機能が割り当てられるなどの使い勝手の向上が図られている。
特開2014-226947
特許文献1では、CANトランシーバーと演算装置の間で行われるシリアル通信が表記されている。ここでTxDは演算装置からCANトランシーバーへ送られる出力信号であり、RxDは演算装置がCANトランシーバーから受取る入力信号である。これらの通信は前述の車載電子制御装置内のデバイス間で行われる低速通信に該当する。但し、CANトランシーバーがCANバスラインを使って他の車載電子制御装置と行う差動方式の通信は、車載電子制御装置内で行われる前述の高速シリアル通信には該当しない。
このようなCANトランシーバーと演算装置間の信号電圧レベルは、CANトランシーバーに設けられたVioピンで設定される。このVioピンを演算装置のVccと接続することで、RxDとしてCANトランシーバーから演算装置に出力される信号電圧レベルが、演算装置のVccに設定される。また、演算装置からCANトランシーバーに入力されるTxDの信号電圧レベルはVccであり、CANトランシーバーの入力閾値はVccレベルに適した値に設定される。このようにして、CANトランシーバーと演算装置の入出力信号電圧レベルは適正な値に設定されるため、問題なく通信が行われることになる。
しかし、前述のように演算装置の高機能化に伴い、演算装置のピン数が大幅に増加するとともに、一つのピンに複数の入出力機能が割り当てられているため、演算装置の個別の入出力ピンの信号電圧レベルを任意に設定することが困難になっている。
一般的には、シリアル通信に用いられるピンの信号電圧レベルは、5Vもしくは3.3Vに予め固定されているか、複数のピンの信号電圧レベルを設定するための複数のVioピンが設けられているか、いずれかの方法が用いられている。
また、差動方式を用いた高速シリアル通信の場合、一般的に予めデバイス間の信号電圧レベルが規定され、任意に設定することはできない。
例えば、信号電圧レベルが規定された差動方式を用いた高速シリアル通信を採用した集積回路と、複数のピンの信号電圧レベルをVioピンで設定する方法が用いられている演算装置の場合を想定する。集積回路側は、高速シリアル通信の信号電圧レベルが規定されているため、任意に設定することはできない。一方、演算装置側は、高速シリアル通信に用いるピンだけを、任意の信号電圧レベルに設定することはできないため、両者の信号電圧レベルが合わず、通信が成立しない場合が有り得る。
本発明が解決しようとする課題は、このように高機能化と複雑化が進む演算装置に対し、差動方式を用いた高速シリアル通信の集積回路側の出力信号電圧レベルを任意に設定できるようにすることである。
上記課題を解決するため、本発明に係る車載電子制御装置では、集積回路内に差動方式を用いた高速シリアル通信の出力信号電圧レベルを切り替えるためのスイッチを設け、演算装置からの通信で前記スイッチを切り替えることで、集積回路側の出力信号電圧レベルを任意に設定することができる。
また、本発明では、集積回路内に差動方式を用いた高速シリアル通信の出力信号電圧レベルを切り替えるためのスイッチと、前記スイッチを切り替えるためのピンを設け、前記ピンをハイレベルやローレベルなどに設定することで、集積回路側の出力信号電圧レベルを任意に設定することができる。
また、本発明では、集積回路内に差動方式を用いた高速シリアル通信の出力信号電圧レベルを与えるためのピンを設け、前記ピンに任意の電源電圧を与えることで、集積回路側の出力信号電圧レベルを任意に設定することができる。
さらに、本発明では、集積回路の差動方式を用いた高速シリアル通信の出力信号ライン上に、信号電圧レベル変換回路を設けることで、演算装置に入力される信号電圧レベルを任意に設定することができる。
本発明によれば、集積回路に新たなピンを設けることなく、集積回路側の出力信号電圧レベルを任意に設定して、演算装置との通信を成立させることができる。
また、本発明によれば、新たにピンを設けることで、集積回路と演算装置との間の通信定義を変更せずに、集積回路側の出力信号電圧レベルを任意に設定して、演算装置との通信を成立させることができる。
さらに、本発明によれば、集積回路を変更せずに、信号電圧レベル変換回路を追加するだけで演算装置に入力される信号電圧レベルを任意に設定して、演算装置との通信を成立させることができる。
実施例1の回路構成図 電圧切替スイッチ103の詳細図 実施例2の回路構成図 実施例3の回路構成図 実施例4の回路構成図 実施例5の回路構成図 実施例5の回路構成図
以下、本発明の実施例について、図面を用いて説明する。
図1と図2を用いて、本発明の実施例1を説明する。
車載電子制御装置1は、演算装置101と集積回路102が設けられており、両者は差動方式を用いた高速シリアル通信を行う。
演算装置101は、「」を行う。
集積回路102は、「」を行う。
データレジスタ105は、「」を行う。
演算装置101から集積回路102に入力されるデータは、差動方式のSI+とSI-の2つの信号で構成される。SI+は差動入力信号線(+)201を介して、SI-は差動入力信号線(-)を介して、演算装置101から集積回路102で通信される。差動方式は予め各々のバイアスレベルと信号振幅が規定されており、規定を満足するデバイスであれば正常に通信することができる。
また、集積回路102から演算装置101に入力されるデータは、ハイレベルとローレベルであらわされるシリアル出力データのSO203である。
集積回路102の出力インタフェース104には、出力信号電圧レベルを切り替えるためのスイッチ103が設けられている。スイッチ103は、出力インターフェース104の接続先をVCC33(3.3V電源)とVCC5(5V電源)の何れかに切り替えるように設けられている。スイッチ103は、データレジスタ105の出力である切替信号204で制御される。
図1に示すように、演算装置101の入力インタフェース106の電源電圧ピン301がVCC5に接続されている場合、演算装置101は差動信号SI+201とSI-202で、集積回路102のデータレジスタ105の図示していない出力信号電圧レベルレジスタをVCC5に設定する。このレジスタがVCC5に設定されると、切替信号204はスイッチ103がVCC5を選択するように制御し、出力インタフェース104にはVCC5が供給される。これにより、シリアル出力データのSO203はハイレベルが5Vの信号になり、演算装置101との通信が成立する。
一方で、演算装置101の入力インタフェース106の電源電圧ピン301がVCC33に接続されている場合は、同様に切替信号204はスイッチ103がVCC33を選択するように制御し、シリアル出力データのSO203はハイレベルが3.3Vの信号になり、演算装置101との通信が成立する。
尚、本実施例では便宜的に出力信号電圧レベルを、VCC33(3.3V電源)とVCC5(5V電源)の2種類にしているが、これらの電圧値に限定するものではなく、異なる電圧値に設定する構成であればよい。また、2種類に限定されるものでなく、3種類以上の電圧設定値を備えていても構わない。以下の実施例でも同様である。
本実施例は、差動信号線からの入力値に基づいて集積回路102に設けられるスイッチ素子の制御を行い、出力インターフェース104に供給する内部電源の電圧レベルを任意の値に選択するようにしているので、集積回路102に新たなピンを設けることなく集積回路102のSO203の信号電圧レベルを任意に設定可能となる。本実施例によれば、集積回路102のピン数を増やすことなく、様々な演算装置101との通信を成立させることができるという特有の効果を奏する。
以下、本発明の実施例2を図3により説明する。
実施例1では、集積回路102の出力インタフェース104の出力信号電圧レベルを切り替えるためのスイッチ103を、データレジスタ105の出力である切替信号204で制御していた。
これに対し、本実施例では、図3に示すように切替信号204を設定するためのピン302を設けている。例えばピン302に5Vが与えられた時にスイッチ103がVCC33を、0V(GND)が与えられた時にVCC5を選択するとした場合、図3に示すようにピン302をGNDに接続すれば、シリアル出力データのSO203はハイレベルが5Vの信号になり、演算装置101との通信が成立することになる。
ピン(端子)302の接続先は、例えば、集積回路102や演算装置101が実装される基板に設けられている電圧ラインである。
本実施例によれば、集積回路102の出力インターフェースの接続先を、第1の内部電源(3.3V)又は第2の内部電源(5V)に切り替える切り替え制御を、ピン302に接続される電圧に応じて実施するようにしているので、集積回路102のデータレジスタ105のレジスタ構成を変更することなく、集積回路102のSO203の信号電圧レベルを任意に設定可能である。本実施例も同様に、様々な演算装置101との通信を同一の集積回路の回路構成で成立させることができる。
図4を用いて、本発明の実施例3を説明する。
実施例2では、集積回路102の出力インタフェース104の出力信号電圧レベルを切り替えるためのスイッチ103を、集積回路102に内蔵していた。
これに対し、本実施例では、図4に示すようにスイッチ103を設けず、集積回路102の出力インタフェース104の出力信号電圧レベルを設定するためのピン401を設けている。
例えば図4に示すようにピン401をVCC5に接続すれば、シリアル出力データのSO203はハイレベルが5Vの信号になり、演算装置101との通信が成立することになる。
一方で、図4で示したピン401の接続先を、VCC5からVCC33に変更すれば、演算装置101の入力インターフェースの信号電圧レベルが3.3Vであった場合でも、演算装置101との通信が成立することとなる。
ピン(端子)401の接続先は、例えば、集積回路102や演算装置101が実装される基板に設けられている電圧ラインである。
本実施例によれば、集積回路102は、出力インターフェース104と接続される端子401を備えており、端子401に演算装置101の入力インターフェース106の信号電圧レベルと等しい電圧と接続することで、演算装置101の入力インターフェースと集積回路102の出力インターフェースの信号レベルを等しくしている。本構成により、集積回路102のデータレジスタ105のレジスタ構成の変更や、スイッチ103の追加もなく、最小限の変更で集積回路102のSO203の信号電圧レベルを任意に設定して、演算装置101との通信を成立させることができる。本実施例も同様に、様々な演算装置101との通信を同一の集積回路の回路構成で成立させることができる。
図5を用いて本発明の実施例4の説明を行う。
本実施例では、集積回路102は、内部電源VCC33と出力インターフェース104との間に、ダイオード501が設けられている。ダイオード501は、内部電源VCC33から出力インターフェース104の方向を順方向とするように設けられている。
そして、集積回路102には、ダイオード501と出力インターフェース104の間に接続するピン(端子)401が設けられている。
ピン401を集積回路102の内部で、ダイオード501を介してVCC33に接続しておけば、ピン401をオープンにした時はダイオード501を介して出力インタフェース104にVCC33が与えられ、シリアル出力データのSO203はハイレベルが3.3Vの信号にできる。尚、正確にはダイオード501の順方向電圧VFを考慮して、VCC33よりもVF分高い電圧をダイオード501のアノードに供給する必要がある。
演算装置101の入力インターフェース106の信号電圧レベルが、内部電源VCC33からダイオード501を介して出力インターフェース104に供給される電圧と等しい場合には、前記端子をオープンとすることで、出力インターフェース104と入力インターフェース106の信号電圧レベルが等しくなり、通信を成立させることができる。
演算装置101の入力インターフェース106の信号電圧レベルが、内部電源VCC33からダイオード501を介して出力インターフェース104に供給される電圧よりも大きい場合(VCC5)には、端子401に前記信号電圧レベルと等しい電圧(VCC5)と接続することで、出力インターフェース104と入力インターフェース106の信号電圧レベルが等しくなり、通信を成立させることができる。
ピン(端子)401の接続先は、例えば、集積回路102や演算装置101が実装される基板に設けられている電圧ラインである。
本実施例によれば、ピン401がオープンか接続されているかで出力インターフェース104の信号電圧レベルが判断可能であるので、外観検査が容易となる。本実施例も同様に、様々な演算装置101との通信を同一の集積回路の回路構成で成立させることができる。
以下、本発明の実施例5を図6と図7により説明する。
実施例1から実施例3は、集積回路102に新たな手段を追加することにより、課題を解決する方法を示しているが、本実施例は集積回路102の変更を伴わない解決方法である。
図6に示すように集積回路102の出力インタフェース104の出力信号電圧レベルはVCC33に固定されており、シリアル出力データのSO203はハイレベルが3.3Vの信号になっている。
これに対し、演算装置101の入力インタフェース106の電源電圧ピン301がVCC5に接続されているため、入力インタフェース106は信号電圧レベルが5Vに対応した閾値であり、ハイレベルの電圧である”1”とローレベルの電圧である”0”を正しく判別できない可能性がある。
本実施例では、集積回路102の出力インタフェース104の信号を、信号電圧レベル変換回路601を介して、演算装置101の入力インタフェース106に入力させる。信号電圧レベル変換回路601は、例えば3.3V入力に対応して5V出力可能な汎用ロジックICのAND回路や、OR回路、バッファ回路などを用いることで容易に実現できる。
信号電圧レベル変換回路601を用いて、集積回路102の出力インタフェース104の出力であるSO203のハイレベルを3.3Vから5Vに変換して、演算装置101の入力インタフェース106に入力することで、通信を成立させることができる。
更なる好例を図7を用いて示す。演算装置101の入力を、集積回路102だけでなく、第2の集積回路702および第3の集積回路703と共用する場合は、出力信号の衝突を回避するために、それぞれの信号電圧レベル変換回路701、704、705に出力をハイインピーダンスにする機能を持たせる必要がある。
出力をハイレベルとローレベルの電圧だけでなく、ハイインピーダンスにする汎用ロジックICを用いればこの機能は容易に実現できる。尚、図示していないハイインピーダンスにするための制御信号は、演算装置101から各集積回路101、702、703に出力される図示していないチップセレクト信号を用いれば良い。
本実施例によれば、演算装置101や集積回路102の変更を伴うことなく、両者の通信を成立させることができる。また、演算装置の入力を複数の集積回路で共有することができる。
1 …車載電子制御装置101…演算装置102…集積回路103…出力信号電圧レベルを切り替えるためのスイッチ104…集積回路102の出力インタフェース105…集積回路102のデータレジスタ106…演算装置101の入力インタフェース201…差動入力信号線(+)202…差動入力信号線(-)203…集積回路102のシリアル出力データ204…スイッチ103の切替信号301…入力インタフェース106の電源電圧ピン302…切替信号204を設定するためのピン401…出力インタフェース104の出力信号電圧レベルを設定するためのピン501…内部ダイオード601…信号電圧レベル変換回路602…演算装置101のシリアル入力データ701,704,705…出力をハイインピーダンスにする機能を持つ信号電圧レベル変換回路702…第2の集積回路703…第3の集積回路706…共有される演算装置101のシリアル入力データ

Claims (2)

  1. データレジスタを有する集積回路と、
    前記集積回路の前記データレジスタに入力される入力データを出力する演算装置と、を備え、
    前記演算装置から前記集積回路への通信は差動方式であり、
    前記集積回路から前記演算装置への通信はシリアル方式である車載用電子制御装置において、
    前記演算装置は、
    第1の外部電源で駆動され、前記集積回路からの通信信号を前記演算装置に入力する入力インターフェースと、
    前記演算装置の電源とは別に設けられ、前記第1の外部電源を前記入力インターフェースに接続する電源電圧ピンと、を備え、
    前記集積回路に出力される前記入力データは、前記第1の外部電源の電圧の情報を含み、
    前記集積回路は、
    第1の内部電源と、
    前記第1の内部電源と電圧レベルが異なる第2の内部電源と、
    前記第1及び第2の内部電源の何れか一方が接続されて駆動され、接続された一方の前記内部電源の電圧レベルで前記集積回路のデータレジスタから前記演算装置への通信信号を出力する出力インターフェースと、
    前記出力インターフェースに接続される前記内部電源を、前記第1または第2の内部電源に切り替える切り替え部と、
    前記切り替え部により切り替えられる前記出力インターフェースの前記内部電源を前記演算装置からの入力データに含まれる前記第1の外部電源の電圧の情報に基づいて制御する制御部と、を備える車載電子制御装置。
  2. データレジスタを有する集積回路と、
    前記集積回路の前記データレジスタに入力されるデータを出力する演算装置と、を備え、
    前記演算装置から前記集積回路への通信は差動方式であり、
    前記集積回路から前記演算装置への通信はシリアル方式である車載用電子制御装置において、
    前記演算装置は、
    第1の外部電源で駆動され、前記集積回路からの通信信号を前記演算装置に入力する入力インターフェースと、
    前記演算装置の電源とは別に設けられ、前記第1の外部電源を前記入力インターフェースに接続する電源電圧ピンと、を備え、
    前記集積回路は、
    第1の内部電源と、
    前記第1の内部電源と電圧レベルが異なる第2の内部電源と、
    前記第1及び第2の内部電源の何れか一方が接続されて駆動され、接続された一方の前記内部電源の電圧レベルで前記集積回路のデータレジスタから前記演算装置への通信信号を出力する出力インターフェースと、
    前記出力インターフェースに接続される前記内部電源を、前記第1または第2の内部電源に切り替える切り替え部と、
    前記切り替え部により切り替えられる前記出力インターフェースの前記内部電源を選択するための設定端子と、を備え、
    記演算装置の入力インターフェースを駆動する前記第1の外部電源の電圧に対応した前記内部電源が前記出力インターフェースに接続されるように、前記設定端子に接続する電圧を設定する車載電子制御装置。
JP2020530073A 2018-07-13 2019-06-24 車載電子制御装置 Active JP7091456B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018132854 2018-07-13
JP2018132854 2018-07-13
PCT/JP2019/024868 WO2020012928A1 (ja) 2018-07-13 2019-06-24 車載電子制御装置

Publications (2)

Publication Number Publication Date
JPWO2020012928A1 JPWO2020012928A1 (ja) 2021-06-03
JP7091456B2 true JP7091456B2 (ja) 2022-06-27

Family

ID=69141952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020530073A Active JP7091456B2 (ja) 2018-07-13 2019-06-24 車載電子制御装置

Country Status (2)

Country Link
JP (1) JP7091456B2 (ja)
WO (1) WO2020012928A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202422677U (zh) 2011-12-30 2012-09-05 上海博泰悦臻电子设备制造有限公司 车载显示系统
JP2015216613A (ja) 2013-10-09 2015-12-03 株式会社デンソー 歪み補償システム及び通信装置
WO2016075727A1 (ja) 2014-11-14 2016-05-19 ルネサスエレクトロニクス株式会社 半導体装置及びその制御方法
WO2017104346A1 (ja) 2015-12-15 2017-06-22 セイコーエプソン株式会社 回路装置、電気光学装置、電子機器、移動体及びエラー検出方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005018312A (ja) * 2003-06-25 2005-01-20 Sony Corp 信号伝送装置および方法、ならびに情報機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202422677U (zh) 2011-12-30 2012-09-05 上海博泰悦臻电子设备制造有限公司 车载显示系统
JP2015216613A (ja) 2013-10-09 2015-12-03 株式会社デンソー 歪み補償システム及び通信装置
WO2016075727A1 (ja) 2014-11-14 2016-05-19 ルネサスエレクトロニクス株式会社 半導体装置及びその制御方法
WO2017104346A1 (ja) 2015-12-15 2017-06-22 セイコーエプソン株式会社 回路装置、電気光学装置、電子機器、移動体及びエラー検出方法

Also Published As

Publication number Publication date
WO2020012928A1 (ja) 2020-01-16
JPWO2020012928A1 (ja) 2021-06-03

Similar Documents

Publication Publication Date Title
US7940086B2 (en) Interface circuit that can switch between single-ended transmission and differential transmission
KR0167471B1 (ko) Cmos 동시 전송 양방향 구동기/수신기
JP4403462B2 (ja) オンダイターミネーション回路を備えた半導体メモリ装置
EP0817441A2 (en) Integrated circuit chip with adaptive input-output port
US7411421B1 (en) Apparatus and method for generating differential signal using single-ended drivers
WO2002077835A1 (fr) Dispositif a semi-conducteurs de commande de communication et systeme d'interface
JP2002094365A (ja) 出力バッファ回路
KR20070109189A (ko) 기준 전압 발생 회로, 이를 포함하는 반도체 장치 및 기준전압 발생 방법
KR20100043971A (ko) 출력신호의 전압 스윙을 조절할 수 있는 출력 회로, 이를 포함하는 반도체 장치, 및 반도체 장치들을 포함하는 통신 시스템
US20030025528A1 (en) Universal pecl/lvds output structure
US7512024B2 (en) High-speed memory device easily testable by low-speed automatic test equipment and input/output pin control method thereof
US6347850B1 (en) Programmable buffer circuit
US11343065B2 (en) Serial bidirectional communication circuit and method thereof
JP7091456B2 (ja) 車載電子制御装置
EP1986383A1 (en) Differential signal transmitting apparatus and differential signal receiving apparatus
JP4439124B2 (ja) データ依存駆動強度制御ロジックを備えたバス・ドライバ
EP2464009B1 (en) Differential signal termination circuit
KR20020064666A (ko) 드라이버회로 및 데이터 통신장치
US7768310B2 (en) Semiconductor device, method of switching drive capability of the semiconductor device, and system including semiconductor devices
JP2007529114A (ja) 構成可能な入出力端子
US7705655B2 (en) Input buffer circuit
US20230084654A1 (en) Semiconductor integrated circuits that support enhanced signal multiplexing operations for i/o buffers
KR100757432B1 (ko) 디스플레이 패널 제어부를 위한 차동신호 수신 장치
KR101337772B1 (ko) 상이한 통신규격을 갖는 통신포트 공유방법 및 그 장치
JP2007306569A (ja) 基準電圧発生回路及びこれを含むシステム並びに基準電圧発生方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220615

R150 Certificate of patent or registration of utility model

Ref document number: 7091456

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150