JP2015216613A - 歪み補償システム及び通信装置 - Google Patents

Abstract

【課題】データ受信側の第２通信ノードに歪み補償用の回路を設けず、しかもテストパターンの受信結果を送り返す回路を第２通信ノードに設けることなく、第１及び第２通信ノード間の通信処理に使用される伝送線路による信号歪みを補償できるようにした歪み補償システム及び通信装置を提供する。【解決手段】通信装置５の送信部２３が伝送線路６を通じて通信装置４の受信部１３にトレーニングパターンを送信し、通信装置４の受信部１３が歪み補償を行う。このときＤＦＥ回路１２は内蔵するデジタルフィルタのフィルタ定数を収束させる。エンファシス回路８はＤＦＥ回路１２により収束されたフィルタ定数を送信部１０に内蔵されたデジタルフィルタのフィルタ定数として使用する。そして、通信装置４の送信部１０は歪み補償して送信する。【選択図】図１

Description

本発明は、データ伝送時に生じる歪みを補償するための歪み補償システム及び通信装置に関する。

複数の通信ノードが、伝送線路を通じて互いにデータ通信するとき、データレートが高くなるに従い伝送波形が歪む。このとき伝送波形の歪みがシンボル間干渉となり、正常なデジタル通信処理を妨げる。

伝送線路の伝送路特性が事前に把握されているときには、通信装置がエンファシス回路を備えていれば波形歪みを補償でき歪みの影響を極力排除して正常にデータ通信できる。エンファシス回路は一般にプリエンファシス方式とディエンファシス方式があるが、これらはほぼ実装形態が同一で効果もほぼ同様である。

例えばディエンファシス方式は例えばパーソナルコンピュータの内部バス等に採用されている。パーソナルコンピュータの内部バスは、例えばある送信ビットがその直後の１ビットに影響する波形歪みを考慮している。

一般化すると、ある送信ビットがその直後の１又は複数ビットに影響することを考慮し、これらの影響に応じて生じた歪みを補償できるようにした方式も考えられる。しかし、伝送線路の伝送特性はケーブル長又は材質等に応じて変化するため この状況を事前に把握できないときには伝送路特性を知ることは難しい。

その他、波形歪みを改善する技術としては、Adaptive ＤＦＥ(Decision Feedback Equalizer) と称される技術がある。ＤＦＥ技術は、受信部が受信波形を用いて歪みを補償する技術である。

特表２００８‐５０３９２９号公報（特許第４８４１５４８号）

前述のＤＦＥ技術が用いられると回路規模が大きくなりやすい。したがって、通常データを送信する側の通信ノードを第１通信ノードとし、通常データを受信する側の通信ノードを第２通信ノードとすると、例えば第２通信ノードが第１通信ノードに比較してサイズ制限の制約があるときには、第２通信ノードにＤＦＥ回路を設けることが困難となる。また、サイズ制限の制約に限らず様々な制約に応じて第２通信ノードがＤＦＥ回路等の歪み補償用の回路を備えることができない場合もある。

第１通信ノードが第２通信ノードにテストパターンを送信し、この受信結果などを送り返し歪み補償する技術も提供されている（例えば、特許文献１参照）が、第２通信ノードから第１通信ノードに向けてテストパターンの受信結果を送り返すための別の通信手段を設ける必要を生じてしまう。

本発明の目的は、データ受信側の第２通信ノードに歪み補償用の回路を設けず、しかも第２通信ノードから第１通信ノードに対しテストパターンの受信結果を送り返すための別の通信手段を設けることなく、第１及び第２通信ノード間の通信処理に使用される伝送線路による信号歪みを補償できるようにした歪み補償システム、および、この歪み補償システムを構成する通信装置を提供することにある。

請求項１記載の発明によれば次のように作用する。まず、第１通信ノードと第２通信ノードの間の通常データの通信処理に先立ち、第２通信ノードの第２送信部が、予め定められたトレーニングパターンを第１通信ノードに送信する。第１通信ノードの第１受信部は、トレーニングパターンについて受信エラーが低減する様にイコライザの第１デジタルフィルタのフィルタ定数を収束させる。

そして、第１通信ノードの第１送信部は、収束された第１デジタルフィルタのフィルタ定数を、エンファシス回路の第２デジタルフィルタのフィルタ定数の少なくとも一部として用いて歪み補正を前もって行い送信する。これにより、第１及び第２通信ノードは伝送線路による信号歪みを補償できる。

このとき、データ受信側の第２通信ノードに歪み補償用の回路を設けなくても良くなり、第２通信ノードにはトレーニングパターンの送信回路を設けるだけでよくなる。さらに、テストパターンの受信結果を送り返すための別の通信手段を第２通信ノードに設けなくてもよくなる。

本発明の第１実施形態に係る歪み補償システムの電気的構成例を概略的に示すブロック図 車両用システムの電気的構成例を概略的に示すブロック図 ＤＦＥ回路の構成例を概略的に示す電気的構成図 ＤＦＥ処理部の構成例を概略的に示す電気的構成図 （ａ）は第１フィードフォワードフィルタをＦＩＲフィルタにより構成した場合のデジタルフィルタの構成例を概略的に示す電気的構成図、（ｂ）は第１フィードバックフィルタをＦＩＲフィルタにより構成した場合のデジタルフィルタの構成例を概略的に示す電気的構成図 エンファシス回路の構成例を概略的に示す電気的構成図 （ａ）は第２フィードフォワードフィルタをＦＩＲフィルタにより構成した場合のデジタルフィルタの構成例を概略的に示す電気的構成図、（ｂ）は第２フィードバックフィルタをＦＩＲフィルタにより構成した場合のデジタルフィルタの構成例を概略的に示す電気的構成図 トレーニングパターンの通信処理及び通常データの通信処理の流れの一例を概略的に示すタイミングチャート 伝送線路の応答波形例 （ａ）（ｂ）は収束後のデジタルフィルタのフィルタ定数のシミュレーション例 第２通信ノードの送信波形と第１通信ノードの受信部におけるＤＦＥ回路の出力波形とを概略的に示すシミュレーション例 第１通信ノードの送信波形と第２通信ノードの受信部における受信波形とを概略的に示すシミュレーション例 本発明の第２実施形態について、デジタルフィルタのタップ長調整機能を有するエンファシス回路の構成例 伝送線路の伝達特性例 本発明の第３実施形態において、３以上の複数の通信ノードが車内ネットワークを通じて接続される接続形態例を概略的に示す電気的構成図 ３以上の複数の通信ノードがＹ分岐線路を通じて接続される接続形態例を概略的に示す電気的構成図 ネットワークの終端部に終端抵抗を配置した形態例を概略的に示す電気的構成図 Ｙ分岐線路を有するネットワークの終端部に終端抵抗を配置した形態例を概略的に示す電気的構成図 第１通信ノードにより取得されるデジタルフィルタのフィルタ定数の一例 本発明の第４実施形態において、ＣＡＮ−ＦＤのフレームフォーマットの一例の説明図 ＣＡＮ−ＦＤデータフェーズにおけるデータレート特性例 第１通信ノードとしてプログラム書換装置を適用した場合のネットワーク接続形態例 多数の通信ノード間の通信処理の流れの一例を示すタイミングチャート 本発明の第５実施形態において、車両用ネットワークがゲートウェイを介して上位ネットワークに接続される接続形態例 比較対象例の方式を用いた場合の（ａ）送信用シミュレーションデータ例、（ｂ）アイダイアグラム例 第１実施形態の方式を用いる場合の（ａ）送信用シミュレーションデータ例、（ｂ）アイダイアグラム例 本発明の第６実施形態において、（ａ）トレーニングパターンのデータ列の例、（ｂ）データ列がサブビットに分割されたデータ列である場合の説明を示す概念図 （ａ）送信用シミュレーションデータ例、（ｂ）アイダイアグラムの一例 本発明の第７実施形態において、（ａ）トレーニングパターンのデータ列の例、（ｂ）データ列がサブビットに分割されたデータ列である場合の説明を示す概念図 （ａ）サブビット分割数を３とした場合の送信用シミュレーションデータ例、（ｂ）アイダイアグラム例 （ａ）サブビット分割数を５とした場合の送信用シミュレーションデータ例、（ｂ）アイダイアグラム例 本発明の第８実施形態において、歪み補償システムの電気的構成例を概略的に示すブロック図 サブビット分割数を２とした場合のアイダイアグラム例 サブビット分割数を３とした場合のアイダイアグラム例 サブビット分割数を４とした場合のアイダイアグラム例 サブビット分割数を５とした場合のアイダイアグラム例 本発明の第９実施形態において、歪み補償システムの電気的構成例を概略的に示すブロック図 サブビット分割数を２とした場合のアイダイアグラム例 サブビット分割数を３とした場合のアイダイアグラム例 サブビット分割数を４とした場合のアイダイアグラム例 サブビット分割数を５とした場合のアイダイアグラム例 本発明の第１０実施形態において、歪み補償システムの電気的構成例を概略的に示すブロック図 イコライザの構成例を概略的に示す電気的構成図 （ａ）はイコライズ処理部の構成例を概略的に示す電気的構成図、（ｂ）は第１フィードフォワードフィルタの構成例を概略的に示す電気的構成図 （ａ）はエンファシス回路の構成例を概略的に示す電気的構成図、（ｂ）は第２フィードフォワードフィルタの構成例を概略的に示す電気的構成図 本発明の第１１実施形態において、トレーニングパターンの送信ノードを選択するためのトレーニングパターン選択信号線を接続した場合の電気的構成例を概略的に示すブロック図 トレーニングパターン送信要求時における動作を概略的に示すタイミングチャート 本発明の第１２実施形態において、実装形態例を概略的に示すブロック図（その１） 実装形態例を概略的に示すブロック図 トレーニングパターン送信要求時における動作を概略的に示すタイミングチャート 実装形態例を概略的に示すブロック図 本発明の第１３実施形態において、実装形態例を概略的に示すブロック図

以下、歪み補償システムの幾つかの実施形態について、図面を参照しながら説明する。各実施形態において同一又は類似の機能を備えた構成要件については同一又は類似の符号を付して必要に応じて説明を省略し、各実施形態の特徴部分の説明を中心に行う。

（第１実施形態）
図１〜図１２は第１実施形態を示す。図１には歪み補償システムＳの電気的構成例を示し、図２には車両用システム内の接続構成例を概略的に示す。

図２に示すように、車両内には、マスタとなるＥＣＵ１と、スレーブとなるアクチュエータの駆動回路２とが、例えばバス３により接続されている。ＥＣＵ１と駆動回路２とを比較すると、ＥＣＵ１の方が駆動回路２よりも回路規模が大きく構成されており回路等の搭載スペースも大きい。

ＥＣＵ１には通信装置（第１通信ノード相当）４が搭載されており、駆動回路２には通信装置（第２通信ノード相当）５が搭載されている。通信装置４及び５はそれぞれ例えば半導体集積回路により構成される。ＥＣＵ１内の通信装置４には、主に通常データを送信する回路が構成されており、駆動回路２内の通信装置５には、主に前記の通常データを受信する回路が構成されている。

図２に示すバス３は、電気的には図１に示す伝送線路６として働く。図１に示すように、ＥＣＵ１内の通信装置４は、制御回路７と、エンファシス回路８と、送信アンプ９とを送信部１０として備える。制御回路７は、例えばＣＰＵ、ＲＯＭ、ＲＡＭ、不揮発性メモリなどを搭載したマイクロコンピュータを主として備えるものであり、機能的にはデータ送信部７ａとデータ受信部７ｂとを備える。データ送信部７ａはデジタルデータを生成しエンファシス回路８に出力する。

エンファシス回路８は、通常時においてデータ送信部７ａから送信されるデジタルデータを入力し歪み補正し、図示しないＤ／Ａ変換部を介して送信アンプ９に出力する機能ブロックであり、フィルタ定数保持部８ａを備える。このフィルタ定数保持部８ａは、デジタルフィルタの内部処理に要する定数（後述する図７（ａ）の第２フィードフォワードフィルタＦＦ２の係数ｈ１［０］~ｈ１［ｋ１］、および、図７（ｂ）の第２フィードバックフィルタＦＢ２の係数ｈ２［０］~ｈ２［ｋ２］）を保持する記憶部であり、例えばレジスタにより構成される。

送信アンプ９は、エンファシス回路８の出力信号の振幅を電気信号の振幅に変換し当該信号を伝送線路６に出力する。送信部１０の送信信号は伝送線路６を通じて通信装置５に伝達される。

また、ＥＣＵ１内の通信装置４は、受信アンプ１１と、イコライザとしてのＤＦＥ回路１２と、を受信部１３として備える。この受信部１３は、駆動回路２の通信装置５から送信された信号について伝送線路６を通じて受信する。受信アンプ１１は、通信装置５から伝送線路６を通じて送信された信号を増幅し、ＤＦＥ回路１２に出力する。

ＤＦＥ回路１２は、波形歪みを改善するためのイコライズ処理を行うブロックであり、フィルタ定数保持部１２ａを内蔵する。フィルタ定数保持部１２ａは、後述するデジタルフィルタの内部処理に要する定数（図５（ａ）の第１フィードフォワードフィルタＦＦ１の係数ｈ１［０］〜ｈ１［ｎ１］、および、図５（ｂ）の第１フィードバックフィルタＦＢ１の係数ｈ２［０］〜ｈ２［ｎ２］）を保持する記憶部であり例えばレジスタにより構成される。

ＤＦＥ回路１２は、イコライズ処理を行った後にその処理信号を制御回路７のデータ受信部７ｂに出力する。データ受信部７ｂはＤＦＥ回路１２からの送信信号を受信しデジタルデータとして出力する。

また、ＥＣＵ１内の通信装置４は転送部１４を備える。転送部１４は、ＤＦＥ回路１２のフィルタ定数保持部１２ａからエンファシス回路８のフィルタ定数保持部８ａにフィルタ定数を転送するブロックである。この転送部１４は制御回路７を構成するマイクロコンピュータの内部ソフトウェアにより実現されていても良いしハードウェアとして実現されていても良い。

また、通信装置４はクロック生成部１７を備える。このクロック生成部１７は、制御回路７から制御信号を受け付けてＤＦＥ回路１２、エンファシス回路８の動作用のクロック信号を生成するブロックである。クロック生成部１７は、例えば制御回路７からの制御信号に応じてそのクロック信号の周波数を変更可能に構成されている。クロック生成部１７は、これらの生成されたクロック信号を、制御回路７、受信部１３（例えばＤＦＥ回路１２、データ受信部７ｂ）、送信部１０（例えばデータ送信部７ａ、エンファシス回路８、Ｄ／Ａ変換部（図示せず））に動作用クロック信号として出力する。

他方、駆動回路２内の通信装置５は、制御回路２０と、受信アンプ２１と、送信アンプ２２とを備える。制御回路７は、例えばＣＰＵ、ＲＯＭ、ＲＡＭ、不揮発性メモリなどを搭載したマイクロコンピュータを主として備えるものであり、機能的にはデータ送信部２０ａとデータ受信部２０ｂとを備える。また、通信装置５はクロック生成部２７を備える。このクロック生成部２７は所定周波数のクロック信号を生成し制御回路２０の動作用として供給する。データ送信部２０ａはデジタルデータを生成し送信アンプ２２に出力する。送信アンプ２２はデジタルデータ信号を増幅し伝送線路６に出力する。

受信アンプ２１は、通信装置４の送信部１０の送信信号を、伝送線路６を通じて受信し増幅してデータ受信部２０ｂに出力する。データ受信部２０ｂは、受信アンプ２１により増幅された信号を受信しデジタルデータとして出力する。

データ送信部２０ａ及び送信アンプ２２は、通信装置５の送信部２３（第２送信部相当）を構成する。受信アンプ２１及びデータ受信部２０ｂは、通信装置５の受信部２４を構成する。これにより、通信装置４および５は互いにデータを送受信できる。

通信装置４内のＤＦＥ回路１２は、所謂Adaptive ＤＦＥ（Decision Feedback Equalizer）により構成される。図３に示すように、ＤＦＥ回路１２は、Ａ／Ｄ変換部１５と、このＡ／Ｄ変換部１５の変換結果をＤＦＥ処理するＤＦＥ処理部１６とを備える。Ａ／Ｄ変換部１５は、受信アンプ２１により増幅された受信信号をアナログ−デジタル変換処理し、変換処理されたデジタル信号をＤＦＥ処理部１６に出力する。

図４に示すように、ＤＦＥ処理部１６は、Ａ／Ｄ変換部１５の出力デジタル信号を歪み補償処理するものであり、例えば、第１フィードフォワードフィルタＦＦ１、加算器Ａ１、スライサＳ１、減算器Ｍ１、及び、第１フィードバックフィルタＦＢ１を備えて構成される。

この図４に示す例では、第１フィードフォワードフィルタＦＦ１は、ＤＦＥ処理部１６の入力デジタル信号をデジタルフィルタ（例えばＦＩＲフィルタ）処理し、このフィルタ後のデジタル信号を加算器Ａ１に出力する。第１フィードバックフィルタＦＢ１は、ＤＦＥ処理部１６の出力デジタル信号をデジタルフィルタ（例えばＦＩＲフィルタ）処理し、このフィルタ後のデジタル信号を加算器Ａ１に出力する。

図５（ａ）に示すように、第１フィードフォワードフィルタＦＦ１は、ｎ１個直列接続された１クロック遅延器Ｄ1a〜Ｄn1aと、ｎ１＋１個の乗算器Ｍｕ0a〜Ｍｕn1aと、加算器Ａａとを備える。

遅延器Ｄ1a〜Ｄn1aは、それぞれ、制御回路７から与えられるクロック（図示せず）に応じて１クロック分の遅延処理を行う。また、フィルタ定数保持部１２ａは係数ｈ１［０］〜ｈ１［ｎ１］を保持しているが、乗算器Ｍｕ0a〜Ｍｕn1aにはフィルタ定数保持部１２ａから係数ｈ１［０］〜ｈ１［ｎ１］が与えられる。

第１フィードフォワードフィルタＦＦ１の乗算器Ｍｕ0a〜Ｍｕn1aは、ｎ１個の遅延器Ｄ1a〜Ｄn1aを用いて遅延処理された０〜ｎ１クロック遅延データにそれぞれ係数ｈ１［０］〜ｈ１［ｎ１］を乗算する。ここで、０クロック遅延データは入力データＩＮそのものを表している。第１フィードフォワードフィルタＦＦ１の加算器Ａａは、これらの乗算器Ｍｕ0a〜Ｍｕn1aにより乗算された個々の結果を加算して出力データＯＵＴとする。

図５（ｂ）に示すように、第１フィードバックフィルタＦＢ１は、ｎ２個直列接続された１クロック遅延器Ｄ1b〜Ｄn2bと、ｎ２＋１個の乗算器Ｍｕ0b〜Ｍｕn2bと、加算器Ａｂと、を備える。

第１フィードバックフィルタＦＢ１の乗算器Ｍｕ0b〜Ｍｕn2bは、ｎ２個の遅延器Ｄ1b〜Ｄn2bを用いて遅延処理された０〜ｎ２クロック遅延データにそれぞれ係数ｈ２［０］〜ｈ２［ｎ２］を乗算する。ここで、０クロック遅延データは入力データＩＮそのものを表している。第１フィードバックフィルタＦＢ１の加算器Ａｂは、これらの乗算器Ｍｕ0b〜Ｍｕn2bにより乗算された個々の結果を加算して出力データＯＵＴとする。

なお、ＦＩＲフィルタを使用した例を示したが、他種類のデジタルフィルタ（ＩＩＲフィルタ等）を用いた形態であっても良い。
参照図面を図４に戻して説明を続ける。図４に示す加算器Ａ１は、第１フィードフォワードフィルタＦＦ１、及び、第１フィードバックフィルタＦＢ１の出力信号を加算し、スライサＳ１に出力する。スライサＳ１は、信号波形をデータ値として変換する回路であり、変換結果をＤＦＥ処理部１６の出力とする。

信号波形は伝送線路６の影響を受けて歪む。スライサＳ１はこの歪んだ波形に対して、最も近い信号レベルを判定する。
減算器Ｍ１は、スライサＳ１の入力信号と出力シンボルＯＵＴの信号差をエラーとして算出し、この算出結果をエラーとして制御回路７に出力する。制御回路７は、このエラーを入力し、このエラーが０に収束するように、第１フィードフォワードフィルタＦＦ１および第１フィードバックフィルタＦＢ１に設定すべき各係数ｈ１［０］〜ｈ１［ｎ１］及びｈ２［０］〜ｈ２［ｎ２］を収束させてフィルタ定数保持部１２ａに格納する。

このデジタルフィルタのフィルタ定数の収束方法としては、例えばＬＭＳ（Least Mean Square）、Sign-data、Sign-error、Sign-Sign LMS、Leaky LMSなどのアルゴリズムを用いた方法があるが、収束方法はこの方法に限られるものではない。

すなわち、制御回路７は、スライサＳ１の入出力が互いに同一となるように第１フィードフォワードフィルタＦＦ１、第１フィードバックフィルタＦＢ１に設定すべき各係数ｈ１［０］〜ｈ１［ｎ１］及びｈ２［０］〜ｈ２［ｎ２］を収束させる。
ここで、入出力誤差（入出力電圧誤差）が所定値よりも少なくなれば収束を完了と見做す。

なお、収束完了後、フィルタ定数の更新処理を停止しても良いが、例えば所定周期毎に継続しても良いし、所定周期から更新頻度を徐々に下げて更新処理を継続しても良い。また更新量を下げて更新処理を行っても良い。さらに、例えば経験的に、一定時間の収束処理後にエラーが所定値より低下することが判明しているときには、タイマーを使用して前記の一定時間の収束処理後に収束完了と見做すようにしても良い。また、エラーの収束処理に用いる「所定値」は、システムに必要とされるＳ／Ｎに応じて設計的に決定される。

図６に示すエンファシス回路８は、第２フィードフォワードフィルタＦＦ２と、第２フィードバックフィルタＦＢ２と、加算器Ａ２と、フィルタ定数保持部８ａとを備える。ここで、第２フィードフォワードフィルタＦＦ２は、例えば第１フィードフォワードフィルタＦＦ１と同一の構造により形成され、第２フィードバックフィルタＦＢ２は、例えば第１フィードバックフィルタＦＢ１と同一の構造により構成される。図６に示すように、エンファシス回路８は、機能的にＤＦＥ処理部１６の回路とは異なり、当該ＤＦＥ処理部１６からスライサＳ１及び減算器Ｍ１を省いた回路を用いて構成される。

図７（ａ）及び図７（ｂ）は、第２フィードフォワードフィルタＦＦ２及び第２フィードバックフィルタＦＢ２をそれぞれＦＩＲフィルタで構成した場合の当該デジタルフィルタの構成例を概略的に示す。

図７（ａ）に示すように、第２フィードフォワードフィルタＦＦ２は、ｋ１個直列接続された１クロック遅延器ＴＤ１ａ〜ＴＤk1aと、ｋ１＋１個の乗算器ＴＭｕ0a〜ＴＭｕk1aとを備える。

第２フィードフォワードフィルタＦＦ２の遅延器ＴＤ１ａ〜ＴＤn1aは、制御回路７から与えられるクロックに応じて１クロック分の遅延処理を行う。また、第２フィードフォワードフィルタＦＦ２の乗算器ＴＭｕ0a〜ＴＭｕk1aには、エンファシス回路８のフィルタ定数保持部８ａから係数ｈ１［０］〜ｈ１［ｋ１］がそれぞれ与えられる。

前述したように、ＤＦＥ処理部１６は、第１フィードフォワードフィルタＦＦ１の乗算用の係数ｈ１［０］〜ｈ１［ｎ１］を算出する。この算出結果はＤＦＥ回路１２内のフィルタ定数保持部１２ａに格納されるが、転送部１４は、これらの係数ｈ１［０］〜ｈ１［ｎ１］をエンファシス回路８のフィルタ定数保持部８ａに転送する。

ここで、第２フィードフォワードフィルタＦＦ２の乗算器ＴＭｕ0b〜ＴＭＵk1aには、転送部１４によりフィルタ定数保持部８ａに転送された係数ｈ１［０］〜ｈ１［ｎ１］（第１フィードフォワードフィルタＦＦ１の乗算器Ｍｕ0a〜Ｍｕn1aの係数）が与えられる。

ここで、第２フィードフォワードフィルタＦＦ２がｋ１＝ｎ１のデジタルフィルタを採用しているときには、第２フィードフォワードフィルタＦＦ２の乗算器ＴＭｕ0a〜ＴＭｕk1aには、第１フィードフォワードフィルタＦＦ１の乗算用の係数ｈ１［０］〜ｈ１［ｎ１］がそのまま与えられる。

第２フィードフォワードフィルタＦＦ２の乗算器ＴＭｕ0b〜ＴＭＵk1aは、ｋ１＋１個の遅延器ＴＤ1a〜ＴＤn1aを用いて遅延処理された０〜ｋ１クロック遅延データに、それぞれ係数ｈ１［０］〜ｈ１［ｋ１］を乗算する。第２フィードフォワードフィルタＦＦ２の加算器Ａａ２は、これらの乗算器ＴＭｕ0a〜ＴＭｕk1aにより乗算された個々の結果を加算して出力ＯＵＴとする。

図７（ｂ）に示すように、第２フィードバックフィルタＦＢ２は、ｋ２個直列接続された１クロック遅延器ＴＤ1b〜ＴＤk2bと、ｋ２＋１個の乗算器ＴＭｕ0b〜ＴＭｕk2bと、加算器Ａｂ２と、を備える。

第２フィードバックフィルタＦＢ２の遅延器ＴＤ1b〜ＴＤk2bは、制御回路７から与えられるクロックに応じてそれぞれ１クロック分だけ遅延処理する。また、第２フィードバックフィルタＦＢ２の乗算器ＴＭｕ0b〜ＴＭｕk2bには、エンファシス回路８のフィルタ定数保持部８ａから係数ｈ２［０］〜ｈ２［ｋ２］が与えられる。

前述したように、ＤＦＥ回路１２のＤＦＥ処理部１６は、第１フィードバックフィルタＦＢ１の乗算用の係数ｈ２［０］〜ｈ２［ｎ２］を算出する。この算出結果はＤＦＥ回路１２内のフィルタ定数保持部１２ａに格納される。転送部１４は、これらの係数ｈ２［０］〜ｈ２［ｎ２］をエンファシス回路８のフィルタ定数保持部８ａに転送する。このとき、第２フィードバックフィルタＦＢ２の乗算器ＴＭｕ0b〜ＴＭｕk2bには、第１フィードバックフィルタＦＢ１の乗算器Ｍｕ0b〜Ｍｕn2bの係数ｈ２［０］〜ｈ２［ｎ２］がフィルタ定数保持部８ａから与えられる。

ここで、第２フィードバックフィルタＦＢ２が、ｋ２＝ｎ２のデジタルフィルタを用いているときには、第２フィードバックフィルタＦＢ２の乗算器ＴＭｕ0b〜ＴＭＵk2bには、第１フィードバックフィルタＦＢ１の乗算用の係数ｈ２［０］〜ｈ２［ｎ２］がそのまま与えられる。

第２フィードバックフィルタＦＢ２の乗算器ＴＭｕ0b〜ＴＭｕk2bは、ｋ２＋１個の遅延器ＴＤ1b〜ＴＤk2bを用いて必要に応じて遅延処理された０〜ｋ２クロック遅延データにそれぞれ係数ｈ２［０］〜ｈ２［ｋ２］を乗算する。

第２フィードバックフィルタＦＢ２の加算器Ａｂ２は、これらの乗算器ＴＭｕ0b〜ＴＭｕk2bにより乗算された個々の結果を加算して出力ＯＵＴとする。これにより、入力データＩＮがたとえ「０」「１」の２値に相当するデジタルレベルであっても、出力データＯＵＴは２値以外の小数レベルを持つデジタルデータとなる。

上記構成の通信動作について図８を参照しながら説明する。ＥＣＵ１の通信装置４は、駆動回路２の通信装置５との間で伝送線路６を通じて大容量の通常データを送信処理する。しかし本実施形態では、通常データの送受信処理に先立ち、トレーニングパターンの通信処理を行う。

例えば、ＥＣＵ１及び駆動回路２間におけるトレーニングパターンの通信タイミングは、例えば車両のパワーオン時（イグニッションスイッチＯＮ時：Power-on）が挙げられる。また、この他、ＥＣＵ１のリセット時又は駆動回路２のリセット時（re-start）、伝送線路６の新設／追加／変更／削除など伝送経路が変更されたときのリトレーニング時（re-training）等のタイミングが挙げられる（図８のＳ１参照）。

但し、本実施形態においては、例えば大容量の通常データの伝送方向がＥＣＵ１の通信装置４から駆動回路２の通信装置５であるのに対し、トレーニングパターンは駆動回路２の通信装置５からＥＣＵ１の通信装置４に伝送される（図８のＳ２参照）。これにより大容量通信前のトレーニング処理を行う。

通信装置５には、ＥＣＵ１内に構成されるエンファシス回路８に相当する歪み補償回路は設けられていない。したがって、通信装置５が、例えば疑似ランダム符号（PRBS(Pseudo Random Binary Sequence)による２値信号のトレーニングパターンについて、伝送線路６を通じて通信装置４に送信すると、通信装置４が受信する信号波形は、伝送線路６等の影響を受けて歪む。

なお、トレーニングパターンは、ＤＦＥ処理部１６のデジタルフィルタＦＦ１、ＦＢ１の係数ｈ１［０］〜ｈ１［ｎ１］及びｈ２［０］〜ｈ２［ｎ２］が収束するように予め定められたパターンであれば、どのようなパターンを用いても良い。ただ、偏りがなく様々なパターンが一様な確率でランダムに生成するためには、疑似ランダム符号を用いることが望ましい。この疑似ランダム符号は、一般的に例えばＬＦＳＲ（Linear Feedback Shift Resister）を用いて生成される。

ＥＣＵ１内の通信装置４は、このトレーニングパターンを受信する（図８のＳ２参照）が、通信装置４内の受信アンプ１１はこの伝送線路６による歪みを含んで増幅する。ＤＦＥ処理部１６は信号波形の歪みを補正処理する。ＤＦＥ処理部１６はこの信号波形の歪みを補正処理するときに、ＤＦＥ処理部１６内のデジタルフィルタＦＦ１及びＦＢ１の係数ｈ１［０］〜ｈ１［ｎ１］及びｈ２［０］〜ｈ２［ｎ２］を収束させる（図８のＳ３参照）。

この場合、ＤＦＥ処理部１６は、エラーが極力抑制されるように、第１フィードフォワードフィルタＦＦ１及び第１フィードバックフィルタＦＢ１の各係数ｈ１［０］〜ｈ１［ｎ１］及びｈ２［０］〜ｈ２［ｎ２］を収束させ、フィルタ定数保持部１２ａに保持させる。これらのフィルタ定数が収束すると、転送部１４は、フィルタ定数保持部１２ａに保持されたフィルタ定数をエンファシス回路８のフィルタ定数保持部８ａに転送する（図８のＳ４参照）。

その後、通信装置５内のエンファシス回路８は、フィルタ定数保持部８ａに保持されたフィルタ定数を用いて送信データを予め補償するように補正する（図８のＳ５参照）。このとき、補正直後の送信データは逆にデータが歪んだ信号となる。

通信装置４の送信部１０は、駆動回路２の通信装置５に通常データ（ノーマルパターン：normal pattern）を送信する（図８のＳ６参照）。すると、この送信信号は、伝送線路６を通過するときに歪みを生じるものの、エンファシス回路８が予め補償するように補正しているため、これらの影響は打ち消し合い、駆動回路２のデータ受信部２０ｂは、歪みのほとんど無い信号波形を受信できる（図８のＳ７参照）。

＜原理説明＞
以下、この流れに応じてデータ通信したときに、なぜ歪みを補正できるのか、その原理説明を行う。伝送線路６は、その特性が一般にＳパラメータを用いて表現できる。差動伝送線路においても４ポートあるが、差動信号に注目すると２ポートのＳパラメータで近似でき、一般的には２行×２列のＳパラメータを用いて表現する。例えば内部に能動素子を含まず受動特性となる場合などの条件を満たすときには、２行×２列のＳパラメータをＳ１１、Ｓ２１、Ｓ１２、Ｓ２２で表すと、
Ｓ２１ ＝ Ｓ１２ …（１）
と示すことができる。デジタルフィルタＦＦ１及びＦＢ１のフィルタ定数が収束した後には、量子化誤差などを無視すれば線形特性を有するとみなせる。

ＤＦＥ処理部１６は、スライサＳ１が構成されているため非線形特性となるものの、エラーが完全ゼロ又は完全に０ではなくても無視可能な程度に小さい値になっているときには、スライサＳ１はその処理を施しても信号変化は生じない状態となっている。スライサＳ１が影響を及ぼしていない状態では、ＤＦＥ処理部１６は線形特性を有するとみなすことができる。

このＤＦＥ処理部１６の通過特性の周波数依存性をＧ＿dfeとすると、駆動回路２の送信アンプ２２からＥＣＵ１の受信アンプ１１に至るまでの伝達特性は、Ｓ１２×Ｇ＿dfeとなる。このときデジタルフィルタＦＦ１及びＦＢ１の係数が収束すると、この値は一定（Constant）となる。

Ｓ１２×Ｇ＿dfe ＝ Constant …（２）
この値は周波数依存性を持たない。このため波形歪みが補償されることになる。一般的な伝送線路６及びＤＦＥ処理部１６などは周波数依存特性を備えており例えば極度に高い周波数領域まで特性が保証されるわけではない。

しかし、例えば、伝送線路６及びＤＦＥ処理部１６など各種回路が動作する動作周波数は伝送データによりあらかじめ定められており、この動作周波数範囲においては、これらの伝送線路６及びＤＦＥ処理部１６等の周波数依存性がほぼ一定であるとみなすことができる。

次に、エンファシス回路８の周波数特性をＧ＿emphとすると、このエンファシス回路８はＤＦＥ処理部１６と同一のフィルタ定数を有し、ＤＦＥ処理部１６と類似の回路構成であるため、両者の周波数特性は同じ特性となる。

Ｇ＿dfe = Ｇ＿emph …（３）
ＥＣＵ１の通信装置５の送信部１０が駆動回路２の通信装置５の受信アンプ２１の直前まで伝達する伝達特性は、Ｇ＿emph×Ｓ２１となる。そして、前述の関係式を考慮すれば、
Ｇ＿emph×Ｓ２１ ＝ Ｓ２１×Ｇ＿emph
＝ Ｓ１２×Ｇ＿emph
＝ Ｓ１２×Ｇ＿dfe …（４）
と、算出できる。したがって、ＥＣＵ１の送信部１０から駆動回路２の受信アンプ２１の直前までの伝達特性は、駆動回路２の送信アンプ２２の直後からＥＣＵ１のＤＦＥ回路１２までの伝達特性と同一となる。

このため、ＥＣＵ１のエンファシス回路８が信号波形を同一フィルタ定数でデジタルフィルタ処理すれば、たとえ伝送線路６において信号波形が歪んだとしても、駆動回路２の受信部側では信号波形の歪みが補償される。これによりエラーを極力減少させることができる。

＜シミュレーション結果＞
発明者は、この点についてシミュレーションを用いて検証した。例えば、通信装置５が「０」から「１」にステップ状の波形Ｗ１を送信したときに、ＥＣＵ１の受信部１３において、図９に示すステップ応答波形Ｗ２が得られる伝送線路６（ケーブル）を用いた場合について考慮する。

この場合、（１）式によれば、ＥＣＵ１のデータ送信部７ａが「０」→「１」のステップ状の波形Ｗ１を図９に示すように送信したとき、駆動回路２のデータ受信部２０ｂではステップ応答波形Ｗ２を受信できる。

この図９に示す送信信号は、例えば１Ｇｂｐｓの伝送信号を用いており、１ナノ秒ステップサイクルのシミュレーション結果を示している。したがって、１ナノ秒ステップの間は、直線補間して得られた結果を示しており、実際の観測結果とは異なる場合がある。

通信装置５のデータ送信部２０ａが、トレーニングパターンとして疑似ランダム信号によるパターンを送信したとき、通信装置４はＤＦＥ処理部１６により歪み補正する。このとき、ＤＦＥ処理部１６は、第１フィードフォワードフィルタＦＦ１及び第１フィードバックフィルタＦＢ１のフィルタ定数を収束させる。

このとき、収束後の第１フィードフォワードフィルタＦＦ１のフィルタ定数のシミュレーション結果の一例を図１０（ａ）に示し、第１フィードバックフィルタＦＢ１のフィルタ定数のシミュレーション結果の一例を図１０（ｂ）に示す。

図１１は通信装置５の送信波形Ｗ３（白抜き四角）と通信装置４のＤＦＥ処理部１６のＤＦＥ処理後の波形Ｗ４（黒塗りダイヤ）とを概略的に示す。この図１１の例では送信波形Ｗ３と処理後波形Ｗ４とはほぼ合致することがわかる。なお本来は、通信装置４の受信波形入力タイミングと、ＤＦＥ処理部１６の波形処理後のタイミングとは、ＤＦＥ処理後のフィルタ遅延時間等の影響のため一致しないが、処理後波形Ｗ４を送信波形Ｗ３と比較し易いように遅延分をシフトして示している。

この図１１の処理後波形Ｗ４に示すように、通信装置４のＤＦＥ処理部１６が歪みを補償することから送信波形Ｗ３がほぼそのまま再現されていることがわかる。
次に、転送部１４がＤＦＥ回路１２のフィルタ定数保持部１２ａに格納されたフィルタ定数をエンファシス回路８のフィルタ定数保持部８ａに転送し、エンファシス回路８がフィルタ定数保持部８ａに格納されたフィルタ定数を用いて歪み補正する。

このとき図１２の信号（波形Ｗ５：白抜き四角）を入力すると、エンファシス回路８が図１２の信号（波形Ｗ６）を生成する。通信装置４が、この信号について伝送線路６を通じて送信すると、伝送線路６内ではこの信号に波形歪みを生じる。

この結果、通信装置５は図１２の信号波形Ｗ７（黒塗りダイヤ）を入力する。この図１２の信号波形Ｗ７は、図１２の信号波形Ｗ５とほぼ重なっていることがわかる。これは、エンファシス回路８が波形歪みをあらかじめ補償しているためである。

図１２に示すように、エンファシス回路８の出力信号波形Ｗ６が２以上と大きくなっている時間帯がある。これは、出力信号波形Ｗ６が、ＤＦＥ処理部１６のデジタルフィルタＦＦ１、ＦＦ２のフィルタ定数の大きさに依存し、当該ＤＦＥ処理部１６の内部処理に応じて決定されるためであり、本方式について使用制限されるものではない。

また、通信装置４は、その出力信号として波形振幅が大きすぎる場合には適宜出力電圧をスケーリングしても、通信装置５の入力波形が同一量だけスケーリングされるだけであり、通信装置５の入力波形自体は変化しない。したがって、通信装置５の入力信号データの入力閾値（「０」「１」の判別閾値）を適切に設定することで受信性能に悪影響を及ぼさなくなる。

本実施形態によれば、通信装置５が伝送線路６を通じて通信装置４の受信部１３にトレーニングパターンを送信し、通信装置４のＤＦＥ処理部１６が歪み補償を行っている。このとき、ＤＦＥ処理部１６はデジタルフィルタ（第１フィードフォワードフィルタＦＦ１、第１フィードバックフィルタＦＢ１）の係数ｈ１［０］〜ｈ１［ｎ１］、ｈ２［０］〜ｈ２［ｎ２］を収束させることで伝送線路６に生じる歪みを適切に補償する。すると、通信装置４が受信するデジタルデータＶout_Dを、通信装置５が送信したデジタルデータとほぼ同一データにできる。

そして、エンファシス回路８はＤＦＥ処理部１６により収束された係数ｈ１［０］〜ｈ１［ｎ１］及びｈ２［０］〜ｈ２［ｎ２］の全部を第２フィードフォワードフィルタＦＦ２、及び、第２フィードバックフィルタＦＢ２のフィルタ定数として用いる。

そして、通信装置４は歪み分を予め補正して送信する。このため、たとえ駆動回路２の通信装置５の回路サイズに制限があり、ＥＣＵ１の通信装置４より回路規模を小さく作成しなくてはならない場合であっても、通信装置４及び５間で適切に歪み補償できる。

大容量データ受信側の駆動回路２に歪み補償用の回路を設けなくても良くなり、駆動回路２にはトレーニングパターンの送信回路を設けるだけで良くなる。さらに、テストパターンの受信結果を送り返すための別の通信手段を駆動回路２側に設けなくても良くなる。

（第２実施形態）
図１３及び図１４は第２実施形態を示す。前述実施形態では、ＤＦＥ処理部１６とエンファシス回路８の第１及び第２フィードフォワードフィルタＦＦ１及びＦＦ２、第１及び第２フィードバックフィルタＦＢ１及びＦＢ２のフィルタタップ数の関係がｎ１＝ｋ１、ｎ２＝ｋ２の関係を満たす形態を示した。これらのタップ数の関係は互いに異なる関係であっても良いが、本実施形態では、特にｋ１＜ｎ１、ｋ２＜ｎ２とすることが望ましいことについて説明する。

ＤＦＥ処理部１６はトレーニングパターンを受信するときにフィルタ定数を決定するため、フィルタ定数の収束のため高い精度の計算を要する。したがって、比較的大きなフィルタタップ数ｎ１、ｎ２のフィルタを用いると良い。

これに対し、エンファシス回路８はＤＦＥ処理部１６で求められたフィルタ定数を用いるだけで収束について懸念を生じることはない。このため、フィルタタップ数ｋ１、ｋ２はそれぞれ前述のフィルタタップ数ｎ１、ｎ２より小さくても良い。したがって、フィルタタップ数の関係が例えばｋ１＜ｎ１又は／及びｋ２＜ｎ２に定められていれば回路規模を縮小化できる。この場合、半導体集積回路内の回路面積の縮小化を図ることができる。

ｋ１＜ｎ１のとき、第２フィードフォワードフィルタＦＦ２の乗算器ＴＭｕ0a〜ＴＭｕk1aには、第１フィードフォワードフィルタＦＦ１の乗算用の係数ｈ１［０］〜ｈ１［ｎ１］のうち同一番の係数がそのまま与えられる。

また、ｋ２＜ｎ２のとき、第２フィードバックフィルタＦＢ２の乗算器ＴＭｕ0b〜ＴＭｕk2bには、第１フィードバックフィルタＦＢ１の乗算用の係数ｈ２［０］〜ｈ２［ｎ２］のうち同一番の係数がそのまま与えられる。

また、エンファシス回路８は、最低限の動作を維持できる程度のフィルタタップ数を設ける必要はあるものの、図１３にタップ長調整機能を可変矢印で示すように、各第２フィードフォワードフィルタＦＦ２ａ又は／及び第２フィードバックフィルタＦＢ２ａの使用部分を限定し、その他部分はスキップさせるようにしても良い。

すると、第２フィードフォワードフィルタＦＦ２ａ又は／及び第２フィードバックフィルタＦＢ２ａ中の一部要素の動作を停止させることができ消費電力を削減できる。このように、タップ長調整機能を持つ第２デジタルフィルタＦＦ２ａ及びＦＢ２ａを設けることにより低消費電力化を図ることができる。

また、エンファシス回路８は通信品質として所定のＳ／Ｎをクリアしていればよいため、エンファシス回路８はＤＦＥ処理部１６におけるフィルタ定数又は計算精度に比較し、より有効ビット桁数を削減し精度を落としても良い。

すなわち、第２フィードフォワードフィルタＦＦ２ａは、その係数ｈ２［０］〜ｈ２［ｎ２］のデータ桁数（例えば２進数の有効ビット桁数等）が第１フィードフォワードフィルタＦＦ１の係数ｈ１［０］〜ｈ１［ｎ２］のデータ桁数（例えば２進数の有効ビット桁数）より少なく構成されていると良い。

フィルタ定数保持部１２ａ及び８ａが、フィルタ定数を例えば２進デジタル値により保持するときには、第２フィードフォワードフィルタＦＦ２の乗算器ＴＭｕ0b〜ＴＭｕk2bには、フィルタ定数保持部１２ａに保持された第１フィードフォワードフィルタＦＦ１の乗算用の係数ｈ１［０］〜ｈ１［ｎ１］のうち同一番の係数の上位ビットの有効桁のみが与えられる。

さらに前述と同様の理由から、第２フィードバックフィルタＦＢ２ａは、その係数ｈ２［０］〜ｈ２［ｋ２］のデータ桁数（例えば有効ビット桁数）が第１フィードバックフィルタＦＢ１の係数ｈ２［０］〜ｈ２［ｎ２］のデータ桁数（例えば有効ビット桁数）より少なく構成されていても良い。

このようなときには、第２フィードバックフィルタＦＢ２ａの乗算器ＴＭｕ0b〜ＴＭｕk2bには、第１フィードバックフィルタＦＢ１の乗算用の係数ｈ２［０］〜ｈ２［ｎ２］のうち同一番の係数の上位ビットの有効桁のみが与えられる。このような場合であっても、前述実施形態と同様の作用効果が得られる。

また、伝送線路６は、ケーブルの伝送品質等の影響に応じて、その伝達特性が変化する。図１４に伝達特性を示すように、単一パルス波形Ｗ１０の伝達特性は例えば波形Ｗ１１又は波形Ｗ１２などを一例として様々変化する。波形Ｗ１２の伝達特性の方が波形Ｗ１１より劣悪な伝達特性となり、より後方のシグナルに影響するためこの影響を極力排除するため、より大きなフィルタタップ数のデジタルフィルタＦＦ２ａ及びＦＢ２ａを要する。

例えば、通信装置４が半導体集積回路（ＩＣ、ＬＳＩ等）内に構成されているときには、ケーブル交換などを考慮し伝送線路６の特性が変化しても同一の通信装置４を使用可能にすることが望ましい。このようなことを考慮すると、ＤＦＥ処理部１６は、想定可能な最悪条件の伝送線路６を通信可能にできるデジタルフィルタＦＦ２ａ及びＦＢ２ａのタップ数を用意して構成すると良い。

この場合、各デジタルフィルタＦＦ２ａ及びＦＢ２ａ内に用意すべきフィルタタップ数は、最悪条件下（例えば図１４における波形Ｗ１２の伝達特性を持つ伝送線路）の特性シミュレーション又は実験などにより求めることができる。すなわち不要なタップのフィルタ定数は収束して０となるためである。

このとき、通信装置４及び５が比較的品質の良い（例えば波形Ｗ１１）伝達特性を備える伝送線路６により通信することが予めわかっているときには、フィルタタップ数は、前述で求められた最悪条件のフィルタタップ数より少なくしても通信品質を維持できることになる。

すなわち、このような場合に備え、図１３に示すようなタップ長調整機能を備えた第２フィードフォワードフィルタＦＦ２ａ又は／及び第２フィードバックフィルタＦＢ２ａを用いて構成すると良い。すると、第２フィードフォワードフィルタＦＦ２ａ又は／及び第２フィードバックフィルタＦＢ２ａの一部要素の動作を停止させれば消費電力を削減できる。

本実施形態によれば、通信装置４はＤＦＥ処理部１６により収束された係数ｈ１［０］〜ｈ１［ｎ１］、ｈ２［０］〜ｈ２［ｎ２］の一部をエンファシス回路８のデジタルフィルタＦＦ２及びＦＢ２のフィルタ定数として用いている。そして通信装置４は歪み分を予め補正して送信する。この場合でも、通信装置４及び５間で適切に歪み補償できる。また回路規模を削減できる。しかも、デジタルフィルタＦＦ２及びＦＢ２の一部のみを使用して動作させるため消費電力を削減できる。

（第３実施形態）
図１５〜図１８は第３実施形態を示す。この第３実施形態は車載ＬＡＮとしてＣＡＮ（Controller Area Network）を適用した場合のバス接続形態を示す。

伝送線路６としてのＣＡＮ６ａは車載ＬＡＮ（Local Area Network）として搭載されている。このＣＡＮ６ａは１対のペア線路を用いて構成され、図１５に示すように、複数のＥＣＵ１ａ〜１ｚ（例えばＥＣＵ＿Ａ〜ＥＣＵ＿Ｚ）が多数接続されている。複数のＥＣＵ１ａ〜１ｚは特に車内に分散配置されているため、図１６に示すように、ＣＡＮ６ａがＹ分岐路１００を備える場合もある。図１５に示すＣＡＮ６ａ上では、信号の反射を防ぐため、図１７に示すように、ＣＡＮ６ａの終端部に終端抵抗（ターミネータ）１０１が配置されている。

このような場合、例えば、ＣＡＮ６ａに接続されたある所定のＥＣＵ１ａ（例えばＥＣＵ＿Ａ）が、他のＥＣＵ１ｂ（例えばＥＣＵ＿Ｂ）にパルス信号を送信すると、このパルス信号はＥＣＵ１ｂに受信されるものの、ＣＡＮ６ａ上の他の線路上にも伝達される（矢印Ｙ０参照）。

ＣＡＮ６ａの終端には終端抵抗１０１が接続されているため、当該パルス信号のエネルギーは終端抵抗１０１で消費され、信号の反射成分は生じにくくなり（矢印Ｙ０ａ参照）、ＣＡＮ６ａ上の信号成分は歪みにくい。

他方、図１６に示すように、Ｙ分岐路１００を有するＣＡＮ６ａでは、全終端に終端抵抗１０１を設けても良いが、図１８に示すように２つの分岐路を備えているときには、一方の分岐の終端に終端抵抗１０１を設けるものの、他方の分岐の終端に終端抵抗１０１を設けないことが望ましい（符号１０１ａ参照）。

これは、図１８に示す分岐配線の場合、全終端に終端抵抗１０１を設けるよりも一部の終端に終端抵抗１０１を設けた方が、ＣＡＮ６ａの線路インピーダンスと終端抵抗１０１とのインピーダンスマッチングを図ることが容易であり、信号振幅を大きくし易いためである。

図１８に示すように、ＣＡＮ６ａがＹ分岐路１００を備える場合、例えば、ＥＣＵ１ａが、他のＥＣＵ１ｂにパルス信号を送信すると、このパルス信号は他のＥＣＵ１ｂに受信されるものの、ＣＡＮ６ａ上のさらに他の線路上にも伝達される（矢印Ｙ０参照）。

このとき、パルス信号はＹ分岐路１００に進入するが、このＹ分岐路１００ではインピーダンス不整合を生じやすく、この部分では分岐の両方向Ｙ１、Ｙ２に進むと同時に進入路に反射する反射波も存在する（矢印Ｙ３参照）。

また、ＣＡＮ６ａの一方の終端には終端抵抗１０１が接続されているため、終端抵抗１０１の反射成分は生じにくくなるものの、他方の終端には終端抵抗１０１が接続されていない。このため他方の終端に進入した信号は当該終端にて反射する（矢印Ｙ４参照）。他のＥＣＵ１ｂはこれらの反射信号も受信するため、他のＥＣＵ１ｂの受信信号はＥＣＵ１ａの送信波形とは異なり歪んだ波形となる。

この図１６及び図１８に示す例では、単なるＹ分岐の例を示したが、実際には近年の自動車制御の高度化に伴い、ＣＡＮ６ａは車内の至るところに張り巡らされており、ＣＡＮ６ａに接続されるＥＣＵ１ａ〜１ｚは年々増加している。このため、ＣＡＮ６ａが分岐や非終端の配線を備えていると、信号反射の波形乱れを大きく生じやすくなる。

このような場合、前述実施形態で説明したＤＦＥ処理部１６及びエンファシス回路８が多数の各ＥＣＵ１ａ〜１ｚに構成されており、全てのＥＣＵ１ａ〜１ｚが通信相手毎にデジタルフィルタＦＦ２及びＦＢ２のフィルタ定数を保持していれば歪み補償可能となる。

このように構成しても良いが、実用的には回路規模サイズの制約のあるＥＣＵも存在し、当該ＥＣＵはＤＦＥ処理部１６及びエンファシス回路８を内部に保持できない場合もある。

このような場合には、ＣＡＮ６ａに接続されている多数のＥＣＵ１ａ〜１ｚのうち、少なくともある１のＥＣＵ１ａ（例えばＥＣＵ＿Ａ）が前述実施形態に示したＤＦＥ処理部１６及びエンファシス回路８を備えていれば良い。このとき、特に大容量のデータを送信する通信ノードに設けることが望ましい。

すると、ＥＣＵ１ａが他のＥＣＵ１ｂへ通常データを送信する処理に先立ち、他のＥＣＵ１ｂがＥＣＵ１ａにトレーニングパターンを送信し、１のＥＣＵ１ａがＤＦＥ処理部１６のデジタルフィルタＦＦ１及びＦＢ１のフィルタ定数を収束させる。ＥＣＵ１ａが、この収束されたフィルタ定数をエンファシス回路８内のデジタルフィルタＦＦ２及びＦＢ２のフィルタ定数として用いれば良い。

このようなときには、ＥＣＵ１ａと他のＥＣＵ（例えばＥＣＵ１ｂ：ＥＣＵ＿Ｂ）との間の伝送線路６の中に、どのような信号伝達経路（例えば分岐路１００などの反射部、終端抵抗１０１なしの終端部等）が含まれていたとしても、当該信号伝達経路に応じたフィルタ定数を求めることで、エンファシス回路８内のデジタルフィルタＦＦ２及びＦＢ２に適切なフィルタ定数を設定できる。

ここで、「他のＥＣＵ」としては、ＣＡＮ６ａに接続されたあらゆるＥＣＵ（前述の例では例えばＥＣＵ＿Ｃ〜ＥＣＵ＿Ｚ）に適用できる。このとき、ＥＣＵ１ａが他の様々なＥＣＵ１ｂ〜１ｚからトレーニングパターンを受信し、ＥＣＵ１ａが通信可能な他の個々のＥＣＵ１ｂ〜１ｚに応じたデジタルフィルタＦＦ２及びＦＢ２のフィルタ定数をそれぞれ収束して算出する。図１９は、このときＥＣＵ１ａが得たフィルタ定数の一例のマトリクスを示す。

この後、ＥＣＵ１ａは、その内蔵したエンファシス回路８にそれぞれフィルタ定数を設定し、このエンファシス回路８を用いて予め歪み補償すれば、ＥＣＵ１ａは、他のＥＣＵ１ｂ〜１ｚ（例えばＥＣＵ＿Ｂ、ＥＣＵ＿Ｃ、ＥＣＵ＿Ｄ、…、ＥＣＵ＿Ｚ）との間で通常データの通信処理を良好に行うことができる。

本実施形態によれば、ＣＡＮ６ａなどを用いて通信処理する場合にも、前述実施形態と同様の効果を奏する。
本実施形態によれば、３以上の複数のＥＣＵ１ａ〜１ｚが例えばＣＡＮ６ａなどに接続されているときに、１のＥＣＵ１ａ（例えばＥＣＵ＿Ａ）がＤＦＥ処理部１６及びエンファシス回路８を備えていれば、１のＥＣＵ１ａは他の多数のＥＣＵ１ｂ〜１ｚとの間で信号の歪み補償をしながら良好に通信できる。

（第４実施形態）
図２０〜図２３は第４実施形態を示す。この第４実施形態ではＣＡＮ−ＦＤ（Flexible Data rate）プロトコルを用いた場合の通信形態を示す。

波形歪みは、複数のＥＣＵ１ａ〜１ｚ（複数の通信ノード）間の通信処理のデータレートが上がると更に顕著になる。現在、例えば車載装置の技術分野では、ＣＡＮ６ａのデータレートを更に上げる目的でＣＡＮ−ＦＤプロトコルの導入が検討されている。

このＣＡＮ−ＦＤプロトコルは、図２０にそのフレームフォーマットを示すように、ＣＡＮ−ＦＤ Arbitration Phase（調停フェーズ）の区間ではデータレートを従来のＣＡＮから変更していない。

しかし、Data Fieldを含むCAN FD Data Phase（データフェーズ）の区間では、図２１に示すように、データレートが最大４Ｍｂｐｓに上げられる。このため、複数ＥＣＵ間の調停性能を劣化させることなく、トータルの通信データレートを向上できる。ＣＡＮ−ＦＤのフレームヘッダは、通信対象となる受信ノード（ＩＤ）以外は、そのフレームの間受信データを無視できる仕様とされている。

したがって、通信対象受信ノードとは異なる他の通信ノードは、ＣＡＮ６ａを通じて伝送される歪みの影響により波形が変化し、異常なデータが受信される状態に変化したとしても当該データを無視する。したがってＣＡＮ−ＦＤフレームを使用すれば、誤動作を引き起こすことなく高速伝送できる。

このＣＡＮ−ＦＤプロトコルの使用目的の一つは、ＥＣＵに対するプログラム書込処理である。図２２に示すように、プログラム書換装置１０２はＣＡＮ６ａにプログラミングケーブル１０３を通じて接続可能になっており、ＣＡＮ−ＦＤフレームを使用してプログラムをプログラム書換対象ＥＣＵ（例えばＥＣＵ１ａ）に高速転送できる。

ＥＣＵは、随時高性能化するため、当該ＥＣＵの内蔵プログラムは頻繁に更新される。プログラム更新時において、わざわざＥＣＵの交換を行うことは費用抑制等の理由からも稀である。また、更新処理が必要となることが想定される全てのＥＣＵに前述のＤＦＥ回路１２（ＤＦＥ処理部１６）及びエンファシス回路８を予め装備させておいても良いが、この方法は実用性に劣るものとなる。

そこで、本形態では、少なくともプログラム書換装置１０２が前述のＤＦＥ回路１２及びエンファシス回路８を備えている。プログラム書換装置１０２は、生産時又は例えば車検などの点検時などに一時的に使用されるだけであり、最終製品である車両には搭載されない場合が多い。

したがって、プログラム書換装置１０２がＤＦＥ回路１２及びエンファシス回路８を搭載したとしても、各ＥＣＵ１ａ〜１ｚには前述したトレーニングパターンを送信する回路を設ければ良いだけで別途特殊な回路を設けなくても良い。

これにより、車両本体に搭載されるＥＣＵ１ａ〜１ｚの部品点数の増加を抑制できる。したがって更新処理の必要なＥＣＵ側にＤＦＥ回路１２及びエンファシス回路８を設けることなく、ＣＡＮ−ＦＤプロトコルを使用した高速通信処理を行うことができる。

なおプログラム書換装置１０２と車両用ＥＣＵ（例えばＥＣＵ１ｂ）とがＣＡＮ−ＦＤプロトコルを用いて大容量データ通信した場合、そのデータ伝送速度はＣＡＮ−ＦＤプロトコルを用いない複数ＥＣＵ間（例えばＥＣＵ１ｂ−１ｃ間）のデータ伝送速度に比較して速くなる。

この実施形態では、ＣＡＮ−ＦＤを使用した高速通信処理を一例として挙げるが、本形態の通信処理は、ＣＡＮ−ＦＤにのみ用いられるものではなく、波形歪みの影響を受けない程度の他の通信規格に基づく低速通信に応じて通信ノードのペアを決定し、その後、当該通信ノード間で高速データ伝送を行う場合にも適用できる技術である。この際、送信側では、エンファシス回路８がケーブルでの歪みを予め補償して伝送スタートすると良い。

以下、低速通信処理時に通信ノード（通信装置）のペアを決定し、その後、ペアが決定された通信ノード間で高速データ伝送を行う場合のシーケンス処理について説明する。
図２３に示す例は、例えば、プログラム書換装置１０２（通信ノードＡ）が通信装置４の構成を備え、他のＥＣＵ１ｂ〜１ｚ（通信ノードＢ、通信ノードＣ、…、通信ノードＺ）が通信装置５の構成を備えた形態を示している。

この図２３の表記中、「NodeAのTx」は、プログラム書換装置１０２の通信装置４の送信部１０が行う処理を示し、「NodeAのRx」は、プログラム書換装置１０２の通信装置４の受信部１３が行う処理を示す。また、「NodeBのTx」は、ＥＣＵ１ｂ内の通信装置５の送信部２３が行う処理を示し、「NodeBのRx」は、ＥＣＵ１ｂ内の通信装置５の受信部２４が行う処理を示す。同様に、「NodeCのTx」は、ＥＣＵ１ｃ内の通信装置５の送信部２３が行う処理を示し、「NodeCのRx」は、ＥＣＵ１ｃ内の通信装置５の受信部２４が行う処理を示す。

この図２３はプログラム書換装置１０２が他のＥＣＵ１ｂ〜１ｚとの間で低速通信処理時にトレーニングした後に高速データ伝送する例を示している。書換装置１０２による下記の処理はＥＣＵ１ａなど他の装置が行う形態に代えてもよい。なお、図２３には「低速通信処理」を２重矩形箱内に記載し、「高速通信処理」を１重矩形箱内に記載している。

図２３に示すように、パワーオン（Power-on）、リスタート（re-start）、リトレーニング時（re-training）等において、マスタとなる書換装置１０２とスレーブとなるＥＣＵ１ｂ〜１ｚとの間でトレーニング（training）を開始すると、書換装置１０２がＥＣＵ１ｂを通信相手先ノードとして低速通信モードを開始しトレーニングリクエストコマンドを送信する（Ｔ１）。

ＥＣＵ１ｂはトレーニングリクエストコマンドを受付けると、ＥＣＵ１ｂへのトレーニングリクエストであることから、ＥＣＵ１ｂは自ノードにトレーニングリクエストが到来したことを認識する（Training Matched）。

他のＥＣＵ１ｃもまた、このトレーニングリクエストを受信するが、このリクエストはＥＣＵ１ｂに対するリクエストであるため、ＥＣＵ１ｃはこのリクエストを受信したタイミングからＥＣＵ１ｂがトレーニングしている最中には入力データを無視するモードとなる（Training Unmatched）。

ＥＣＵ１ｂは、低速通信モードに入りトレーニングスタートの受付コマンドを送信する（Ｔ２：Training Start）。すると、書換装置１０２がトレーニングスタートの受付コマンドを受付ける（Receive Training Start）。ＥＣＵ１ｂは、高速通信モードに入り、トレーニングスタートである旨をヘッダに設定し、トレーニングデータをある所定期間だけ高速送信する（Training Pattern）。

書換装置１０２は、ＥＣＵ１ｂから受信したトレーニングスタートのヘッダに基いて、トレーニングデータが何れのタイミングから送信されたか識別し、トレーニングスタートされたタイミングから所定期間トレーニングデータを受信する。

書換装置１０２は、トレーニングデータを受信している間にトレーニング処理する。このトレーニング処理では、ＤＦＥ処理部１６内のスライサＳ１前後のデータが同一となるように第１フィードフォワードフィルタＦＦ１及び第１フィードバックフィルタＦＢ１に設定されるフィルタ定数を収束させる。

このとき、書換装置１０２は収束されたフィルタ定数をフィルタ定数保持部１２ａに保持させる。これらの書換装置１０２、ＥＣＵ１ｂ以外のＥＣＵ１ｃ…は、通信中フレームのヘッダを確認し、トレーニング期間中であることを識別し、トレーニング期間中には入力データを無視し続ける（Ignore Term）。

書換装置１０２は、フィルタ定数の収束処理を完了すると、ＥＣＵ１ｂ（Node B）に対応したフィルタ定数としてフィルタ定数保持部１２ａに保持する。書換装置１０２は、ＥＣＵ１ｂとの間で行ったフィルタ定数の算出処理について、通信相手先ノードをＥＣＵ１ｃとしてトレーニング処理を行う。すなわち、書換装置１０２がＥＣＵ１ｃ（Node C）を送信対象ノードとして低速通信を開始し、トレーニングリクエストコマンドを送信する（Ｔ３）。

ＥＣＵ１ｃはトレーニングリクエストコマンドを受付けると、ＥＣＵ１ｃへのトレーニングリクエストであることから、ＥＣＵ１ｃは自ノードにトレーニングリクエストが到来したことを認識する（Training Match）。

ＥＣＵ１ｃは、低速通信モードに入りトレーニングスタートの受付コマンドを送信する（Ｔ４：Training Start）。すると書換装置１０２はトレーニングスタートの受付コマンドを受付ける（Receive Training Start）。ＥＣＵ１ｃは高速通信モードに入り、トレーニングスタートである旨をヘッダに設定し、トレーニングデータをある所定期間だけ高速送信する（Training Pattern）。

書換装置１０２は、ＥＣＵ１ｃから受信したトレーニングスタートのヘッダに基いて、トレーニングデータが何れのタイミングから送信されたか識別し、トレーニングスタートのタイミングから所定期間トレーニングデータを受信する。

書換装置１０２は、トレーニングデータを受信している間、トレーニング処理する。このトレーニング処理では、ＤＦＥ回路１２内のスライサＳ１前後の信号が同一となるように第１フィードフォワードフィルタＦＦ１及び第１フィードバックフィルタＦＢ１の内部のフィルタ定数を収束させる。書換装置１０２は、この収束されたフィルタ定数をフィルタ定数保持部１２ａに保持させる。

書換装置１０２は、以上の処理についてトレーニング処理を必要とする他の所定の通信ノード（例えばＥＣＵ１ｄ〜１ｚ）を通信相手先ノードとして繰り返す。これにより、書換装置１０２は、トレーニング処理を必要とする全ての通信ノードに設定すべきフィルタ定数を取得できる。

書換装置１０２は、ＥＣＵ１ｂに対し通常データの送信スタートについて低速通信のヘッダ内に設定してＥＣＵ１ｂに通知する。その後、書換装置１０２は、高速通信により通常データを送信する。このとき、高速通信期間中には、書換装置１０２は、ＥＣＵ１ｂ（Node B）に対応したフィルタ定数をエンファシス回路８内のデジタルフィルタＦＦ２及びＦＢ２に与えると共に、エンファシス回路８を通じて通常データを送信する（Ｔ５：Node B Normal）。

ＥＣＵ１ｂは、低速通信のヘッダを参照することで自ノードへの通常データの高速送信処理であることがわかる（Receive Normal Start）。このため、ＥＣＵ１ｂは高速通信にてデータ受信する。このとき、書換装置１０２の送信信号は、予めエンファシス回路８で処理されているため、ＣＡＮ６ａにおいて波形歪みを生じたとしても、ＥＣＵ１ｂに到来したときには歪みが抑制された信号を受信できる。

ＥＣＵ１ｂ以外のＥＣＵ１ｃ…は、低速通信時のヘッダから自ノードへの送信処理でないことがわかる。このため、ＥＣＵ１ｃ…は、前述の高速通信期間中にデータ通信処理を無視する（Ignore Start）。

書換装置１０２は、ＥＣＵ１ｂにとって適切なフィルタ定数を用いて通常データを高速送信することになるため、ＥＣＵ１ｃ…が仮に高速通信時に通常データを受信したときには全く適切でないデータを受信してしまうことになるが、高速通信期間中はデータ通信処理を無視するため不具合を生じることはない。

その他、書換装置１０２が高速通信するときには、通信相手先ノードに合わせたフィルタ定数（Node B , Node C 〜Node Z対応フィルタ定数）をエンファシス回路に設定してデータを高速送信する。書換装置１０２は、他の複数のＥＣＵ１ｂ…１ｚの個々の通信ノードに適切な歪み補償処理を行い高速データ送信する。これにより、書換装置１０２は他のＥＣＵ１ｂ…にデータを高速伝送できる。なお、通信プロトコルを変更することで適宜変更を加えて使用できる。

本実施形態によれば、ＣＡＮ−ＦＤプロトコルを用いて高速通信処理する場合にも、前述実施形態と同様の効果を奏する。また、プログラム書換装置１０２が、ＤＦＥ回路１２及びエンファシス回路８を備えていれば、プログラム書換対象となるＥＣＵ１ｂ〜１ｚに歪み補償用の回路を別途設けなくても、伝送信号を歪み補償しながら高速通信処理できる。

また本実施形態によれば、低速通信処理時に通信処理を行うペアを決定し、その後、ペアが決定された通信ノード（書換装置１０２とＥＣＵ１ｂ…１ｚ）間において、適切なフィルタ定数が送信側のエンファシス回路８に設定された状態で高速データ伝送を行うので、高速データ伝送時にデータが通信相手先のＥＣＵ１ｂ…１ｚに到来したときには、当該通信相手先のＥＣＵ１ｂ…１ｚは歪みが抑制された信号を受信できる。

（第５実施形態）
図２４は第６実施形態を示す。この第６実施形態では、車内のネットワークがゲートウェイを介して上位ネットワークに接続される形態を示す。

図２４に示すように、ＣＡＮ６ａには、ゲートウェイＥＣＵ１ｇｗがネットワーク接続されており、このゲートウェイＥＣＵ１ｇｗは上位ネットワークＮに接続されている。この上位ネットワークＮは、例えば、携帯電話通信網、中距離又は近距離無線通信網などの無線通信網、電話網などの有線通信網、有線ＬＡＮ、無線ＬＡＮなどの各種ローカルエリアネットワーク、などの車両外に少なくとも一部を備えたネットワークである場合もある。ゲートウェイＥＣＵ１ｇｗは、上位ネットワークＮとＣＡＮ６ａとを接続するゲートウェイ機能を備える。

第４実施形態で説明したプログラム書換装置１０２は、バス６ａに接続するポートとは異なるポートを介して上位ネットワークＮに接続されている。プログラム書換装置１０２は、上位ネットワークＮ、ゲートウェイＥＣＵ１ｇｗを通じて各ＥＣＵ１ａ〜１ｚと通信できる。このような通信形態であっても前述同様の作用効果を奏する。

また、何らかのデータが上位ネットワークを通じてゲートウェイＥＣＵ１ｇｗを通じて高速伝送される場合、プログラミング以外の用途に用いることもできる。
本実施形態によれば、ＣＡＮ６ａがゲートウェイＥＣＵ１ｇｗを通じて上位ネットワークＮに接続されるときにも、前述実施形態と同様の作用効果を奏する。

また、第４実施形態においては、プログラム書換処理用途に関する説明を行ったが、ＣＡＮ６ａなどのネットワークがこのような上位ネットワークＮに接続されるときにも、プログラム書換処理以外の他用途の高速通信処理に使用することもできる。

（第６実施形態）
図２５〜図２８は第６実施形態を示す。第６実施形態は、通信装置（第１通信ノード相当）４のＤＦＥ回路１２が、トレーニングパターンの中の各１ビットについて複数連続した同一データ値を有するサブビットに分割するサンプリング周波数で受信し、このサブビットのエラーを収束させて受信できるようにデジタルフィルタＦＦ１、ＦＢ１のフィルタ定数を収束させるようにしていることを特徴の一つとしている。また、通信装置４の送信部１０が、収束されたデジタルフィルタＦＦ１、ＦＢ１のフィルタ定数をエンファシス回路８のデジタルフィルタＦＦ２、ＦＢ２のフィルタ定数の少なくとも一部として用いサブビット単位で歪み補償して通常データを送信することを特徴の一つとしている。

例えば第１実施形態では、ＥＣＵ１の通信装置４がエンファシス回路８によりプリエンファシス処理を行う方法について説明した。このときＥＣＵ１の通信装置４は、クロック生成部１７による生成クロック信号に応じて動作するが、当該動作周波数に応じた各１ビット毎に定められた信号レベルを出力する。

この場合、ＤＦＥ回路１２は、アイダイアグラムの一点で波形歪みを補正することになるため、この一点の歪みのみが正確に補正されることになり、アイダイアグラムのそれ以外のポイントでは実際とは異なる歪み検出値を代用することになり誤差を生じる。発明者はこの誤差量を検証した。

まず、図２５（ａ）に送信用シミュレーションデータを示す。前述実施形態に示したプリエンファシス方式を用いることなく、伝送線路６を通じて送信用シミュレーションデータを送信することを想定した場合、図２５（ｂ）に受信側のシミュレーション波形（アイダイアグラム）を示すように、データ受信側では伝送線路６の影響を受ける。このアイダイアグラムに示すように、アイが開いておらずデータ誤受信が多くなる。

これに対し、送信側の通信装置４のエンファシス回路８が第１実施形態の方式を用い、図２６（ａ）に示すシミュレーションデータの様にプリエンファシス処理し、この処理後の信号について前述の伝送線路６を通じて受信側の通信装置５に送信することを想定したとき、受信側の通信装置５はアイが開いた状態でデータを受信できることを確認している。

図２５（ｂ）および図２６（ｂ）を比較すると、明らかにアイの改善がみられることがわかる。なお、これらの図２５（ｂ）及び図２６（ｂ）に示すシミュレーションでは、プリエンファシス波形の変化点が直線状に変化する信号波形を用いて解析しているが、これはシミュレーションに応じてプリエンファシス波形を求めているためであり、実際には滑らかに時間的に変化することに留意する。

図２６（ｂ）に示すアイダイアグラムでは、波形歪みが補正タイミングｔ１、ｔ２において周期的に補正されているため、これらの周期的な歪み補正タイミングｔ１、ｔ２において全ての信号値（電圧値）がほぼ一致する。この場合でも十分に受信特性を良好にできるものの、隣接するビット間の遷移領域の時間幅ＡＷ１は広くなりやすい。

そこで本実施形態においては、通信装置４はその動作周波数を高くして動作することで、隣接するビット間の遷移領域の時間幅ＡＷ２を狭くできるようにした形態を示す。
また、本実施形態では１ビットを複数個（＝ｍ≧２）に分割したサブビットという概念を採用する。例えば、スレーブとなる通信装置５が、マスタとなる通信装置４にトレーニングパターンとして、図２７（ａ）に示すように”０１００１”の５ビットデータ列を送信する場合について考慮する。

このとき、通信装置４は、この”０１００１”の５ビットデータ列の各１ビットが例えば２（＝ｍ）サブビットからなっているものとして受信する。すなわち、前述実施形態におけるデータレートに対応した周波数を所定周波数ｆ１とした場合、本実施形態では、ＥＣＵ１の通信装置４の受信部１３（ＤＦＥ回路１２及びデータ受信部７ｂ）は、この周波数ｆ１を超える周波数ｆ２（例えば２倍（＝ｍ倍）の周波数）をサンプリング周波数として受信する。具体的には、制御回路７がクロック生成部１７に制御信号を出力し、クロック生成部１７の生成クロック信号の周波数を前述実施形態に比較してｆ２／ｆ１倍の周波数に制御する。すると、クロック生成部１７は周波数ｆ２のクロック信号を、制御回路７、受信部１３（例えばＤＦＥ回路１２、データ受信部７ｂ等）に出力する。このときＥＣＵ１の通信装置４の受信部１３は周波数ｆ１を超える周波数ｆ２で動作する。これにより、受信部１３はサンプリング周波数を周波数ｆ２としてデータを受信できる。

以下の説明では、周波数ｆ２は周波数ｆ１の２倍であるものとして説明を行うが、この倍数は２倍に限られない。
このとき、通信装置４のＤＦＥ回路１２は、周波数ｆ１の２倍（＝ｍ倍）の周波数ｆ２で第１フィードフォワードフィルタＦＦ１の係数ｈ１［０］〜ｈ１［ｎ１］、及び、第１フィードバックフィルタＦＢ１のフィルタ定数ｈ２［０］〜ｈ２［ｎ２］を算出する。

すると、図２７（ｂ）に示すように、あたかも先頭の１ビット目の”０”は”００”、２ビット目の”１”は”１１”、３ビット目の”０”は”００”、４ビット目の”０”は”００”、５ビット目の”１”は”１１”、として２個（＝ｍ個）重ねて受信できるように、ＤＦＥ回路１２のデジタルフィルタＦＦ１、ＦＢ１の係数ｈ１［０］〜ｈ１［ｎ１］、ｈ２［０］〜ｈ２［ｎ２］を収束させることができる。すなわち、受信側の通信装置４は、各１ビットについてｍ個連続した同一データ値(data value)を有するサブビット(sub-bit)に分割してトレーニングパターンを受信できることになる。

また、通信装置４のＤＦＥ回路１２が処理し第１デジタルフィルタＦＦ１、ＦＢ１の係数ｈ１［０］〜ｈ１［ｎ１］、ｈ２［０］〜ｈ２［ｎ２］をフィルタ定数保持部１２ａに設定した後、転送部１４が、この第１デジタルフィルタＦＦ１、ＦＢ１の係数ｈ１［０］〜ｈ１［ｎ１］、ｈ２［０］〜ｈ２［ｎ２］をフィルタ定数保持部８ａに転送する。

送信部１０が、このフィルタ定数保持部８ａに転送された係数ｈ１［０］〜ｈ１［ｎ１］、ｈ２［０］〜ｈ２［ｎ２］の全部または少なくとも一部を、エンファシス回路８の第２デジタルフィルタＦＦ２、ＦＢ２の係数ｈ１［０］〜ｈ１［ｋ１］、ｈ２［０］〜ｈ２［ｋ２］として用いることで、プリエンファシス処理し歪み補償して通常データを送信できる。このとき、送信部１０は、エンファシス回路８によりサブビット単位でプリエンファシス処理してデータ送信する。

すなわち、通信装置４が、図２７（ａ）に示す”０１００１”のビット列をあたかも”００１１００００１１”のように受信した場合、送信部１０は、このように各ビット毎にｍ個連続したサブビット単位でデータをプリエンファシス処理して通常データを送信する。具体的には、クロック生成部１７が、前述の周波数ｆ２のクロック信号を、送信部１０（例えばデータ送信部７ａ、エンファシス回路８、図示しないＤ／Ａ変換器等）に出力する。すると、ＥＣＵ１の通信装置４の送信部１０は、受信部１３と同一周波数ｆ２で動作する。これにより、送信部１０は、ｍ個連続したサブビット単位でデータをプリエンファシス処理して通常データを送信できる。この場合、ジッタの悪化を防ぐことができ、通信装置５によるデータの誤受信を極力防ぐことができる。

発明者らがシミュレーションにより検証した結果を説明する。図２８（ａ）に送信用シミュレーションデータ波形、図２８（ｂ）にシミュレーションデータを受信する際のアイダイアグラムを概略的に示す。これらの図２８（ａ）及び図２８（ｂ）に示すように、サブビットのデータを送受信するための周波数ｆ２に応じたタイミングｔ１１、ｔ１２、ｔ２１、ｔ２２毎に信号値（電圧値）がほぼ一致するようになる。これは、信号値（電圧値）が一致するタイミングｔ１１、ｔ１２、ｔ２１、ｔ２２が歪み補正タイミングとなるためである。

この図２８（ｂ）において、タイミングｔ１１とｔ１２は同一データ値（電圧値）となるサブビットのサンプリングタイミングであり、タイミングｔ２１とｔ２２は同一データ値（電圧値）となるサブビットのサンプリングタイミングを示している。

このとき、この歪み補正タイミングｔ１２及びｔ２２間の時間間隔が狭くなり、あるビットに対応した歪み補正タイミングｔ１２から次のビットに対応した歪み補正タイミングｔ２１までの期間の信号変化時間を低減できる。この結果、隣接ビット間の遷移領域の時間幅ＡＷ２を狭くすることができる。

また、歪み補正タイミングｔ１１及びｔ１２間の時間間隔が狭くなり、あるデータ値のサブビットに対応した歪み補正タイミングｔ１１から次の同一データ値のサブビットに対応した歪み補正タイミングｔ１２までの期間の信号変化時間を低減できる。この結果、これらのサブビット間の電圧振幅を抑制できる。この結果、これらのサブビット間における電圧マージンＭ２を大きくできる。これにより、ジッタの悪化を抑制でき、通信装置５によるデータ誤受信を極力防ぐことができる。

（第７実施形態）
図３０〜図３１は第７実施形態を示す。第７実施形態は、第６実施形態において、１ビット内のサブビットへの分割数を奇数（例えば３が望ましい）としたところを特徴の一つとしている。

スレーブ側の通信装置５が一般的な受信回路を用いる場合、隣接する２つの遷移領域間の中央のタイミングをデータサンプリングタイミングとすることが多い。
例えば、第６実施形態のサブビットの分割数を例えば偶数（２など）とし、隣接する２つの遷移領域間Ｒの中央のタイミングをデータサンプリングタイミングとした場合、図２８（ｂ）に示すように、電圧マージンＭ２の小さいタイミングｔ１ａ、ｔ２ａが、ほぼデータサンプリングタイミングとなる。

図２８（ｂ）に示すように、これらのタイミングｔ１ａ、ｔ２ａでも電圧マージンＭ２が十分確保されているため、分割数は偶数とされていても良いが、この分割数は奇数とすることがより望ましい。分割数を奇数とする場合、マスタ側の通信装置４の動作周波数ｆ２は、データレートの周波数ｆ１の前述の奇数倍に設定されることになる。例えば、１ビットを３サブビットに分割する場合には、マスタ側の通信装置４の受信部１３は、データレート周波数ｆ１の例えば３倍の周波数ｆ２でサンプリング処理して動作する。そして、通信装置４は１ビットを３サブビットとし、ＤＦＥ回路１２のフィルタ定数をサブビット単位で算出する。

例えば、図２９（ａ）に示すように、トレーニングパターンのデータ列を”１００１”としたときには、マスタ側の通信装置４は、図２９（ｂ）に示すように、”１１１００００００１１１”という仮想的なサブビットによるデータ列として受信し、通信装置４の受信部１３はＤＦＥ回路１２のフィルタ定数を収束させる。そして、通信装置４のエンファシス回路８は、このフィルタ定数を用いてサブビット単位でデータを送信する。

例えば、図３０（ａ）にサブビット分割数を３とした場合の送信用シミュレーションデータ、図３０（ｂ）にアイダイアグラムを概略的に示す。これらの図３０（ａ）及び図３０（ｂ）に示すように、受信部１３が本来のデータレートの周波数ｆ１の例えば３倍の周波数ｆ２で動作するときには、データレートの１倍の周波数で動作した場合の遷移領域の時間幅ＡＷ１（図２６（ｂ）参照）や、データレートの２倍の周波数で動作した場合の遷移領域の時間幅ＡＷ２（図２８（ｂ）参照）に比較して、データ遷移領域の時間幅ＡＷ３をさらに狭くできる。

また、受信側の通信装置（例えば５）が一般的な受信回路を用いていれば、隣接する２つの遷移領域間Ｒのほぼ中央タイミングをデータサンプリングタイミングｔ１ａ、ｔ２ａとしたとき、これらのタイミングｔ１ａ、ｔ２ａを原理的に歪み補正タイミングｔ１２、ｔ２２に一致させることができ、電圧マージンＭ３を原理的に最大とすることができる。

例えば、シミュレーション上では外部ノイズ等の影響が考慮されていないが、本実施形態のように分割数を奇数とすれば電圧マージンＭ３を大きくできる。このため、この外部ノイズ等の影響を受けても誤受信をさらに抑制できる。これにより受信特性をさらに良好にできる。したがって、タイミング的な観点で見ても、信号レベルの観点で見ても、分割数を奇数とすることが望ましい。前述説明では分割数を３とした例を示したが、当然５以上の奇数としても良い。分割数が５以上の奇数とされていれば、データサンプリングタイミング間の遷移領域の時間幅もさらに小さくできる。このため、この時間領域のジッタを小さくでき、良好に受信することができる。

図３１（ａ）に分割数を５とした場合の送信用シミュレーションデータ波形、図３１（ｂ）にアイダイアグラムを概略的に示す。図３１（ｂ）において、タイミングｔ１２〜ｔ１５、ｔ２１〜ｔ２５がそれぞれ歪み補正タイミングを示している。タイミングｔ１２〜ｔ１５では同一データ値となっており、タイミングｔ２１〜ｔ２５でも同一データ値となっている。

これらの図３１（ａ）及び図３１（ｂ）に示すように、分割数を増せば増すほど隣接する歪み補正タイミング間（例えばｔ１２及びｔ１３間、ｔ１３及びｔ１４間など）の時間間隔を狭くできる。特に、あるデータ値に対応した歪み補正タイミングｔ１５から次のデータ値に対応した歪み補正タイミングｔ２１までの期間の信号変化時間を低減できる。この結果、隣接するビット間の遷移領域の時間幅ＡＷ５を短くすることができ、この時間領域のジッタを小さくでき、データ受信側では良好に受信することができる。

また、図３１（ａ）及び図３１（ｂ）に示すように、分割数を増せば増すほど歪みを抑制でき電圧振幅の抑制効果を大きくできる。なお、遷移領域間Ｒの中央タイミングをデータサンプリングタイミングｔ１ａ、ｔ２ａとした場合には、電圧マージンＭ５は歪み補正タイミングｔ１３、ｔ２３の電圧マージンにほぼ一致し、原理的に最大の電圧マージンを得ることができる。

また、分割数を大きくすればするほど、サブビットに分割した同一データ間の電圧振幅を抑制できる。このため、分割数５とした場合のこの時間領域の電圧マージンＭ１５（図３１（ｂ）参照）を、分割数３とした場合のこの時間領域の電圧マージンＭ１３（図３０（ｂ）参照）に比較して大きくできる。

なお、分割数が５以上に設定されている場合には、奇数であっても偶数であっても歪みの抑制効果をほぼ同等とすることができる。分割数が増えると通信装置４の動作周波数が大きくなるため高性能な回路が要求される。このため、伝送線路６の中の信号伝搬状態、通信装置４及び５の性能、及び、コストなどを考慮したトレードオフに応じて分割数を設定すると良い。

通信装置４の動作周波数を低く保ちながら、１より大きい奇数という条件を満たすようにするとき、制御回路７は分割数が３となるように通信装置４の動作周波数を設定することが望ましい。また、伝送線路６による伝搬信号の歪みの影響が比較的小さいときには、２又は４倍以上の分割数とするような動作周波数とすることが望ましく、伝送線路６による伝搬信号の歪みの影響が比較的大きいときには、５倍以上の分割数となるように動作周波数を設定することが望ましい。

（第８実施形態）
図３２〜図３６は第８実施形態を示す。前述の第６実施形態では、分割数が例えば２に設定されているとき、電圧マージンＭ２がアイダイアグラムの遷移領域間Ｒの中央タイミングｔ１ａ、ｔ２ａで小さくなることを示した。これは、例えば２サブビットの送信波形には、本来の元データに含まれる周波数成分以外にプリエンファシス処理に応じた２倍の周波数成分で且つ元データに含まれない信号成分を含むためである。発明者は、この余分な周波数成分を除去すれば電圧マージンを向上できることを見出した。そこで、第８実施形態では、サブビット単位で歪み補償して通常データを送信するときに高周波数領域の成分を低減するフィルタ９ａ−１を設けた形態を示す。

図３２は、図１に対応して示す歪み補償システムＳ２の構成例である。ここで、図１におけるマスタ側の通信装置４はエンファシス回路８の出力に送信アンプ９を備えているが、本実施形態のマスタ側の通信装置１０４は、図３２に示すように、送信アンプ９に代えてフィルタ９ａ−１付きの送信アンプ９ａを用いている。

送信アンプ９ａ内のフィルタ９ａ−１は、例えばアナログローパスフィルタにより構成され、送信アンプ９の前段又は後段に構成されたり、送信アンプ９が複数の増幅段を備えている場合には、これらの複数増幅段の間に構成されたりするものである。

フィルタ９ａ−１の高周波数領域側のカットオフ周波数は、ｍ個のサブビット単位で分割して動作するためのＤＦＥ回路１２の動作周波数に対応したナイキスト周波数に設定すると良い。フィルタ９ａ−１の種類は特に限られないが、例えば３次のバターワースフィルタ（Butterworth filter）を用いると良い。

ここで図３２に示すようにフィルタ９ａ−１を使用し、分割数を２としてシミュレーションすると、図３３に示すアイダイアグラムが得られる。なお、このシミュレーション結果は、送信アンプ９とフィルタ９ａ−１とを縦列接続し、これらの入出力インピーダンスが全て整合された仮定条件のもとで行われた結果である。この場合、データレートの２倍の周波数成分が低減されるため、遷移領域間Ｒの中央タイミングｔ１ａ、ｔ２ａにおける電圧マージンＭ２ａを、図２８に示す電圧マージンＭ２に比較して大きくできる。

本実施形態によれば、データ送信側において、送信アンプ９内のフィルタ９ａ−１が高周波数領域の成分を低減しているため、電圧マージンＭ２ａを大きくでき誤受信を極力抑制できる。

また、マスタ側の通信装置１０４がフィルタ９ａ−１を備えているため、伝送線路６内を伝送する信号の不要な周波数成分を予め低減でき、信号が伝送線路６を伝搬するときに生じる不要輻射成分を低減できる。

なお、後述の第９実施形態において、本実施形態のフィルタ９ａ−１に対応したフィルタ２１ａ−１（図３７参照）が受信側の通信装置５内に配置される形態を示すが、当該フィルタ２１ａ−１が受信側に配置されていると受信側の通信装置５に別途構成スペースを設けなければならない。通信装置５が例えば車載装置である場合にはこの車載装置内の部品構成用スペースを極力小さくすることが望ましく、この点で、本実施形態の歪み補償システムＳ２は、後述の第９実施形態に比較して、受信側の通信装置５をシンプル化できるという効果を奏する。

本実施形態では、１ビットを２つに分割したサブビットとして扱った例を示したが、３以上の複数のサブビットに分割した場合でもほぼ同様の効果が得られる。図３４は３つのサブビットに分割した場合、図３５は４つのサブビットに分割した場合、図３６は５つのサブビットに分割した場合のシミュレーション結果（アイダイアグラム）を示す。これらの図３４〜図３６では、各遷移領域間Ｒの中央タイミングｔ１ａ、ｔ２ａの電圧マージンＭ３ａ〜Ｍ５ａを示しているが、電圧マージンＭ２ａ〜Ｍ５ａの改善効果は、３以上にビット分割した場合（Ｍ３ａ〜Ｍ５ａ）よりも２つのサブビットに分割した場合（Ｍ２ａ）が一番高い。

また、分割数を大きくすればするほど、サブビットに分割した各データ間の電圧振幅を抑制できる。このため、分割数５とした場合のこの時間領域の電圧マージンＭ１５ａ（図３１（ｂ）参照）を、分割数３とした場合のこの時間領域の電圧マージンＭ１３ａ（図３０（ｂ）参照）に比較して大きくできる。

また、１ビットをｍ個（複数）に分割したサブビットとして扱うことなく、データレートの周波数に対応したナイキスト周波数をカットオフ周波数としたフィルタ９ａ−１を設けても良い。この場合も同様に、第１〜第５実施形態と同様の効果が得られると共に、伝送線路６からの不要輻射の低減効果を得ることができる。

（第９実施形態）
図３７〜図４１は第９実施形態を示す。第９実施形態はフィルタ２１ａ−１を受信側に設けた形態を示す。図３７は、図１のシステムＳに対応して示す歪み補償システムＳ３の構成例である。図１に示すように、スレーブ側の通信装置５は、受信部２４に受信アンプ２１を備えているが、本実施形態の歪み補償システムＳ３の通信装置１０５は、この受信アンプ２１に代えて、フィルタ２１ａ−１を加えた受信アンプ２１ａを用いている。

受信アンプ２１ａ内のフィルタ２１ａ−１は、第８実施形態のフィルタ９ａ−１と同様に、例えばアナログローパスフィルタにより構成すると良く、受信アンプ２１の前段又は後段に構成されたり、又は、受信アンプ２１ａが複数の増幅段を備えている場合には、これらの複数増幅段の中間に構成されたりするものである。

本実施形態でも同様に、フィルタ２１ａ−１の高周波数領域側のカットオフ周波数は、ｍ個のサブビット単位で分割して動作するためのＤＦＥ回路１２の動作周波数に対応したナイキスト周波数に設定すると良い。フィルタ２１ａ−１の種類は特に限られないが、例えば３次のバターワースフィルタ（Butterworth filter）を用いると良い。

ここで、図３７に示すように、フィルタ２１ａ−１を使用し、分割数を２としてシミュレーションすると、図３８に示すアイダイアグラムを得られる。この場合でも同様に、データレートの２倍の周波数成分を低減できるため、２つの遷移領域間Ｒの中央タイミングｔ１ａ、ｔ２ａにおける電圧マージンＭ２ｂを大きくできる。

なお、この図３８に示すアイダイアグラムは、図３３に示すアイダイアグラムとほぼ変わらない。これは、伝送線路６の伝搬特性をＧｃ（ｆ）とし、フィルタ９ａ−１、２１ａ−１の伝搬特性をＧlpf（ｆ）とすれば、第８実施形態の構成（図３２）を用いても第９実施形態の構成（図３７）を用いても、全体の特性Ｇtotal（ｆ）は、
Ｇtotal（ｆ） ＝ Ｇｃ（ｆ） × Ｇlpf（ｆ）
＝ Ｇlpf（ｆ） × Ｇｃ（ｆ）
となり互いに変化しないためである。したがって、第８実施形態の構成でも第９実施形態の構成でも同様の効果が得られる。

本実施形態によれば、受信側においてフィルタ２１ａ−１が高周波数領域を低減しているため、電圧マージンＭ２ｂを大きくすることができ、誤受信を極力抑制できる。
本実施形態では、１ビットを２つに分割したサブビットとして扱った例を示したが、３以上の複数のサブビットに分割した場合でもほぼ同様の効果が得られる。図３９は３つのサブビットに分割した場合、図４０は４つのサブビットに分割した場合、図４１は５つのサブビットに分割した場合のシミュレーション結果（アイダイアグラム）を示す。これらの図３９〜図４１では、各遷移領域間Ｒの中央タイミングｔ１ａ、ｔ２ａの電圧マージンＭ３ｂ〜Ｍ５ｂを示しているが、電圧マージンＭ２ｂ〜Ｍ５ｂの改善効果は３以上に分割した場合（Ｍ３ｂ〜Ｍ５ｂ）よりも２つのサブビットに分割した場合（Ｍ２ｂ）に一番高い。

また、分割数を大きくすればするほど、サブビットに分割した同一データ間の電圧振幅を抑制できる。このため、分割数５とした場合のこの時間領域の電圧マージンＭ１５ｂ（図４１参照）を、分割数３とした場合のこの時間領域の電圧マージンＭ１３ｂ（図３９参照）に比較して大きくできる。

なお、１ビットをｍ個（複数）に分割したサブビットとして扱うことなく、データレート周波数に対応したナイキスト周波数をカットオフ周波数としたフィルタ２１ａ−１を設けても良い。この場合も同様に、第１〜第５実施形態と同様の効果が得られる。

（第１０実施形態）
図４２〜図４５は第１０実施形態を示す。第１０実施形態は、前述実施形態のＤＦＥ回路１２に替えてイコライズ回路１１２となる適応線形等価器を用いて構成した形態を示す。図４２に示す通信装置（第１通信ノード相当）４の受信部１３に替わる受信部１１３はイコライザとしてのイコライズ回路１１２を備える。イコライズ回路１１２は、波形歪みを改善するためのイコライズ処理を行うブロックである。図４３に示すように、イコライズ回路１１２は、Ａ／Ｄ変換部１５と、このＡ／Ｄ変換部１５の変換結果を適応線形等価処理するイコライズ処理部１１６と、を備える。図４４に示すように、イコライズ処理部１１６は、Ａ／Ｄ変換部１５の出力デジタル信号を歪み補償処理するものであり、第１デジタルフィルタとしての第１フィードフォワードフィルタＦＦ１０１、判定器Ｓ１０１、減算器Ｍ１０１、を備え、トレーニングパターン保持部１１７を接続して構成される。

この図４４（ａ）に示す例では、第１フィードフォワードフィルタＦＦ１０１は、イコライズ処理部１１６の入力デジタル信号をデジタルフィルタ（例えばＦＩＲフィルタ）処理し、このフィルタ後のデジタル信号を判定器Ｓ１０１及び減算器Ｍ１０１の正入力側に出力する。

図４４（ｂ）に示すように、第１フィードフォワードフィルタＦＦ１０１は、ｎ１個直列接続された１クロック遅延器Ｄ1a〜Ｄn1aと、ｎ１＋１個の乗算器Ｍｕ0a〜Ｍｕn1aと、加算器Ａａと、を備える。

遅延器Ｄ1a〜Ｄn1aは、それぞれ、制御回路７から与えられるクロック（図示せず）に応じて１クロック分の遅延処理を行う。また、フィルタ定数保持部１２ａは、係数ｈ１［０］〜ｈ１［ｎ１］を保持しているが、乗算器Ｍｕ0a〜Ｍｕn1aにはフィルタ定数保持部１２ａから係数ｈ１［０］〜ｈ１［ｎ１］が与えられる。第１フィードフォワードフィルタＦＦ１０１の乗算器Ｍｕ0a〜Ｍｕn1aは、ｎ１個の遅延器Ｄ1a〜Ｄn1aを用いて遅延処理された０〜ｎ１クロック遅延データにそれぞれ係数ｈ１［０］〜ｈ１［ｎ１］を乗算する。ここで、０クロック遅延データは入力データＩＮそのものを表している。第１フィードフォワードフィルタＦＦ１０１の加算器Ａａは、これらの乗算器Ｍｕ0a〜Ｍｕn1aにより乗算された個々の結果を加算して出力データＯＵＴとする。

図４４（ａ）に示すように、減算器Ｍ１０１の負入力側には初期値としてトレーニングパターン保持部１１７から初期トレーニングパターンが入力される。トレーニングパターン保持部１１７は初期トレーニングパターンとして例えば疑似ランダムパターンが記憶されている。

判定器Ｓ１０１は、信号波形をデータ値として変換する回路であり、変換結果をイコライズ処理部１１６の出力結果とする。信号波形は伝送線路６の影響を受けて歪む。第１フィードフォワードフィルタＦＦ１０１は、この歪んだ波形を元の信号波形に近い形の補正後波形に戻す働きをする。判定器Ｓ１０１は、この補正後波形に対して最も近い信号レベルを判定する。当初は初期トレーニングパターンとの差分がエラーとして制御回路７に出力される。このエラーが最小となる、つまり歪み補正される様に、制御回路７が第１フィードフォワードフィルタＦＦ１０１のフィルタ係数ｈ１［０］〜ｈ１［ｎ１］を調整する。ある程度調整ができた後、制御回路７がスイッチＳＷを切換え、減算器Ｍ１が第１フィードフォワードフィルタＦＦ１０１の出力と出力ＯＵＴとの差分を取得し制御回路７にエラーとして出力する。

制御回路７は、伝送線路６の影響を受けて歪んだ歪み分の影響を補償し、エラーが０に収束するように、第１フィードフォワードフィルタＦＦ１０１に設定すべき各係数ｈ１［０］〜ｈ１［ｎ１］を収束させてフィルタ定数保持部１２ａに格納する。このデジタルフィルタのフィルタ定数の収束方法としては、例えばＬＭＳ（Least Mean Square）などのアルゴリズムを用いた方法があるが、収束方法はこの方法に限られるものではない。

制御回路７は、判定器Ｓ１０１の正負入力が互いに同一となるように第１フィードフォワードフィルタＦＦ１０１に設定すべき各係数ｈ１［０］〜ｈ１［ｎ１］を収束させる。ここで正負入力誤差（電圧誤差）が所定値よりも少なくなれば収束を完了と見做す。

また、図４５（ａ）に示すエンファシス回路１０８は、第２フィードフォワードフィルタＦＦ１０２と、フィルタ定数保持部８ａと、を備える。ここで、第２フィードフォワードフィルタＦＦ１０２は、例えば第１フィードフォワードフィルタＦＦ１０１と同一構造により構成される。図４５（ａ）に示すように、エンファシス回路１０８は、機能的にイコライズ回路１１２とは異なり、当該イコライズ回路１１２から判定器Ｓ１０１及び減算器Ｍ１、スイッチＳＷを省いた回路により構成されている。

図４５（ｂ）に示すように、第２フィードフォワードフィルタＦＦ１０２は、ｋ１個直列接続された１クロック遅延器ＴＤ１ａ〜ＴＤk1aと、ｋ１＋１個の乗算器ＴＭｕ0a〜ＴＭｕk1aとを備える。

第２フィードフォワードフィルタＦＦ１０２の遅延器ＴＤ１ａ〜ＴＤn1aは、制御回路７から与えられるクロックに応じて１クロック分の遅延処理を行う。また、第２フィードフォワードフィルタＦＦ２の乗算器ＴＭｕ0a〜ＴＭｕk1aには、エンファシス回路８のフィルタ定数保持部８ａから係数ｈ１［０］〜ｈ１［ｋ１］がそれぞれ与えられる。

つまり、第１実施形態などと比較すると、本実施形態は第１及び第２フィードバックフィルタＦＢ１、ＦＢ２などを省いた構成に類似の構成となっている。このような形態では、イコライズ処理部１１６が第１フィードフォワードフィルタＦＦ１０１の乗算用の係数（タップ係数：フィルタ定数相当）ｈ１［０］〜ｈ１［ｎ１］を算出するが、この算出結果はイコライズ処理部１１６内のフィルタ定数保持部１２ａに格納される。

そして転送部１４は、これらの係数ｈ１［０］〜ｈ１［ｎ１］をエンファシス回路１０８のフィルタ定数保持部８ａに転送する。すると、第２フィードフォワードフィルタＦＦ１０２の乗算器ＴＭｕ0b〜ＴＭＵk1aには、転送部１４によりフィルタ定数保持部８ａに転送された係数ｈ１［０］〜ｈ１［ｎ１］（第１フィードフォワードフィルタＦＦ１の乗算器Ｍｕ0a〜Ｍｕn1aの係数）が与えられる。この実施形態では、全ての係数を使用する形態を示すが、少なくとも一部の係数が使用されていれば良い。

このような形態であっても前述実施形態と同様の効果が得られる。なお、本実施形態の手法は、伝送線路６による信号歪みの周波数依存性が大きくない場合に好適となる。また、伝送線路６の周波数依存特性が複雑でありＤＦＥ回路１２を用いた場合であっても収束が困難な場合においても適用可能となる。これは、ＤＦＥ回路１２に比較してフィードバックフィルタＦＢ１、ＦＢ２を備えていないため、構成が簡単化、安定化されるためである。

（第１１実施形態）
図４６及び図４７は第１１実施形態を示す。前述した実施形態では、通信装置４及び５間で双方向通信することになるが、通信装置４及び５間で通常データを通信処理する前に通信装置５がトレーニングパターンを通信装置４に送信して伝送線路６の影響を観察することになる。

しかしながら、温度変化、ノイズ環境、通信装置４及び５間の通信誤動作などにより再度トレーニングを行う方が良い場合もある。このような場合、図４６に示すように、伝送線路６とは別にトレーニングパターン選択信号線ＳＳを設けると良い。

通信装置４の制御回路７がトレーニング送信要求コマンドをトレーニングパターン選択信号線ＳＳに送信出力すると、通信装置５の制御回路２０はトレーニングパターン選択信号線ＳＳを通じて受信する。

このとき、通信装置４及び５間において、所定の信号レベル（例えば「Ｈ」）がトレーニングパターン送信要求レベル（コマンド）として予め規定されていれば、図４７に示すように、通信装置４がこの所定の信号レベルを通信装置５に出力することでトレーニングパターンを送信要求し（Ｕ１１）、通信装置５の制御回路２０がこの送信要求を受け付ければ（Ｕ１２）、制御回路２０はトレーニングパターンを送信する（Ｕ１３）ことで、通信装置４をトレーニング処理に移行させることができる。

また、通信装置４のＤＦＥ回路１２またはイコライズ回路１１２がイコライズ処理を行うことでエラーが０に収束しフィルタ定数が決定するとトレーニングパターン処理終了信号を例えば所定の信号レベルとは異なる信号レベル（例えば「Ｌ」）とすることでトレーニング処理終了として送信する（Ｕ１４）。
通信装置５の制御回路２０がこの送信要求を受け付ければ（Ｕ１５）、通信装置４及び５間のデータ通信処理について通常データ送受信処理に移行させることができる（Ｕ１６）。

前述したトレーニングパターン選択信号線ＳＳを設けることで、通信装置４が主体となり、トレーニング処理、通常データ通信処理を切換えることができる。特に、例えば図４６に示すように、通信装置４のグランドＧ１のレベルと通信装置５のグランドＧ２のレベルとが同一（例えば０）或いは異なっていてもその差が小さい場合には、トレーニングパターン選択信号線ＳＳを１本のみ設ければ良い。通信装置４及び５が集積回路により構成されているときには、１ピンのみ追加するだけでこの構成を実現できる。

なお、送信要求レベルとしてデジタルレベル（例えば「Ｈ」）を用いた例を示したが、特にこれに限られるものではなく、複数ビット列（デジタルデータの所定パターン）による所定のコマンドをトレーニングパターン送信要求コマンドとして用いても良い。各通信装置２０５ａ…２０５ｎには予め個別の識別符号が割り当てられており、送信要求コマンドは、送信要求の対象となる通信ノードの識別符号（一部又は全体）を含むフォーマットにより予め定められていても良い。この場合も同様の作用効果を奏する。

（第１２実施形態）
図４８〜図５０は第１２実施形態を示す。第１２実施形態は、１つのマスタとなる通信装置に複数のスレーブとなる通信装置が接続される形態を示す。このような場合、図４８に示すように、マスタとなる通信装置４に替わる通信装置２０４（第１通信ノード相当）は、複数のスレーブとなる通信装置５に替わる通信装置２０５ａ…２０５ｎとの間で伝送線路２０６ａ…２０６ｎを通じてそれぞれ接続されている。図４８、図４９に示すように、通信装置２０４は、これらの伝送線路２０６ａ〜２０６ｎに対応して受信部１３及び送信部１０をそれぞれ備えている。

通信装置２０５ａは第２通信ノード、通信装置２０５ｂ…２０５ｎは第３通信ノードに相当する。この場合、伝送線路２０６ａ…２０６ｎとしてはデータ通信線を適用できる。これらの通信装置２０４と通信装置２０５ａ…２０５ｎは同一のプリント配線基板２１０に搭載される例に適用できる。また、通信装置２０４と通信装置２０５ａ…２０５ｎが、プリント配線基板２１０に搭載されていなくても各種通信に適用できる。

このような接続形態において、第１１実施形態に示したトレーニングパターン選択信号線ＳＳが設けられることを考慮した場合、通信装置２０４と２０５ａ…２０５ｎとの間にトレーニングパターン選択信号線ＳＳａ…ＳＳｎをそれぞれ接続すると良い。

このような接続形態を採用しても良いが、ある通信装置間（例えば２０４及び２０５ａ間）で通信異常を発生した場合には、他の通信装置間（例えば２０４及び２０５ｂ間）でも同様の異常を内在している可能性が高い。このような場合には、通信装置２０４は全ての通信装置２０５ａ…２０５ｎとトレーニング処理を行うと良い。これにより、システム全体の安定性を向上できる。

このような場合、図４８に示すトレーニングパターン選択信号線ＳＳａ…ＳＳｎを１本化（共用化）し、図４９に示すようにトレーニングパターン選択信号線ＳＳｚとすると良い。例えば、図４９に示すように、通信装置２０４の制御回路７にはトレーニングパターン選択信号線ＳＳｚが１本だけ接続されており、このトレーニングパターン選択信号線ＳＳｚが通信装置２０５ａ…２０５ｎの制御回路２０にそれぞれ接続されている。本実施形態では、所定のデジタルレベル「Ｈ」によるコマンドをトレーニングパターン送信要求コマンドとして用いている。

図５０はトレーニングパターン送信要求時におけるタイミングチャートを概略的に示す。通信装置２０４の制御回路７が、トレーニングパターン送信要求コマンドを、トレーニングパターン選択信号線ＳＳｚを通じて送信すると（Ｕ２１）、通信装置２０５ａ…２０５ｎの制御回路２０はこの送信要求を受付け（Ｕ２２）、トレーニングパターンを送信する（Ｕ２４）。これにより、通信装置２０４が伝送線路２０６ａの歪み補償処理を行う。通信装置２０４の制御回路７は、トレーニング処理を終了すると、この旨を示す終了コマンドを、トレーニングパターン選択信号線ＳＳｚを通じて送信し（Ｕ２５）、通信装置２０５ａ…２０５ｎがこの終了コマンドを受け付けると（Ｕ２６）、通信装置２０４と通信装置２０５ａ…２０５ｎは通常データ送受信処理を行うことができる。これにより、伝送線路２０６ａによる歪みの影響を補償でき、システム全体の安定性を向上できる。

また、図４９の構成を適用し、通信装置２０４が集積回路により構成される場合には、通信装置２０５ａ…２０５ｎに対するトレーニングパターン送信要求コマンド送信用の接続ピン数を１本のみの増加で対応できるようになり、ピン数の増加を極力抑制できる。

さて、図４９に示す構成では、トレーニングパターン選択信号線ＳＳｚは伝送線路２０６ａ…などに対し平面的に交差している（交差部２０７ａ、２０７ｂ…参照）。この交差部２０７ａ、２０７ｂの構成をプリント配線基板２１０に構築するためには、プリント配線基板２１０を内層の存在する多層基板又は両面基板により構成すると良い。すると、電気回路に交差部２０７ａ、２０７ｂが存在したとしても、プリント配線基板２１０の多層基板の内層又は両面基板の両面を通じて、トレーニングパターン選択信号線ＳＳｚ又は伝送線路２０６ａ…２０６ｎを構築できる。このため、トレーニングパターン選択信号線ＳＳｚと伝送線路２０６ａ…とが平面的に交差していても図４９に示す構成を実現できる。

プリント配線基板２１０は多層基板によって構成されていると、プリント配線基板２１０内の内層配線が複雑化する虞があるため極力避けることが望ましい場合もある。また、前記構成を、プリント配線基板２１０として内層の存在しない両面基板を用いて実現しようとすると、本来面積の多い方が望ましい電源ノードまたはグランドＧ１、Ｇ２のノードが分断されてしまうため、この場合、伝送線路２０６ａ…２０６ｎを通じた伝送特性が劣化してしまう場合もある。

例えば、伝送特性向上が要求されるとき、例えば通信装置２０５ａ…２０５ｎが集積回路により構成されているときには、図５１に示すように、通信装置２０５ａ内の集積回路の多層配線層を用い、トレーニングパターン選択信号線ＳＳｚと伝送線路２０６ａ，２０６ｂ，…との交差部２１１ａ，２１１ｂ，…を構築すると良い。

すると、トレーニングパターン選択信号線ＳＳｙは通信装置２０４と２０５ａとの間に構成すればよくなり、他の通信装置２０５ｂ…２０５ｎに直接接続しなくても良くなる。隣接する各通信装置２０５ａと２０５ｂ間、２０５ｂと２０５ｃ間、…などには、図５１に示すように、中継線２１２を構成すれば良い。これにより、プリント配線基板２１０の配線層の増加を極力防ぐことができる。

トレーニングパターン送信要求コマンドは、通信装置２０５ａ、２０５ｂなどの対象相手先の識別符号を含めたとしても情報量が少ない情報であり、また、前述したように所定のデジタルレベル（例えば「Ｈ」）のみでも良い。このため、伝送速度はトレーニングパターンの授受又は通常データの授受の伝送速度などに比較すれば低速度で良いため、通信装置２０５ａ…内を通過することによる悪影響は極力抑制できるものとなる。

（第１３実施形態）
図５２は第１３実施形態を示す。第１３実施形態は波形整形部を設けた形態を示す。図５２に示すように、トレーニングパターン選択信号線ＳＳｙが通信装置２０５ａ…の多層配線層の内層を通過するときに信号劣化するが、この影響が無視できる程度であれば良いが、この影響が無視できない程度となる場合もある。

これはトレーニングパターン選択信号線ＳＳｙ及び中継線２１２の長さが長くなれば、その分、直列抵抗分も増えるためであり、また、ノイズ源が近付いてしまうためである。この場合、通信装置２０５ａ…の集積回路内に必要に応じてバッファ２１３を波形整形部として設けることで信号を波形整形し、通信装置２０５ａが各通信装置２０５ｂ…２０５ｎに伝達すると良い。これにより伝達特性劣化を極力低減できる。

（他の実施形態）
本発明は、前記実施形態に限定されるものではなく、例えば、以下に示す変形又は拡張が可能である。
歪み補償システムＳが車両内に構成された一例を示したが、これは車両内のみに留まらず、車両外の他の通信形態に適用しても良い。前述実施形態では、車載ＬＡＮのＣＡＮ６ａによる接続形態を示したが、バス接続に限らず、送受信処理を行う複数の通信装置が同一の伝送線路６を用いるのであれば、他の接続形態に適用しても良い。車載ネットワークはＣＡＮ６ａに適用した形態を示したが、これらのＣＡＮ６ａに限らず他の車載ネットワークシステムに適用できる。

他のＥＣＵ（例えばＥＣＵ＿Ｂ）の回路サイズが１のＥＣＵ（例えばＥＣＵ＿Ａ）の回路サイズより小さく構成されている例を挙げたが、これに限定されるものではなく、１および他のＥＣＵの回路規模は何れが大きいものであっても良いし同等の回路規模のものにも適用できる。

伝送線路６はシングルエンド伝送で便宜上説明したが、この伝送方式に限定されるものではない。特に差動伝送線路を用いることが望ましい。
ＤＦＥ回路１２が処理したフィルタ定数をフィルタ定数保持部１２ａに格納し、転送部１４が、エンファシス回路８のフィルタ定数保持部８ａに転送する形態を示したが、フィルタ定数保持部１２ａ、８ａは例えば同一レジスタを用いて共用されていても良い。ＤＦＥ回路１２のフィルタ定数は、その少なくとも一部をエンファシス回路８のフィルタ定数として用いていれば、全てのフィルタ定数を用いる必要はない。

エンファシス回路８の第２フィードフォワードフィルタＦＦ２は、そのフィルタタップ数がエンファシス回路８の第２フィードバックフィルタＦＢ２のフィルタタップ数よりも少なく構成されていても良い。これはエンファシス回路８の第２フィードフォワードフィルタＦＦ２のフィルタタップ数を減少させても、第２フィードバックフィルタＦＢ２よりも影響度が低いことが判明しているためである。

エンファシス回路８の第２フィードフォワードフィルタＦＦ２は、そのフィルタタップ数がエンファシス回路８の第２フィードバックフィルタＦＢ２のフィルタタップ数よりも少なく構成されていても良い。これはエンファシス回路８の第２フィードフォワードフィルタＦＦ２のフィルタタップ数を減少させても、第２フィードバックフィルタＦＢ２よりも影響度が低いことが判明しているためである。

フィルタ定数保持部８ａ、１２ａがデジタルフィルタＦＦ１、ＦＦ２、ＦＢ１、ＦＢ２の係数そのものを保持する形態を示したが、各デジタルフィルタＦＦ１、ＦＦ２、ＦＢ１、ＦＢ２のパラメータの保持方法はこの方法に限られず、他のデータ形式で保持する形態であっても良い。この場合、デジタルフィルタのフィルタ定数の誤差を規定するデータ桁数を適宜調整すると良い。

前述実施形態の構成は各実施形態の構成を互いに組み合わせて適用することができる。
なお、特許請求の範囲に付した括弧付き符号は、本願添付明細書の構成要素に対応する符号を付したものであり、これは当該構成要素の一例を挙げたものである。本願に係る発明は当該特許請求の範囲の構成要素に付した符号に対応した要素に限られるわけではなく、特許請求の範囲内の用語又はその均等の範囲で様々な拡張が可能である。

図面中、４、１０４、２０４は通信装置（第１通信ノード）、５、１０５、２０５ａは通信装置（第２通信ノード）、２０５ｂ…２０５ｎは通信装置（第３通信ノード）、
６、６ａは伝送線路（第１伝送線路）、７は制御回路（送信要求手段）、８はエンファシス回路、１０は送信部（第１送信部）、１３は受信部（第１受信部）、２３は送信部（第２送信部）、２０６ａ…２０６ｎは伝送線路（第２伝送線路）、を示す。

Claims (40)

1. 第１デジタルフィルタ（ＦＦ１，ＦＢ１，ＦＦ１０１）を用いて構成されたイコライザ（１２，１１２）を備えた第１受信部（１３，１１３）と、第２デジタルフィルタ（ＦＦ２，ＦＢ２，ＦＦ１０２）を用いて構成されたエンファシス回路（８，１０８）を備えた第１送信部（１０，１１０）と、を備える第１通信ノード（４、１０４，２０４）と、
   前記第１通信ノードの第１送信部から通常データを受信する前に予め定められたトレーニングパターンを前記第１通信ノードに第１伝送線路（６，６ａ，２０６ａ）を通じて送信する第２送信部（２３）を備える第２通信ノード（５、１０５，２０５ａ）と、を備え、
   前記第１通信ノードは、前記第２通信ノードの第２送信部が送信するトレーニングパターンを前記第１受信部により受信するように構成され、
   前記イコライザは、前記トレーニングパターンについてエラーを収束させて受信できるように第１デジタルフィルタのフィルタ定数を収束させ、
   前記第１通信ノードの第１送信部は、前記収束された前記第１デジタルフィルタのフィルタ定数を前記エンファシス回路の第２デジタルフィルタのフィルタ定数の少なくとも一部として用い歪み補償して通常データを送信する歪み補償システム。
2. 請求項１記載の歪み補償システムにおいて、
   前記第１受信部のイコライザはＤＦＥ回路（１２）を用いて構成され、
   前記第１デジタルフィルタとして、前記ＤＦＥ回路（１２）の入力データを第１デジタルフィルタ処理する第１フィードフォワードフィルタ（ＦＦ１）と、当該ＤＦＥ回路の出力データを第２デジタルフィルタ処理する第１フィードバックフィルタ（ＦＢ１）とを備えると共に、前記第１フィードフォワードフィルタの出力と前記第１フィードバックフィルタの出力とを加算し当該加算結果をＤＦＥ回路の出力とを比較して照合するスライサ（Ｓ１）を備え、
   前記第１送信部（１０）のエンファシス回路（８）は、
   前記第２デジタルフィルタとして、当該エンファシス回路の入力データを第１デジタルフィルタ処理する第２フィードフォワードフィルタ（ＦＦ２）と、当該エンファシス回路の出力データを第２デジタルフィルタ処理する第２フィードバックフィルタ（ＦＢ２）とを備えると共に、前記第２フィードフォワードフィルタの出力と前記第２フィードバックフィルタの出力とを加算し当該加算結果を出力することを特徴とする歪み補償システム。
3. 請求項１記載の歪み補償システムにおいて、
   前記第１受信部のイコライザは適応線形等価器（１１２）を用いて構成され、
   前記第１受信部（１１３）の適応線形等価器（１１２）は、
   前記第１デジタルフィルタとして、前記適応線形等価器の入力データを第１デジタルフィルタ処理する第１フィードフォワードフィルタ（ＦＦ１０１）と、当該イコライザの出力データと前記第１フィードフォワードフィルタの出力とを比較して照合する判定器（Ｓ１０１）と、を備え、
   前記第１送信部のエンファシス回路（１０８）は、
   前記第２デジタルフィルタとして、当該エンファシス回路（１０８）の入力データを第１デジタルフィルタ処理する第２フィードフォワードフィルタ（ＦＦ１０２）を備え、前記第２フィードフォワードフィルタ（ＦＦ１０２）の出力を出力結果とすることを特徴とする歪み補償システム。
4. 請求項１〜３の何れか一項に記載の歪み補償システムにおいて、
   前記第１受信部（１３，１１３）が前記トレーニングパターンの１ビットを受信するための動作周波数をｆ１としたとき、
   前記イコライザ（１２，１１２）は、前記トレーニングパターンの中の各１ビットについてｍ個（ｍ≧２）連続した同一データ値を有するサブビットに分割するように前記周波数ｆ１を超える周波数で動作し、前記サブビットのエラーを収束させて受信できるように第１デジタルフィルタ（ＦＦ１，ＦＢ１，ＦＦ１０１）のフィルタ定数を収束させ、
   前記第１通信ノードの第１送信部（１０，１１０）は、前記イコライザ（１２、１１２）と同一周波数で動作し、前記収束された前記第１デジタルフィルタ（ＦＦ１，ＦＢ１、ＦＦ１０１）のフィルタ定数を前記エンファシス回路（８，１０８）の第２デジタルフィルタ（ＦＦ２，ＦＢ２、ＦＦ１０２）のフィルタ定数の少なくとも一部として用い前記サブビット単位で歪み補償して通常データを送信することを特徴とする歪み補償システム。
5. 請求項４記載の歪み補償システムにおいて、
   前記サブビットの分割数は奇数であることを特徴とする歪み補償システム。
6. 請求項５記載の歪み補償システムにおいて、
   前記サブビットの分割数は３であることを特徴とする歪み補償システム。
7. 請求項４〜６の何れか一項に記載の歪み補償システムにおいて、
   前記第１通信ノード（１０４）は、前記第２通信ノード（５）に前記サブビット単位で歪み補償して通常データを送信するときに高周波数領域の成分を低減するフィルタ（９ａ−１）を備えることを特徴とする歪み補償システム。
8. 請求項４〜６の何れか一項に記載の歪み補償システムにおいて、
   前記第２通信ノード（１０５）は、前記第１通信ノード（４）により送信され前記サブビット単位で歪み補償された通常データを受信するときに高周波数領域の成分を低減するフィルタ（２１ａ−１）を備えることを特徴とする歪み補償システム。
9. 請求項７または８記載の歪み補償システムにおいて、
   前記フィルタ（９ａ−１、２１ａ−１）は、前記高周波数領域側のカットオフ周波数が、前記サブビット単位で分割して動作するための前記イコライザ（１２、１１２）の動作周波数に対応したナイキスト周波数に設定されていることを特徴とする歪み補償システム。
10. 請求項２又は３記載の歪み補償システムにおいて、
    前記エンファシス回路（８、１０８）の第２フィードフォワードフィルタ（ＦＦ２、ＦＦ１０２）は、そのフィルタタップ数が前記イコライザ（１２、１１２）の第１フィードフォワードフィルタ（ＦＦ１、ＦＦ１０１）のフィルタタップ数よりも少なく構成されていることを特徴とする歪み補償システム。
11. 請求項２記載の歪み補償システムにおいて、
    前記エンファシス回路（８）の第２フィードバックフィルタ（ＦＢ２）は、そのフィルタタップ数が前記ＤＦＥ回路（１２）の第１フィードバックフィルタ（ＦＢ１）のフィルタタップ数よりも少なく構成されていることを特徴とする歪み補償システム。
12. 請求項２記載の歪み補償システムにおいて、
    前記エンファシス回路（８）の第２フィードフォワードフィルタ（ＦＦ２）は、そのフィルタタップ数が当該エンファシス回路（８）の第２フィードバックフィルタ（ＦＢ２）のフィルタタップ数よりも少なく構成されていることを特徴とする歪み補償システム。
13. 請求項２記載の歪み補償システムにおいて、
    前記エンファシス回路（８）の第２フィードフォワードフィルタ（ＦＦ２）は、
    そのフィルタ定数の誤差を規定するデータ桁数が前記ＤＦＥ回路（１２）の第１フィードバックフィルタ（ＦＢ１）のフィルタ定数の誤差を規定するデータ桁数より少なく構成されていることを特徴とする歪み補償システム。
14. 請求項２記載の歪み補償システムにおいて、
    前記エンファシス回路（８）の第２フィードバックフィルタ（ＦＢ２）は、
    そのフィルタ定数の誤差を規定するデータ桁数が前記ＤＦＥ回路（１２）の第１フィードバックフィルタ（ＦＢ１）のフィルタ定数の誤差を規定するデータ桁数よりも少なく構成されていることを特徴とする歪み補償システム。
15. 請求項２記載の歪み補償システムにおいて、
    前記エンファシス回路（８）の第２フィードフォワードフィルタ（ＦＦ２）は、
    そのフィルタ定数の誤差を規定する有効ビット桁が前記エンファシス回路（８）の第２フィードバックフィルタ（ＦＢ２）のフィルタ定数の誤差を規定する有効ビット桁よりも少なく構成されていることを特徴とする歪み補償システム。
16. 請求項１〜１５の何れか一項に記載の歪み補償システムにおいて、
    前記トレーニングパターンは、疑似乱数パターンを含むことを特徴とする歪み補償システム。
17. 請求項１〜１６の何れか一項に記載の歪み補償システムにおいて、
    前記第１通信ノード（４，１０４）は、前記第２通信ノード（５，１０５）に前記通常データとしてプログラムを送信することを特徴とする歪み補償システム。
18. 請求項１〜１７の何れか一項に記載の歪み補償システムにおいて、
    前記第１通信ノード（４，１０４，２０４ａ）は、前記第２通信ノード（５，１０５，２０５ａ）を通信相手先ノードとしたときの前記第１および第２デジタルフィルタ（ＦＦ１，ＦＢ１，ＦＦ２，ＦＢ２，ＦＦ１０１，ＦＦ１０２）のフィルタ定数を保持するフィルタ定数保持部（１２ａ，８ａ）を備えることを特徴とする歪み補償システム。
19. 請求項１〜１８の何れか一項に記載の歪み補償システムにおいて、
    前記第１伝送線路はバス（６ａ）を含み、前記バス（６ａ）は非終端の分岐路（１００）を備えることを特徴とする歪み補償システム。
20. 請求項１〜１９の何れか一項に記載の歪み補償システムにおいて、
    前記第１伝送線路はバス（６ａ）を含み、前記バス（６ａ）には前記第１通信ノード（１ａの４，１０２の４）及び第２通信ノード（１ｂの５）が接続されると共に前記第１及び第２通信ノード以外の他の１又は複数の第３通信ノード（１ｃ…１ｚの少なくとも１つ以上の５）が接続されることを特徴とする歪み補償システム。
21. 請求項２０記載の歪み補償システムにおいて、
    前記１又は複数の第３通信ノード（１ｃ…１ｚの少なくとも１つの５）は、前記第１通信ノード（１ａの４，１０２の４）との間で通常データを通信する前に予め定められたトレーニングパターンを送信する第２送信部（２３）を備え、
    前記第１通信ノード（１ａの４，１０２の４）は、前記第２及び／又は前記１又は複数の第３通信ノード（１ｂ…１ｚの少なくとも１つ以上の５）のうちの他の複数の通信ノードに順次送信要求する送信要求手段（７）を備え、
    前記他の複数の通信ノードが、前記送信要求手段（７）から送信要求を受け付けると、前記他の複数の通信ノードの第２送信部（２３）はトレーニングパターンを前記第１通信ノード（１ａの４，１０２の４）に送信することを特徴とする歪み補償システム。
22. 請求項２０または２１記載の歪み補償システムにおいて、
    前記第１通信ノード（１ａの４，１０２の４）から前記第２通信ノード（１ｂの５）へデータ送信するデータ伝送速度は、
    前記第１通信ノード（１ａの４，１０２の４）以外の他の複数の第２又は／及び第３通信ノード（１ｂ…１ｚのうちの複数の５）が、前記バス（６ａ）上で互いに通信するデータ伝送速度よりも速いことを特徴とする歪み補償システム。
23. 請求項２０〜２２の何れか一項に記載の歪み補償システムにおいて、
    前記第１通信ノード（１ａの４，１０２の４）が前記バス（６ａ）に接続される第２又は第３通信ノード（１ｂ…１ｚのうちの一つの５）と通信する間、当該通信中の通信ノード以外の通信ノードは通信中のデータを無視することを特徴とする歪み補償システム。
24. 請求項１９〜２３の何れか一項に記載の歪み補償システムにおいて、
    前記第１通信ノード（１０２の４）は、前記バス（６ａ）に着脱可能なケーブル（１０３）により接続可能に構成されていることを特徴とする歪み補償システム。
25. 請求項１９〜２４の何れか一項に記載の歪み補償システムにおいて、
    前記第１通信ノード（１ａの４）は、前記バス（６ａ）に接続するポートとは異なるポートを介して上位ネットワークに接続されていることを特徴とする歪み補償システム。
26. 請求項１〜１８の何れか一項に記載の歪み補償システムにおいて、
    前記第１通信ノード（２０４）と前記第２通信ノード（２０５ａ）との間を接続するトレーニングパターン選択信号線（ＳＳ、ＳＳａ、ＳＳｚ、ＳＳｙ）を備え、
    前記第１通信ノードは、前記第２通信ノードに前記トレーニングパターン選択信号線を通じてトレーニングパターンを送信要求する送信要求手段（７）を備え、
    前記第２の通信ノードが、前記送信要求手段から送信要求を受け付けると、前記第２の通信ノードの第２送信部はトレーニングパターンを前記第１通信ノードに送信することを特徴とする歪み補償システム。
27. 請求項１〜１８の何れか一項に記載の歪み補償システムにおいて、
    前記第１通信ノード（２０４）及び前記第２通信ノード（２０５ａ）以外の他の通信ノードであり、前記第１通信ノードと第２伝送線路（２０６ｂ…２０６ｎ）を通じて接続される１又は複数の第３通信ノード（２０５ｂ…２０５ｎ）と、
    前記第１通信ノード（２０４）と前記第２通信ノード（２０５ａ）との間を接続する第１トレーニングパターン選択信号線（ＳＳａ）と、
    前記第１通信ノード（２０４）と前記１又は複数の第３通信ノード（２０５ｂ…２０５ｎ）との間を接続する第２トレーニングパターン選択信号線（ＳＳｂ…ＳＳｎ）と、を備え、
    前記第１通信ノードは、前記第２通信ノード及び前記１又は複数の第３通信ノードを対象通信ノードとして前記第１及び第２トレーニングパターン選択信号線を通じてトレーニングパターンを送信要求する送信要求手段（７）を備え、
    前記対象通信ノードは、前記送信要求手段（７）から送信要求を受け付けると、前記第２送信部がトレーニングパターンを前記第１通信ノードに送信することを特徴とする歪み補償システム。
28. 請求項１〜１８の何れか一項に記載の歪み補償システムにおいて、
    前記第１通信ノード（２０４）及び前記第２通信ノード（２０５ａ）以外の他の通信ノードであり、前記第１通信ノードと第２伝送線路（２０６ｂ…２０６ｎ）を通じて接続される１又は複数の第３通信ノード（２０５ｂ…２０５ｎ）と、
    前記第１通信ノードと前記第２通信ノードとの間、及び、前記第１通信ノードと前記第３通信ノードとの間を共用して接続するトレーニングパターン選択信号線（ＳＳｚ）とを備え、
    前記第１通信ノードは、前記第２通信ノード及び前記１又は複数の第３通信ノードを対象通信ノードとして前記第１及び第２トレーニングパターン選択信号線を通じてトレーニングパターンを送信要求する送信要求手段（７）を備え、
    前記対象通信ノードは、前記送信要求手段から送信要求を受け付けると、前記対象通信ノードの第２送信部はトレーニングパターンを前記第１通信ノードに送信することを特徴とする歪み補償システム。
29. 請求項１〜１８の何れか一項に記載の歪み補償システムにおいて、
    前記第１通信ノード（２０４）及び前記第２通信ノード（２０５ａ）以外の他の通信ノードであり、前記第１通信ノードと第２伝送線路（２０６ｂ…２０６ｎ）を通じて接続される１又は複数の第３通信ノード（２０５ｂ…２０５ｎ）と、
    前記第１通信ノードと前記第２通信ノードとの間を接続するトレーニングパターン選択信号線（ＳＳｙ）と、
    前記第２通信ノードと前記第３通信ノードとの間を接続する中継線（２１２）と、を備え、
    前記第１通信ノードは、前記第２又は第３の通信ノードにトレーニングパターンを送信要求するように前記トレーニングパターン選択信号線を通じて前記第２通信ノードに送信する送信要求手段（７）を備え、
    前記第２通信ノードは多層配線層を使用した集積回路を用いて構成され、前記送信要求手段から送信要求が送信されると、前記第２通信ノードの集積回路の多層配線層内及び前記中継線（２１２）を通じて前記第３通信ノードに伝達可能に構成され、
    前記送信要求された対象の前記第２又は第３の通信ノードの第２送信部はトレーニングパターンを前記第１通信ノードに送信することを特徴とする歪み補償システム。
30. 請求項２９記載の歪み補償システムにおいて、
    前記第１通信ノード（２０４）及び前記第２通信ノード（２０５ａ）はプリント配線基板（２１０）に搭載されていることを特徴とする歪み補償システム。
31. 請求項２９記載の歪み補償システムにおいて、
    前記第２通信ノードには、前記集積回路内に前記送信要求を波形整形する波形整形部（２１３）を備えることを特徴とする歪み補償システム。
32. 請求項２６〜２９の何れか一項に記載の歪み補償システムにおいて、
    前記送信要求手段は、全ての対象の通信ノードにトレーニングパターンを送信要求することを特徴とする歪み補償システム。
33. 請求項２６、２８〜３１の何れか一項に記載の歪み補償システムにおいて、
    前記トレーニングパターン選択信号線（ＳＳ，ＳＳｚ，ＳＳｙ）は１のみ設けられていることを特徴とする歪み補償システム。
34. 請求項２６，２８〜３３の何れか一項に記載の歪み補償システムにおいて、
    前記送信要求手段は、前記トレーニングパターン選択信号線（ＳＳ，ＳＳａ…ＳＳｎ，ＳＳｚ，ＳＳｙ）を通じて前記トレーニングパターンを送信要求するときには、前記トレーニングパターン選択信号線に所定のデジタルレベルを出力することで前記トレーニングパターンを送信要求することを特徴とする歪み補償システム。
35. 請求項２７記載の歪み補償システムにおいて、
    前記送信要求手段は、前記第１又は第２トレーニングパターン選択信号線（ＳＳａ又はＳＳｂ…ＳＳｎ）を通じて前記トレーニングパターンを送信要求するときには、前記第１又は第２トレーニングパターン選択信号線に所定のデジタルレベルを出力することで前記トレーニングパターンを送信要求することを特徴とする歪み補償システム。
36. 請求項１〜２５の何れか一項に記載の歪み補償システムにおいて、
    前記第２通信ノード（５，１０５）は、車両用アクチュエータの駆動回路（２）に搭載されることを特徴とする歪み補償システム。
37. 請求項１〜２５の何れか一項に記載の歪み補償システムにおいて、
    前記第１通信ノード（４，１０４）は、車両用ＥＣＵ（１，１ａ〜１ｚ）に搭載されることを特徴とする歪み補償システム。
38. 請求項１〜２５の何れか一項に記載の歪み補償システムにおいて、
    前記第１通信ノード（４，１０４）は、プログラム書換装置（１０２）に搭載され、前記第２通信ノード（５，１０５）に前記通常データとしてプログラムを送信することを特徴とする歪み補償システム。
39. 請求項１〜３８の何れか一項に記載の第１通信ノード（４，１０４，２０４）の要件を備える通信装置。
40. 第１デジタルフィルタ（ＦＦ１，ＦＢ１，ＦＦ１０１）を用いて構成されたイコライザ（１２，１１２）を備えた第１受信部（１３，１１３）と、
    第２デジタルフィルタ（ＦＦ２，ＦＢ２，ＦＦ１０２）を用いて構成されたエンファシス回路（８，１０８）を備えた第１送信部（１０，１１０）と、を備え、
    前記第１受信部（１３，１１３）は、第２通信ノード（５，１０５，２０５ａ）の第２送信部（２３）から予め定められたトレーニングパターンが送信されると当該トレーニングパターンを受信するように構成され、
    前記イコライザ（１２，１１２）は、前記トレーニングパターンについてエラーを収束させて受信するように第１デジタルフィルタ（ＦＦ１，ＦＢ１，ＦＦ１０１）のフィルタ定数を収束させ、
    前記第１送信部（１０，１１０）は、前記収束された前記第１デジタルフィルタ（ＦＦ１，ＦＢ１，ＦＦ１０１）のフィルタ定数を前記エンファシス回路（８，１０８）の第２デジタルフィルタ（ＦＦ２，ＦＢ２，ＦＦ１０２）のフィルタ定数の少なくとも一部として用い歪み補償して通常データを送信する通信装置。

Images