JP2006333094A - トランスバーサルフィルタ、送信装置及び受信装置 - Google Patents

トランスバーサルフィルタ、送信装置及び受信装置 Download PDF

Info

Publication number
JP2006333094A
JP2006333094A JP2005154084A JP2005154084A JP2006333094A JP 2006333094 A JP2006333094 A JP 2006333094A JP 2005154084 A JP2005154084 A JP 2005154084A JP 2005154084 A JP2005154084 A JP 2005154084A JP 2006333094 A JP2006333094 A JP 2006333094A
Authority
JP
Japan
Prior art keywords
multiplier
selector
quality
tap coefficient
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005154084A
Other languages
English (en)
Other versions
JP2006333094A5 (ja
Inventor
Hidehiro Toyoda
英弘 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2005154084A priority Critical patent/JP2006333094A/ja
Priority to CNA2006100068993A priority patent/CN1870427A/zh
Priority to EP06002657A priority patent/EP1727294A1/en
Priority to US11/350,085 priority patent/US20060269025A1/en
Publication of JP2006333094A publication Critical patent/JP2006333094A/ja
Publication of JP2006333094A5 publication Critical patent/JP2006333094A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/06Non-recursive filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/0294Variable filters; Programmable filters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/04Control of transmission; Equalising
    • H04B3/10Control of transmission; Equalising by pilot signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2220/00Indexing scheme relating to structures of digital filters
    • H03H2220/08Variable filter length

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

【課題】通信路の特性に合わせた信号を生成すると共に、処理時間を最小化できるトランスバーサルフィルタを提供する。
【解決手段】遅延器と乗算器とが直列に接続されて構成されるトランスバーサルフィルタにおいて、タップ係数設定部によって設定された第1のタップ係数と入力信号とを乗算して出力する第1の乗算器と、第1の乗算器が出力した値を所定の時間遅延して出力する第1の遅延器と、入力信号とタップ係数設定部によって設定された第2のタップ係数とを乗算して出力する第2の乗算器と、前段の遅延器が出力した値と第2の乗算器が出力した値とを加算して出力する第1の加算器と、第1の加算器が出力した値を所定の時間遅延して出力する第2の遅延器と、入力信号、第1の遅延器が出力した値又は第2の遅延器が出力した値のいずれか一つを選択して出力するセレクタと、を備える。
【選択図】 図1

Description

本発明は、通信路での特性劣化を改善するトランスバーサルフィルタに関し、さらに詳しくは、通信路の特性に合わせた信号を生成すると共に、処理時間を最小化できるトランスバーサルフィルタに関する。
二つの装置間で信号を伝送するために、導体による電気通信路や、光ファイバ等の光通信路等の通信路が用いられる。この通信路は、一般的に、ある特定の帯域幅W(Hz)を持っており、その通信路を用いて信号を伝送すると、伝送された信号は通信路の帯域幅Wに制限されて減衰する。従って、この通信路は、
|f|>W(fは周波数)
に示される周波数範囲では減衰がゼロとなる等価ローパス特性を有する線形フィルタとしてモデル化される。
なお、このように帯域の制限を有する通信路を「帯域制限通信路」と呼ぶ。また、この帯域制限通信路の周波数応答特性は、C(f)と記述する。
前記のように、通信路は|f|>Wの範囲では減衰ゼロとなるローパスフィルタである。この通信路を用いてW以上のシンボルレートで信号を伝送すると、時間的にも周波数的にも隣接したシンボルの間で影響を及ぼしあい、信号が正しく伝送できない問題が生ずる。これを符号間干渉(Inter-symbol Interference:ISI)と呼ぶ。
このISIの問題を解決するために、予め伝送する信号を、周波数応答特性C(f)に合わせて、強調して送信する方法がある。又は、受信側で、伝送された信号にISIを補償又は低減するような処理をする方法がある。
このように、信号を強調したり、ISIを補償する装置に等化器(またはフィルタ)が知られている。この等化器の一形態としてトランスバーサルフィルタが知られている。
理論的トランスバーサルフィルタは、遅延器と、乗算器と、積算器とから構成される。この遅延器は、入力された信号を1シンボル時間(最小の時間単位、1シンボルによって1ビット又は多ビットを表す)だけ遅延して出力する。遅延器は、すべて連続的に接続される。乗算器は、タップ係数が入力される。乗算器は入力される二つの値を乗算して出力する。積算器は、すべての乗算器からの出力が入力され、すべての入力を加算した値を出力する(非特許文献1参照。)。
図6は、従来のトランスバーサルフィルタの一例を示すブロック図である。
このフィルタ3’は、複数の加算器によって構成されているトランスバーサルフィルタの一実施例である。
フィルタ3’は、は乗算器10(10−0乃至10−n)と、遅延器11(11−0乃至11−n)と、加算器12(12−1乃至12−n)と、タップ係数設定部13と、によって構成される。このフィルタ3’は、入力端子L1から入力された信号を、出力端子L2から出力する。
乗算器10(10−0乃至10−n)は、二つの入力値を乗算して出力する。乗算器10の一方の入力にはタップ係数設定部13によって設定されたタップ係数C(C0乃至Cn)が入力され、もう一方には入力端子L1から入力された信号が入力される。
乗算器10のうち、一つ目の乗算器10−0は、その出力が遅延器11−0の入力に接続される。また、乗算器10−1乃至10−nは、その出力が、それぞれ加算器12−1乃至12−nの入力の一方に接続される。
加算器12(12−1乃至12−n)は、二つの入力値を加算して出力する。加算器1212−1乃至12−nの一方の入力には遅延器11−0乃至11−(n−1)の出力が入力され、もう一方は乗算器10−1乃至10−nの出力が入力される。加算器12−1乃至12−nは、その出力が、遅延器11−1乃至11−nの入力に接続される。遅延器11−nの出力は、L2から出力される。
このフィルタ3’は、前述した従来の技術のトランスバーサルフィルタにおける積算器を、複数の加算器に分割した構成となっている。これによって、複数の加算機がパイプライン的に処理するため、フィルタ3’の高速な動作が可能である。
また、トランスバーサルフィルタの適用例として、孤立波形書込部が装置の使用開始に先立って、ヘッド番号とトラック番号の指定により、ディスク媒体のトラック毎の予め定めた領域に所定の孤立波形を書き込み、次に孤立波形読出部で孤立波形を読み出し、アナログデジタル変換器で量子化してタップ係数算出部でトランスバーサルフィルタのタップ係数を算出する。タップ係数算出部で算出されたタップ係数は、孤立波形の書き込みに使用したトラック番号とヘッド番号に基づきメモリに記憶される。装置使用中の再生時は、タップ係数設定部が、シークコマンドで指定されたトラック番号とヘッド番号に基づきメモリから対応するタップ係数を読み出してトランスバーサルフィルタに設定する磁気ディスク装置が知られている(特許文献1参照。)。
この特許文献1に記載の発明では、使用しないタップの係数を0に指定することで、任意の数のタップを選択してフィルタの特性を決定する。これによって、伝送路に適する必要最小限のタップ数を選択すると共に、タップ係数の最適値を計算する手間を削減する。
J.G.Proakis著、坂庭好一・鈴木博他訳、「ディジタルコミュニケーション」、科学技術出版、1999年、p.697 特許第3513228号公報
このように、従来のトランスバーサルフィルタは、伝送路の特性により適合させるように、伝送する信号の品質を高めるため、遅延器及び積算器の組の数(タップ数)を増やす。しかし、乗算器及び積算器の処理に費やす処理時間が考慮されていない。すなわち、理論的トランスバーサルフィルタを連続的に動作させるには、1シンボル時間で乗算器及び積算器の処理を終了する必要があり、高速に信号を伝送する場合は、1シンボル時間が非常に短くなり、実現が困難となる。
例えば、図6に示す従来のトランスバーサルフィルタでは、信号送信のために、最大の要求品質に合わせ数だけ遅延器11を用意する必要がある。そのため、品質劣化の小さい伝送路では、必要なタップ数が小さいにもかかわらず、遅延器11の処理のために、遅延時間が必要以上に増加する問題がある。
また、特許文献1に記載の発明では、タップ数を減少してタップ係数の最適値を計算する時間を減少させている。具体的には、使用しないタップ係数には0を入力することで、そのタップを事実上無効化している。しかし、タップ演算処理ではタップ係数に0を入力したとしても、その演算処理が発生するため、タップ数の多少にかかわらず演算処理に費やす時間は一定であり、処理の遅延時間は減少されない。
本発明の目的は、伝送路の損失に合わせてフィルタのタップ数を増減して演算処理に費やす処理遅延時間を減少かつ最小化することによって、信号の伝送を高速化するのに適したトランスバーサルフィルタを提供することである。
本発明は、遅延器と乗算器とが直列に接続されて構成されるトランスバーサルフィルタにおいて、タップ係数設定部によって設定された第1のタップ係数と入力信号とを乗算して出力する第1の乗算器と、第1の乗算器が出力した値を所定の時間遅延して出力する第1の遅延器と、入力信号とタップ係数設定部によって設定された第2のタップ係数とを乗算して出力する第2の乗算器と、前段の遅延器が出力した値と第2の乗算器が出力した値とを加算して出力する第1の加算器と、第1の加算器が出力した値を所定の時間遅延して出力する第2の遅延器と、入力信号、第1の遅延器が出力した値又は第2の遅延器が出力した値のいずれか一つを選択して出力するセレクタと、を備えることを特徴とする。
本発明によれば、高速に動作可能なトランスバーサルフィルタを実現でき、かつ、伝送路の特性に合わせた必要最小限なタップ数が選択されるため、処理遅延時間を最小化できる。
以下、本発明の実施の形態について、図面を参照して説明する。
図1は、本発明のトランスバーサルフィルタを適用した、信号伝送システムの説明図である。
送信機1Aと受信機2Aとが、伝送路4Aによって接続されている。送信機1Aは、送信データ6Aを伝送路を介して受信機2Aに伝送する。受信機2Aは、これを受信データ7Aとして受信する
送信機1Aは、フィルタ3Aを備える。このフィルタ3Aは、図2で説明するトランスバーサルフィルタによって構成される。
このフィルタ3Aは、送信データ6Aを、伝送路の周波数応答特性C(f)での最適な信号、かつ、受信機2Aが信号を受信した時点での最適な信号となるように強調して、伝送路に送出する。
送信機1A及び受信機2Aは、例えば、計算機やストレージ、ルータやスイッチ等に備えられるネットワークインターフェースに用いられる。また、伝送路はEthernet(登録商標)やFibreChanel、光ファイバ等の通信路が用いられる。
図2は本発明の実施の形態のトランスバーサルフィルタの一例を示すブロック図である。
フィルタ3は、入力端子L1、出力端子L2、乗算器10(10−0乃至10−n)、遅延器11(11−0乃至11−n)、加算器12(12−1乃至12−n)、タップ係数設定部13、セレクタ15、品質計測部17及びセレクタ制御部19によって構成され
るトランスバーサルフィルタである。
乗算器10(10−0乃至10−n)は、二つの入力値を乗算して出力する。乗算器10の一方の入力は入力端子L1に接続されている。また、乗算器10のもう一つの入力は、タップ係数設定部13に接続され、それぞれ対応するタップ係数(C0乃至Cn)が入力される。そして、乗算器10は、入力端子L1及びタップ係数の入力値を乗算して、遅延器11(11−0乃至11−n)に出力する。
遅延器11(11−0乃至11−n)は、入力値の伝播を1シンボル時間だけ遅延して出力する。例えば、1シンボル時間間隔を周期とするクロックに同期して動作するフリップフロップによって構成される。
遅延器11−0の入力は、乗算器10−0の出力が接続され、これを1シンボル時間だけ遅延して、セレクタ15及び加算機12−1乃至12−nに出力する。
また、遅延器11−1乃至11−nの入力は、加算器12−1乃至12−nが接続され、これを1シンボル時間だけ遅延して、セレクタ15及び加算器12−2乃至加算器12−nに出力する。
加算器12(12−1乃至12−n)は二つの入力値を加算して出力する。加算器12−1乃至12−(n−1)は、遅延器11−0乃至11−nと乗算器10−1乃至10−nとから出力された入力値を加算して、遅延器11−1乃至11−nに出力する。
すなわちフィルタ3は、次のように構成される。
乗算器10−k(1≦k≦N)は、入力端子L1からの入力信号とタップ係数Ckとを乗算する。遅延器11−1は、乗算器10−1の出力した値を1シンボル時間だけ遅延する。乗算器11−h(2≦h≦N)は、加算器12−hの出力した値を1シンボル時間だけ遅延する。加算器12−j(1≦j≦N)は、遅延器11−(j−1)と乗算器10−jとから出力された値を加算する。すべての遅延器11−hの出力した値は、セレクタ15に入力される。
タップ係数設定部13は、タップ係数の最適値の計算し、タップ係数を設定して、乗算器10に出力する。
タップ係数設定部が設定するタップ係数(C0乃至Cn)は、前述した非特許文献1の第10章、pp698−704に記載されているような「ピーク歪み規範」や「平均2乗誤差規範」等の最適値又は準最適値計算方法を用いて設定される。
セレクタ15は、入力端子L1からの信号と遅延器11(11−0乃至11−n)の各出力からの信号とを入力値として、この入力値の中から一つを選択的に出力する。セレクタ15は、セレクタ制御部19によって指定された入力値を選択して、出力端子L2に出力する。
品質計測部17は、セレクタ15からの出力値を監視し、その品質を計測して、結果をセレクタ制御部19へ通知する。例えば、品質計測部17は、出力端子L2の出力する信号のビット誤り率(BER:Bit Error Ratio)を計測する。なお、品質計測部17は、フィルタ3に備えられていなくてもよく、フィルタ3の出力信号の品質を計測可能な構成であればよい。例えば、送信機1A又は受信機2Aに備えられ、伝送路の信号品質又はフィルタ3の出力信号の品質を測定してもよい。
セレクタ制御部19は、セレクタ15が出力する信号の選択を指示する。セレクタ制御部19は、品質計測部17が計測した品質結果が、本フィルタに要求された要求品質を満たすように、セレクタ15の出力を指示する。
より具体的には、最初は、セレクタ制御部19は、入力端子L1の信号又は遅延器11−0の出力をセレクタ15の出力値として選択する。そして、この出力信号が要求品質を満たさない場合は、さらに後段の遅延器11−1の出力をセレクタ15の出力値として選択する。遅延器11−nにおいてnを増やすことは、即ちタップ数を増加することを意味し、一般的にタップ数を増やすと品質改善率を増加できる。そのため伝送路4Aの要求品質にもっとも適したタップ数を設定することで、適切な品質で信号を送信することができる。
図3は、セレクタ制御部19のタップ数の制御のフローチャートである。
フィルタ3による信号の送信開始時に、セレクタ制御部19の処理を開始する(S0)。なお、このときのタップ数は初期値(例えば0)である。
まず、タップ係数設定部13は、現在のタップ数でのタップ係数最適化処理を実施する(S1)。この処理では、伝送路4Aの周波数特性に合わせた帯域幅で信号を送信するために最適なタップ数を決定する。
次に、S1によって決定したタップ数を用いたフィルタ3の出力信号において、品質計測部17によって品質(例えばBER)を取得する(S2)。
そして、フィルタ3の要求品質の規定値と取得した品質計測の結果とを比較する(S3)。この比較の結果、品質計測の結果が要求品質を満たしている場合は、S4に移行して、本フローチャートの処理を終了する。
一方、S3の比較の結果、品質計測結果が前記要求品質を満たしていない場合は、セレクタ制御部19において、タップ数を1個(または数個でもよい)増加するようにセレクタ15を制御する(S5)。この処理の終了後、S1に移行し、S1乃至S3の処理を繰り返し実施して、要求品質を満たすタップ数が決定した時点で処理を終了する。
このフローチャートの処理によって、要求品質を満たす最小のタップ数が設定される。
以上のように、本発明の実施の形態のトランスバーサルフィルタは、伝送路の要求品質が低い場合は、タップ数を小さく設定し、データが通過する遅延器11の個数を最小限にすることによって、処理の遅延を最小限にできる。これによって、伝送路の要求品質を満たすように信号を強調し、かつ、フィルタ3の処理遅延を最小にすることを可能とする。
図4は、本発明のトランスバーサルフィルタを適用した、信号伝送システムの別の例の説明図である。
送信機1Bと受信機2Bとが、伝送路4Bによって接続されている。送信機1Bは、送信データ6Bを伝送路4Bを介して受信機2Bに伝送する。受信機2Bは、これを受信データ7Bとして受信する
受信機2Bは、フィルタ3Bを備える。このフィルタ3Aは、図2で前述したトランスバーサルフィルタによって構成される。
フィルタ3Bは、伝送路を介して受信した信号を受信機2Bでの最適な信号となるように強調して、これを受信データ7Bとする。
このように、送信機1Bでは、送信データには伝送路の周波数応答特性C(f)に合わせた補償を行わずに送信し、受信側で送信路を介して減衰した信号を強調することによって、伝送路の要求品質を満たすように構成したもよい。
図5は、本発明のトランスバーサルフィルタを適用した、信号伝送システムのさらに別の例の説明図である。
送信機1Cと受信機2Cとが、伝送路4Cによって接続されている。送信機1Cは、送信データ6Cを伝送路4Cを介して受信機2Cに伝送する。受信機2Cは、これを受信データ7Cとして受信する
送信機1Cは、フィルタ3Cを備え、受信機2Cは、フィルタ3Dを備える。このフィルタ3C及び3Dは、図2で前述したトランスバーサルフィルタによって構成される。
なお、このフィルタ3C及び2Dの品質計測部17は、受信機2Cに備えられる。この品質計測部17が、伝送路の信号の品質を計測し、計測した品質に関する情報を送信機1Cのフィルタ3C及び受信機2Cのフィルタ3Dに送信する。なお、この品質に関する情報は、伝送路4Aを介して送信機1Cのフィルタ3Cに送信してもよいし、他の通信路によって伝送してもよい。
フィルタ3Cは、送信データ6Cを、伝送路の周波数応答特性C(f)での最適な信号、かつ、受信機2Aが信号を受信した時点での最適な信号となるように強調して、伝送路に送出する。フィルタ3Dは、伝送路を介して受信した信号を受信機2Cでの最適な信号となるように強調して、これを受信データ7Bとする。
このように、送信側において、伝送路に送信する信号を伝送路の周波数応答特性C(f)での最適な信号、かつ、受信機2Aが信号を受信した時点での最適な信号となるように強調して送出する。一方で、受信側では、送信路を介して減衰した信号を強調することによって、伝送路の要求品質を満たすように構成してもよい。
このように、これら送信側のフィルタと受信側のフィルタを、それぞれ単一か、双方を組み合わせて使用することができる。いずれの場合にも本発明の本質は変わらない。
本発明は通信インタフェースに搭載される伝送路特性改善用フィルタに属し、ネットワーク装置(ルータやスイッチ、伝送装置、メディアコンバータ、リピータ、ゲートウェイ等)やパーソナルコンピュータ、サーバ、大型計算機、ディスクアレイシステム、ネットワーク・アタッチド・ストレージ(NAS)等、通信インタフェースを持つすべての装置で利用可能である。
本発明の実施の形態のトランスバーサルフィルタを適用した信号伝送システムの説明図である。 本発明の実施の形態のトランスバーサルフィルタの一例を示すブロック図である。 本発明の実施の形態のセレクタ制御部のタップ数の制御のフローチャートである。 本発明の実施の形態のトランスバーサルフィルタを適用した信号伝送システムの別の例の説明図である。 本発明の実施の形態のトランスバーサルフィルタを適用した信号伝送システムのさらに別の例の説明図である。 従来のトランスバーサルフィルタの一例を示すブロック図である。
符号の説明
1A、1B、1C 送信機
2A、2B、2C 受信機
3A、3B、3C フィルタ
4 遅延器
5 乗算器
6 積算器
10 乗算器
11 遅延器
12 加算器
13 タップ係数設定部
15 セレクタ
17 品質計測部
19 セレクタ制御部

Claims (10)

  1. 遅延器と乗算器とが直列に接続されて構成されるトランスバーサルフィルタにおいて、
    タップ係数設定部によって設定された第1のタップ係数と入力信号とを乗算して出力する第1の乗算器と、
    前記第1の乗算器が出力した値を所定の時間遅延して出力する第1の遅延器と、
    入力信号と前記タップ係数設定部によって設定された第2のタップ係数とを乗算して出力する第2の乗算器と、
    前段の遅延器が出力した値と前記第2の乗算器が出力した値とを加算して出力する第1の加算器と、
    前記第1の加算器が出力した値を所定の時間遅延して出力する第2の遅延器と、
    前記入力信号、第1の遅延器が出力した値又は第2の遅延器が出力した値のいずれか一つを選択して出力するセレクタと、
    を備えることを特徴とするトランスバーサルフィルタ。
  2. N個の乗算器と、N個の遅延器と、N−1個の加算器と、タップ係数設定部と、セレクタと、を備えたトランスバーサルフィルタであって、
    1番目の前記遅延器は、前記1番目の乗算器が出力した値を所定の時間遅延し、
    k(1≦k≦N)番目の前記乗算器は、前記タップ係数設定部によって指定されたタップ係数と入力信号とを乗算し、
    j(1≦j≦N−1)番目の前記加算器は、j−1番目の前記遅延器が出力した値とj番目の前記乗算器が出力した値とを加算し、
    h番目の前記遅延器(2≦h≦N)は、h−1番目の前記加算器が出力した値を所定の時間遅延し、
    前記セレクタは、入力信号又は前記N番目の遅延器が出力した値のいずれか一つを選択して出力することを特徴とするトランスバーサルフィルタ。
  3. 前記セレクタが選択する値を指示するセレクタ制御部と、
    前記セレクタの出力信号の品質を計測する品質計測部と、
    を備え、
    前記セレクタ制御部は、前記品質計測部が計測した信号の品質と前記出力値に要求される品質との比較結果に基づいて、前記セレクタが選択する値を指示することを特徴とする請求項1又は2に記載のトランスバーサルフィルタ。
  4. 前記セレクタが選択する値を指示するセレクタ制御部と、
    前記セレクタの出力信号の品質を計測する品質計測部と、
    を備え、
    前記タップ係数設定器は、前記乗算器に対応するタップ係数を設定し、
    前記品質計測部は、前記セレクタの出力信号の品質を計測し
    前記セレクタ制御部は、
    前記品質計測部が計測した信号の品質と前記出力信号に要求される品質とを比較し、
    前記比較の結果、前記計測した信号の品質が前記出力信号に要求される品質を満たしていない場合は、タップ数を1個増やすように、前記セレクタが選択する値を指示することを特徴とする請求項1又は2に記載のトランスバーサルフィルタ。
  5. 伝送路を介して受信装置にデータを送信する送信装置であって、
    前記データを、前記伝送路の帯域特性に適した信号に変換するフィルタを備え、
    前記フィルタは、
    遅延器と乗算器とが直列に接続されて構成され、
    タップ係数設定部によって設定された第1のタップ係数と入力信号とを乗算して出力する第1の乗算器と、
    前記第1の乗算器が出力した値を所定の時間遅延して出力する第1の遅延器と、
    入力信号と前記タップ係数設定部によって設定された第2のタップ係数とを乗算して出力する第2の乗算器と、
    前段の遅延器が出力した値と前記第2の乗算器が出力した値とを加算して出力する第1の加算器と、
    前記第1の加算器が出力した値を所定の時間遅延して出力する第2の遅延器と、
    前記入力信号、第1の遅延器が出力した値又は第2の遅延器が出力した値のいずれか一つを選択して出力するセレクタと、
    を備えることを特徴とする送信装置。
  6. 伝送路を介して受信装置にデータを送信する送信装置であって、
    前記データを、前記伝送路の帯域特性に適した信号に変換するフィルタを備え、
    前記フィルタは、
    N個の乗算器と、N個の遅延器と、N−1個の加算器と、タップ係数設定部と、セレクタと、を備え、
    1番目の前記遅延器は、前記1番目の乗算器が出力した値を所定の時間遅延し、
    k(1≦k≦N)番目の前記乗算器は、前記タップ係数設定部によって指定されたタップ係数と入力信号とを乗算し、
    j(1≦j≦N−1)番目の前記加算器は、j−1番目の前記遅延器が出力した値とj番目の前記乗算器が出力した値とを加算し、
    h番目の前記遅延器(2≦h≦N)は、h−1番目の前記加算器が出力した値を所定の時間遅延し、
    前記セレクタは、入力信号又は前記N番目の遅延器が出力した値のいずれか一つを選択して出力することを特徴とする送信装置。
  7. 前記フィルタは、
    前記セレクタが選択する値を指示するセレクタ制御部と、
    前記セレクタの出力信号の品質を計測する品質計測部と、
    を備え、
    前記セレクタ制御部は、前記品質計測部が計測した信号の品質と前記出力値に要求される品質との比較結果に基づいて、前記セレクタが選択する値を指示することを特徴とする請求項5又は6に記載のデータ送信装置。
  8. 前記フィルタは、
    前記セレクタが選択する値を指示するセレクタ制御部と、
    前記セレクタの出力信号の品質を計測する品質計測部と、
    を備え、
    前記タップ係数設定器は、前記乗算器に対応するタップ係数を設定し、
    前記品質計測部は、前記セレクタの出力信号の品質を計測し
    前記セレクタ制御部は、
    前記品質計測部が計測した信号の品質と前記出力信号に要求される品質とを比較し、
    前記比較の結果、前記計測した信号の品質が前記出力信号に要求される品質を満たしていない場合は、タップ数を1個増やすように、前記セレクタが選択する値を指示することを特徴とする請求項5又は6に記載の送信装置。
  9. 前記品質計測部は、前記受信装置に備えられることを特徴とする請求項7又は8に記載の送信装置。
  10. 伝送路を介して送信装置からデータを受信する受信装置であって、
    前記受信データを、前記伝送路の帯域特性に適した信号に変換するフィルタを備え、
    前記フィルタは、
    前記フィルタは、
    遅延器と乗算器とが直列に接続されて構成され、
    タップ係数設定部によって設定された第1のタップ係数と入力信号とを乗算して出力する第1の乗算器と、
    前記第1の乗算器が出力した値を所定の時間遅延して出力する第1の遅延器と、
    入力信号と前記タップ係数設定部によって設定された第2のタップ係数とを乗算して出力する第2の乗算器と、
    前段の遅延器が出力した値と前記第2の乗算器が出力した値とを加算して出力する第1の加算器と、
    前記第1の加算器が出力した値を所定の時間遅延して出力する第2の遅延器と、
    前記入力信号、第1の遅延器が出力した値又は第2の遅延器が出力した値のいずれか一つを選択して出力するセレクタと、
    を備えることを特徴とする受信装置。
JP2005154084A 2005-05-26 2005-05-26 トランスバーサルフィルタ、送信装置及び受信装置 Withdrawn JP2006333094A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005154084A JP2006333094A (ja) 2005-05-26 2005-05-26 トランスバーサルフィルタ、送信装置及び受信装置
CNA2006100068993A CN1870427A (zh) 2005-05-26 2006-02-09 横向滤波器、发送装置及接收装置
EP06002657A EP1727294A1 (en) 2005-05-26 2006-02-09 Transmitter and receiver with transversal filter
US11/350,085 US20060269025A1 (en) 2005-05-26 2006-02-09 Transmitter and receiver with transversal filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005154084A JP2006333094A (ja) 2005-05-26 2005-05-26 トランスバーサルフィルタ、送信装置及び受信装置

Publications (2)

Publication Number Publication Date
JP2006333094A true JP2006333094A (ja) 2006-12-07
JP2006333094A5 JP2006333094A5 (ja) 2008-04-17

Family

ID=36498834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005154084A Withdrawn JP2006333094A (ja) 2005-05-26 2005-05-26 トランスバーサルフィルタ、送信装置及び受信装置

Country Status (4)

Country Link
US (1) US20060269025A1 (ja)
EP (1) EP1727294A1 (ja)
JP (1) JP2006333094A (ja)
CN (1) CN1870427A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010070835A1 (ja) * 2008-12-19 2010-06-24 株式会社アドバンテスト 伝送システムおよび試験装置
JP2011151755A (ja) * 2010-01-25 2011-08-04 Fujitsu Ltd 適応等化器および適応等化方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8379755B2 (en) * 2006-05-05 2013-02-19 Samsung Electronics Co., Ltd. RF transmitter with adaptive digital filtering
US8306245B2 (en) 2007-05-25 2012-11-06 Marvell World Trade Ltd. Multi-mode audio amplifiers
FR2938988B1 (fr) * 2008-11-21 2012-08-17 Thales Sa Procede de modulation multi-etats a phase continue et emetteur mettant en oeuvre le procede.
JP6032247B2 (ja) * 2013-10-09 2016-11-24 株式会社デンソー 歪み補償システム及び通信装置
CN113141196B (zh) * 2020-01-20 2022-12-27 华为技术有限公司 一种信道补偿方法及通信装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS612412A (ja) * 1984-06-15 1986-01-08 Matsushita Electric Ind Co Ltd トランスバ−サルフィルタ
JPS6177435A (ja) * 1984-09-25 1986-04-21 Toshiba Corp 自動等化器
JP3513228B2 (ja) * 1994-09-29 2004-03-31 富士通株式会社 磁気ディスク装置及び読取波形等化方法
JP2669393B2 (ja) * 1995-04-11 1997-10-27 日本電気株式会社 干渉波除去装置
US6377968B1 (en) * 1998-04-16 2002-04-23 Hitachi, Ltd. Digital filtering circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010070835A1 (ja) * 2008-12-19 2010-06-24 株式会社アドバンテスト 伝送システムおよび試験装置
JPWO2010070835A1 (ja) * 2008-12-19 2012-05-24 株式会社アドバンテスト 伝送システムおよび試験装置
KR101250497B1 (ko) * 2008-12-19 2013-04-05 가부시키가이샤 어드밴티스트 전송 시스템 및 시험 장치
JP5211176B2 (ja) * 2008-12-19 2013-06-12 株式会社アドバンテスト 伝送システムおよび試験装置
JP2011151755A (ja) * 2010-01-25 2011-08-04 Fujitsu Ltd 適応等化器および適応等化方法

Also Published As

Publication number Publication date
US20060269025A1 (en) 2006-11-30
EP1727294A1 (en) 2006-11-29
CN1870427A (zh) 2006-11-29

Similar Documents

Publication Publication Date Title
US6993673B2 (en) Apparatus for frequency and timing recovery in a communication device
US8804794B2 (en) Adjustable latency transceiver processing
US6961373B2 (en) Method and apparatus for channel equalization
JP2006333094A (ja) トランスバーサルフィルタ、送信装置及び受信装置
JP5353878B2 (ja) 波形等化回路および波形等化方法
KR100674953B1 (ko) 반도체 메모리의 등화 수신기
JP3357956B2 (ja) 判定帰還形等化器
US8582635B2 (en) Sparse and reconfigurable floating tap feed forward equalization
JP4516443B2 (ja) 適応等化回路
CN110858824B (zh) 用于时钟恢复的基于预补偿器的量化
TWI777285B (zh) 時鐘及資料恢復電路及具有其的接收裝置
US8208529B2 (en) Equalization apparatus and method of compensating distorted signal and data receiving apparatus
JP4386196B2 (ja) パーシャル・レスポンス伝送システムおよびそのイコライズ回路
KR20050054442A (ko) 두개의 2진 신호를 사용하는 전기 백플레인 전송
JP4952152B2 (ja) パルス幅制御等化回路
JP5626215B2 (ja) 等化装置
US20100091830A1 (en) Equalizer and method for configuring the equalizer
US8345583B2 (en) Method for enhancing ethernet channel impairment and apparatus using the same
JPH06231406A (ja) 磁気記録再生方法および磁気記録再生装置
US20220255776A1 (en) Dfe implementation for wireline applications
WO2006101159A1 (ja) 信号処理装置および信号処理方法
US20050289204A1 (en) Parallel feedback processing
CN101599931B (zh) 基于区块的均衡器及执行基于区块的均衡方法
WO2007013361A1 (ja) 信号処理装置および信号処理方法
KR20220129842A (ko) 비선형 왜곡을 완화하기 위한 프리코딩 방법 및 이를 수행하는 프리코더

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080228

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090330