JP4386196B2 - パーシャル・レスポンス伝送システムおよびそのイコライズ回路 - Google Patents

パーシャル・レスポンス伝送システムおよびそのイコライズ回路 Download PDF

Info

Publication number
JP4386196B2
JP4386196B2 JP2005227753A JP2005227753A JP4386196B2 JP 4386196 B2 JP4386196 B2 JP 4386196B2 JP 2005227753 A JP2005227753 A JP 2005227753A JP 2005227753 A JP2005227753 A JP 2005227753A JP 4386196 B2 JP4386196 B2 JP 4386196B2
Authority
JP
Japan
Prior art keywords
circuit
data
partial response
symbol rate
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005227753A
Other languages
English (en)
Other versions
JP2007043606A (ja
Inventor
晃一 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2005227753A priority Critical patent/JP4386196B2/ja
Priority to US11/346,387 priority patent/US7590176B2/en
Publication of JP2007043606A publication Critical patent/JP2007043606A/ja
Application granted granted Critical
Publication of JP4386196B2 publication Critical patent/JP4386196B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/497—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by correlative coding, e.g. partial response coding or echo modulation coding transmitters and receivers for partial response systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H04L25/03044—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure using fractionally spaced delay lines or combinations of fractionally integrally spaced taps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H04L25/03063—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure using fractionally spaced delay lines or combinations of fractionally and integrally spaced taps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03343—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03477—Tapped delay lines not time-recursive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive
    • H04L2025/0349—Tapped delay lines time-recursive as a feedback filter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03509—Tapped delay lines fractionally spaced

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Description

本発明は、パーシャル・レスポンス伝送を行う伝送システムに関する。
近年、ハイエンドサーバやルータの情報処理性能においては、演算を実行するＬＳＩ内部のＣＰＵの性能よりも、ＬＳＩとＬＳＩ外部の通信の性能がボトルネックになっている。そのため、ＳｅｒＤｅｓ(Serializer/Deserializer)などを用いたチップ間あるいはバックボード間の電気伝送に対して大容量化の要求が高まっている。
大容量の通信を可能する１つの方法として信号伝送の高速化がある。しかし、コンピュータに用いられるＰＣＢ(Printed Circuit Board)などを媒体とした電気伝送では信号伝送を高速化することは容易でない。伝送速度を上げると信号の周波数が高くなるが、伝送媒体によって通過できる周波数帯域は限られているので、高周波の波形は大きく減衰してしまい、受信回路で正しいデータを検出することができない。
限られた帯域の中で高速伝送を可能にする技術としてパーシャル・レスポンス伝送がある（非特許文献１参照）。パーシャル・レスポンス伝送によれば、論理演算などの処理によって除去が可能な符号間干渉を許容することで信号波形の周波数帯域を狭帯域化することが可能となる。パーシャル・レスポンス伝送には符号間干渉の種類によって様々な方式がある。例えば、デュオ・バイナリ、パーシャル・レスポンスIIなどの方式がある。
デュオ・バイナリ方式の符号間干渉は１＋ｚ-1と表される。パーシャル・レスポンスII方式の符号間干渉は１＋２ｚ-1＋ｚ-2と表される。ここでｚ-1は１ビットの遅延を意味している。そのため、デュオ・バイナリの符号間干渉を示す式１＋ｚ-1は、符号間干渉により、現在のデータに１ビット前のデータが加算されたデータが受信データとなる。そして、受信データから、符号間干渉を考慮して元のデータを判別することができる。そのためにパーシャル・レスポンス伝送では、所望の符号間干渉が生じるように、イコライズ回路により伝送システム全体の伝達関数が調整される。
図１６は、従来のパーシャル・レスポンス伝送システムの構成を示すブロック図である。図１６を参照すると、従来のパーシャル・レスポンス伝送システムは、送信側イコライズ回路１６０２、伝送媒体１６０３、受信側イコライズ回路１６０４、および判別回路１６０６を有している。
送信側イコライズ回路１６０２は、データ入力１６０１をイコライズし、伝送媒体１６０３に送る。伝送媒体１６０３を通った信号の波形は大きく減衰し、符号間干渉を含む微弱な信号として受信側イコライズ回路１６０４に受信される。
受信側イコライズ回路１６０４は、伝送媒体１６０３からの信号をイコライズし、パーシャル・レスポンス信号１６０５として判別回路１６０６に送る。
判別回路１６０６は、受信側イコライズ回路１６０４からのパーシャル・レスポンス信号１６０５からデータを判別し、判別結果をデータ出力１６０７として出力する。
送信側イコライズ回路１６０２は、遅延回路１６０８〜１６１０、乗算回路１６１１〜１６１５、および加算回路１６１６を有している。
遅延回路１６０８〜１６１０は直列に接続されており、データ入力１６０１を１シンボル（１．０Ｔs）の単位で順次遅延させる。
乗算回路１６１１〜１６１５は、遅延回路１６０８〜１６１０の各段の入出力データに所定の係数ｃ0〜ｃnを乗算することにより重み付けする。
加算回路１６１６は、乗算回路１６１１〜１６１５の出力データを加算して伝送媒体１６０３に送る。
これにより、送信側イコライズ回路１６０２は、データ入力１６０１に対してシンボルレートＦＩＲ(Finite duration Impulse Response）フィルタとして動作する。
ここで、伝送媒体１６０３の伝達関数をＣ（ω）とし、送信側イコライズ回路１６０２と受信側イコライズ回路１６０４を合成した伝達関数をＥ（ω）とし、パーシャル・レスポンス伝送システム全体の伝達関数をＧ（ω）とすると式（１）が成り立つ。
Figure 0004386196
図１６のパーシャル・レスポンス伝送システムは、送信側イコライズ回路１６０２の特性を係数ｃ0〜ｃnにより選択し、システム全体の伝達関数Ｇ（ω）が所望のものとなるように伝達関数Ｅ（ω）を調整する。
図１７は、デュオ・バイナリ方式における、伝送媒体の伝達関数Ｃ（ω）とシステム全体の伝達関数Ｇ（ω）の間の理想的な関係を示すグラフである。これはデュオ・バイナリ方式の例なのでシステム全体の伝達関数Ｇ（ω）は１＋ｚ-1である。このデュオ・バイナリ伝送の伝達関数Ｇ（ω）は、ナイキスト周波数ｆnyqでゲインがゼロとなる扇型の特性を有する。また、伝送媒体の伝達関数Ｃ（ω）は、表皮効果や誘電損失などに起因する減衰により高周波でゼロに近づく。
ここで、送信側イコライズ回路１６０２と受信側イコライズ回路１６０４を合成した伝達関数Ｅ（ω）の最大ゲインを１で規格化すると、図１７に示したように、システム全体の伝達関数Ｇ（ω）は伝送媒体の伝達関数Ｃ（ω）の内側に接する形となる。なお、図１７には、比較のために、ナイキスト伝送におけるゲインも示されている。
以上説明した構成により、従来のパーシャル・レスポンス伝送システムは、符号間干渉を許容しつつ高速でデータを伝送する。
ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＣＯＭＭＵＮＩＣＡＴＩＯＮＳ， ＶＯＬ． ＣＯＭ−２３， ＮＯ．９ ＳＥＰＴＥＭＢＥＲ １９７５， "Ｐａｒｔｉａｌ−Ｒｅｓｐｏｎｓｅ Ｓｉｇｎａｌｉｎｇ"， ＰＥＴＥＲ ＫＡＢＡＬ ａｎｄ ＳＵＢＢＡＲＡＹＡＮ ＰＡＳＵＰＡＴＨＹ
しかし、図１６のシステムでは、イコライズ回路の周波数特性による制限に起因して、その出力振幅が低下してしまう。そのため、パーシャル・レスポンス信号１６０５の信号レベルは大幅に小さくなってしまうという問題点がある。
以下に、その理由を説明する。
送信側イコライズ回路１６０２のようなシンボルレートＦＩＲフィルタの周波数特性Ｅsymb（ω）は式（２）によって表すことができる。
Figure 0004386196
ここで、ゲインの最大値を式（３）によって規格化する。
Figure 0004386196
図１７から分かるように、パーシャル・レスポンス伝送では、Ｅsymb（ω）のゲインを最大にする周波数、すなわち伝送媒体の伝達関数Ｃ（ω）とシステム全体の伝達関数Ｇ（ω）が最も接近する周波数はナイキスト周波数よりも低い周波数である。ここで、例えば、ナイキスト周波数の２／３の周波数におけるゲインに着目すると、そのゲインは式（４）に示されるように、常に１より小さい値となる。
Figure 0004386196
このことから、本来使用可能である伝送媒体の周波数帯域を使い切っていないことが分かる。図１８は、デュオ・バイナリ方式による従来システムにおける伝送媒体の伝達関数Ｃ（ω）とシステム全体の伝達関数Ｇ（ω）の間の実際の関係を示すグラフである。従来システムではイコライズ回路によって信号振幅が減少し、システム全体の伝達関数Ｇ（ω）の実際の関係は、図１８のように、図１７の理想と異なるグラフとなっている。
その結果、判別回路１６０６が微小な電位差を判別できなくなりデータの正確な伝送ができない場合があった。
本発明の目的は、イコライズ回路における信号振幅の低下を抑制したパーシャル・レスポンス伝送システムを提供することである。
上記目的を達成するために、本発明のパーシャル・レスポンス伝送システムは、
送信側から伝送媒体を通じて受信側にデータをパーシャル・レスポンス伝送するパーシャル・レスポンス伝送システムであって、
前記送信側または前記受信側に備えられ、前記パーシャル・レスポンス伝送の所望伝達関数による単一ビット応答波形の遷移時間に等しい時間単位でデータ入力を複数段に遅延させた各段のデータを重み付け加算することで、前記伝送媒体を含むシステム全体の伝達関数を前記所望伝達関数に調整するイコライズ回路と、
前記受信側に備えられ、前記送信側から前記伝送媒体を介して前記受信側に送られた信号から、前記所望伝達関数を考慮した処理によりデータを判別する判別回路とを有している。
本発明によれば、イコライズ回路が、データ入力を単一ビット応答波形の遷移時間に等しい時間単位で遅延させ、各段のデータを重み付け加算するので、イコライズ回路における信号振幅の低下を抑制することができ、その結果、判別回路でのデータの正確な判別が可能となる。
また、前記イコライズ回路は、前記送信側に備えられ、前記伝送媒体に送信する信号をイコライズすることとしてもよく、前記受信側に備えられ、前記伝送媒体からの信号をイコライズすることとしてもよい。さらに、前記イコライズ回路は、前記受信側に備えられた判定帰還型のイコライズ回路であってもよい。
また、前記イコライズ回路は、前記単一ビット応答波形の遷移時間に等しい時間単位で前記データ入力を複数段に遅延させた各段のデータを重み付けして加算する構成を、シンボルレートの複数倍のレートを有するオーバーサンプルＦＩＲフィルタにより構成することとしてもよい。
また、前記オーバーサンプルＦＩＲフィルタは、前記データ入力をシンボルレートの複数倍のレートで複数段に遅延させる遅延回路と、前記遅延部で得られた各段のデータを重み付け加算する重み付け加算回路とを有することとしてもよい。
また、前記オーバーサンプルＦＩＲフィルタは、前記データ入力をシンボルレートで複数段に遅延させた各段のデータを重み付け加算するシンボルレートＦＩＲフィルタを複数備え、複数の前記シンボルレートＦＩＲフィルタが並列動作する構成であることとしてもよい。
これによれば、サンプルレートの複数倍の速度のクロックを用いることなくオーバーサンプルＦＩＲフィルタを構成できるのでシステムの高速動作が可能となる。
また、前記イコライズ回路は、各々が所定の係数に従って増幅を行ってそれらの出力を電流加算または電圧加算する複数の可変出力バッファにより重み付け加算を行うこととしてもよい。
これによれば、高速動作が困難な乗算回路や加算回路を用いなくて済むのでシステム全体として高速化が可能である。
また、前記所望伝達関数が１＋ｚ-1で表され、前記単一ビット応答波形の遷移時間が１．５シンボルに相当することとしてもよい。
本発明によれば、イコライズ回路が、データ入力を単一ビット応答波形の遷移時間に等しい時間単位で遅延させ、各段のデータを重み付け加算するので、イコライズ回路における信号振幅の低下を抑制することができ、その結果、判別回路でのデータの正確な判別が可能となる。
本発明を実施するための形態について図面を参照して詳細に説明する。
図１は、第１の実施形態によるパーシャル・レスポンス伝送システムの構成を示すブロック図である。図１を参照すると、パーシャル・レスポンス伝送システムは、送信側イコライズ回路１０２、伝送媒体１０３、受信側イコライズ回路１０４、および判別回路１０６を有している。
送信側イコライズ回路１０２は、データ入力１０１をイコライズし、伝送媒体１０３に送る。伝送媒体１０３を通った信号の波形は大きく減衰し、符号間干渉を含む微弱な信号として受信側イコライズ回路１０４に受信される。
受信側イコライズ回路１０４は、伝送媒体１０３からの信号をイコライズし、パーシャル・レスポンス信号１０５として判別回路１０６に送る。
判別回路１０６は、受信側イコライズ回路１０４からのパーシャル・レスポンス信号１０５から、パーシャル・レスポンス伝送に用いられる所望の伝達関数を考慮した論理演算などの処理によりデータを判別し、判別結果をデータ出力１０７として出力する。
送信側イコライズ回路１０２は、遅延回路１０８〜１１０、乗算回路１１１〜１１５、および加算回路１１６を有している。
遅延回路１０８〜１１０は直列に接続されており、データ入力１０１を１．５シンボル（１．５Ｔs）の単位で順次遅延させる。本実施形態は、遅延の単位が１．５シンボルである点で図１６に示した従来のシステムと異なる。
乗算回路１１１〜１１５は、遅延回路１０８〜１１０の各段の入出力データに所定の係数ｃ0〜ｃnを乗算することにより重み付けする。
加算回路１１６は、乗算回路１１１〜１１５の出力データを加算して伝送媒体１０３に送る。
図２は、デュオ・バイナリ伝送で実現される理想的な単一ビット応答の波形を示すグラフである。デュオ・バイナリ伝送では伝達関数が１＋ｚ-1なので、符号間干渉により１ビット前のデータが加算される。したがって、 “０…０１０…０”という単一ビット入力に対する応答の出力は図２に示されているような“０…０１１０…０”となる。従来システムのイコライズ回路では、図２中の白丸に相当する１．０シンボルレートでイコライズを行っていた。
図３は、デュオ・バイナリ伝送による単一ビット応答波形と１．５シンボルレートとの関係を示すグラフである。本実施形態では、デュオ・バイナリ伝送を、その単一ビット応答波形の遷移時間に等しい１．５Ｔsのシンボル間隔を有する擬似的なナイキスト伝送として近似する。以下、これを「擬似ナイキスト伝送」という。
そして、本実施形態の送信側イコライズ回路１０２は、擬似ナイキスト伝送におけるナイキスト周波数（以下、「擬似ナイキスト周波数」という）でのゲインが最大となる１．５シンボルレートＦＩＲフィルタとして動作し、イコライズを行う。
送信側イコライズ回路１０２の周波数特性は式（５）によって表される。
Figure 0004386196
また、疑似ナイキスト周波数は式（６）によって表される。
Figure 0004386196
したがって、式（５）、（６）より、送信側イコライズ回路１０２の擬似ナイキスト周波数ωduoでのゲインは式（７）のようになる。
Figure 0004386196
ここで、乗算回路１１１〜１１５の係数ｃ0〜ｃnを、隣接する係数の符号が互いに反転するように、すなわちｃn・ｃn+1＜０となるように設定すれば、送信側イコライズ回路１０２の擬似ナイキスト周波数ωduoでのゲインを式（８）のように最大にすることができる。
Figure 0004386196
図４は、シンボルレートＦＩＲフィルタを用いた従来のデュオ・バイナリ伝送の伝達関数とアイ開口の一例を示すグラフである。図５は、１．５シンボルレートＦＩＲフィルタを用いた、疑似ナイキスト伝送によるデュオ・バイナリ伝送の伝達関数とアイ開口の一例を示すグラフである。図４、５において、伝達関数の横軸はシンボルレートで規格化されている。
図４に示した従来のデュオ・バイナリ伝送では、イコライズ回路のゲインの最大値が約０．７に制限されており、そのためアイ開口が小さくなっている。それに対して、本実施形態のデュオ・バイナリ伝送では、擬似ナイキスト周波数ωduoでイコライズ回路のゲインが１となり、伝送媒体の周波数帯域を効率良く使っている。そのため、図５に示すように本実施形態のアイ開口は従来よりも改善される。
以上説明したように、本実施形態によれば、送信側イコライズ回路１０２が、遅延回路１０８〜１１０によりデータ入力１０１を、デュオ・バイナリ伝送における単一ビット応答波形の遷移時間に等しい１．５シンボルレートの単位で遅延させ、各段のデータを乗算回路１１１〜１１５により重み付けし、加算回路１１６によりそれらを加算するので、送信側イコライズ回路１０２における信号振幅の低下を抑制することができ、その結果、判別回路１０６でのデータの正確な判別が可能となる。
本発明の第２の実施形態について説明する。
図６は、第２の実施形態によるパーシャル・レスポンス伝送システムの構成を示すブロック図である。図６を参照すると、パーシャル・レスポンス伝送システムは、送信側イコライズ回路６０２、伝送媒体６０３、受信側イコライズ回路６０４、および判別回路６０６を有している。
送信側イコライズ回路６０２は、データ入力６０１をイコライズし、伝送媒体６０３に送る。伝送媒体６０３を通った信号の波形は大きく減衰し、符号間干渉を含む微弱な信号として受信側イコライズ回路６０４に受信される。
受信側イコライズ回路６０４は、伝送媒体６０３からの信号をイコライズし、パーシャル・レスポンス信号６０５として判別回路６０６に送る。
判別回路６０６は、受信側イコライズ回路６０４からのパーシャル・レスポンス信号６０５からデータを判別し、判別結果をデータ出力６０７として出力する。
送信側イコライズ回路６０２は、遅延回路６０８〜６１０、乗算回路６１１〜６１５、および加算回路６１６を有している。
遅延回路６０８〜６１０は直列に接続されており、データ入力１０１をｋ／ｍシンボル（ｋＴs／ｍ）（ｋ，ｍは自然数、ｋ＞ｍ）の単位で順次遅延させる。本実施形態は、遅延の単位がｋ／ｍシンボルである点で第１の実施形態と異なる。
乗算回路６１１〜６１５は、遅延回路６０８〜６１０の各段の入出力データに所定の係数ｃ0〜ｃnを乗算することにより重み付けする。
加算回路６１６は、乗算回路６１１〜６１５の出力データを加算して伝送媒体６０３に送る。
図７は、一般的なパーシャル・レスポンス伝送で実現される理想的な単一ビット応答の波形を示すグラフである。図７に示すように、パーシャル・レスポンス伝送で実現される理想的な単一ビット応答は立ち上がり時間がｋＴs／ｍとなる。そこで、本実施形態の送信側イコライズ回路６０２はｋ／ｍシンボルレートＦＩＲフィルタとして動作し、イコライズを行う。
この場合の擬似ナイキスト周波数ωPRは式（９）によって表される。
Figure 0004386196
この疑似ナイキスト周波数ωPRでのゲインを式（１０）のように最大にすることにより、パーシャル・レスポンス信号６０５を最大にすることができる。
Figure 0004386196
以上説明したように、本実施形態によれば、送信側イコライズ回路６０２が、遅延回路６０８〜６１０によりデータ入力６０１を、パーシャル・レスポンス伝送における単一ビット応答波形の遷移時間に等しいｋ／ｍシンボルレートの単位で遅延させ、各段のデータを乗算回路６１１〜６１５により重み付けし、加算回路６１６によりそれらを加算するので、送信側イコライズ回路６０２における信号振幅の低下を抑制することができ、その結果、判別回路６０６でのデータの正確な判別が可能となる。
本発明の第３の実施形態について説明する。
図８は、第３の実施形態によるパーシャル・レスポンス伝送システムの構成を示すブロック図である。図８を参照すると、パーシャル・レスポンス伝送システムは、送信側イコライズ回路８０２、伝送媒体８０３、受信側イコライズ回路８０４、および判別回路８０６を有している。
送信側イコライズ回路８０２は、データ入力８０１をイコライズし、伝送媒体８０３に送る。伝送媒体８０３を通った信号の波形は大きく減衰し、符号間干渉を含む微弱な信号として受信側イコライズ回路８０４に受信される。
受信側イコライズ回路８０４は、伝送媒体８０３からの信号をイコライズし、パーシャル・レスポンス信号８０５として判別回路８０６に送る。
判別回路８０６は、受信側イコライズ回路８０４からのパーシャル・レスポンス信号８０５からデータを判別し、判別結果をデータ出力８０７として出力する。
本実施形態では、ｋ／ｍシンボルレートＦＩＲフィルタを受信側イコライズ回路８０４に用いている点で第２の実施形態と異なる。
受信側イコライズ回路８０４は、遅延回路８０８〜８１０、乗算回路８１１〜８１５、および加算回路８１６を有している。
遅延回路８０８〜１０は直列に接続されており、伝送媒体８０３からのデータをｋ／ｍシンボル（ｋＴs／ｍ）（ｋ，ｍは自然数、ｋ＞ｍ）の単位で順次遅延させる。
乗算回路８１１〜８１５は、遅延回路８０８〜８１０の各段の入出力データに所定の係数ｃ0〜ｃnを乗算することにより重み付けする。
加算回路８１６は、乗算回路８１１〜８１５の出力データを加算し、パーシャル・レスポンス信号８０５として判別回路８０６に送る。
したがって、本実施形態によれば、受信側イコライズ回路８０４における信号振幅の低下を抑制することができ、その結果、判別回路８０６でのデータの正確な判別が可能となる。
本発明の第４の実施形態について説明する。
図９は、第４の実施形態によるパーシャル・レスポンス伝送システムの構成を示すブロック図である。本実施形態は、判定帰還型イコライズ回路を用いたパーシャル・レスポンス伝送システムであり、その判定帰還型イコライズ回路にｋ／ｍシンボルレートＦＩＲフィルタが用いられている。
図９を参照すると、パーシャル・レスポンス伝送システムは、送信側イコライズ回路９０２、伝送媒体９０３、受信側イコライズ回路９０４、判別回路９０５、判定帰還型イコライズ回路９０７、および加算回路９０８を有している。
送信側イコライズ回路９０２は、データ入力９０１をイコライズし、伝送媒体９０３に送る。伝送媒体９０３を通った信号の波形は大きく減衰し、符号間干渉を含む微弱な信号として受信側イコライズ回路９０４に受信される。
受信側イコライズ回路９０４は、伝送媒体９０３からのデータをイコライズし、加算回路９０８に送る。
加算回路９０８は、受信イコライズ回路９０４からのデータと、判定帰還型イコライズ回路９０７からのデータを加算し、パーシャル・レスポンス信号９０９として判別回路９０５に送る。
判別回路９０５は、加算回路９０８からのパーシャル・レスポンス信号９０９からデータを判別し、判別結果をデータ出力９０６として出力する。
判定帰還型イコライズ回路９０７は、判別回路９０５からのデータ出力９０６をイコライズし、加算回路９０８に送る。
判定帰還型イコライズ回路９０７は、遅延回路９１０〜９１２、乗算回路９１３〜９１７、および加算回路９１８を有している。
遅延回路９１０〜９１２は直列に接続されており、データ出力をｋ／ｍシンボル（ｋＴs／ｍ）（ｋ，ｍは自然数、ｋ＞ｍ）の単位で順次遅延させる。
乗算回路９１３〜９１７は、遅延回路９１０〜９１２の各段の入出力データに所定の係数ｃ0〜ｃnを乗算することにより重み付けする。
加算回路９１８は、乗算回路９１３〜９１７の出力データを加算し、加算回路９０８に帰還する。
したがって、本実施形態によれば、判定帰還型イコライズ回路を用いたパーシャル・レスポンス伝送システムにおいて、判定帰還型イコライズ回路９０７における信号振幅の低下を抑制することができ、その結果、判別回路９０５でのデータの正確な判別が可能となる。
なお、上述した第１の実施形態のシステムにおける１．５シンボルレートＦＩＲフィルタは、シンボルレートの２倍のレートを有するオーバーサンプルＦＩＲフィルタを用いて構成することができる。
図１０は、２倍のオーバーサンプルＦＩＲフィルタを用いて構成した１．５シンボルレートＦＩＲフィルタによるイコライズ回路の構成を示すブロック図である。図１０を参照すると、イコライズ回路は、遅延回路１００１〜１００６、乗算回路１００７〜１０１３、および加算回路１０１４を有している。
遅延回路１００１〜１００６は直列に接続されており、データ入力１０１５を１／２シンボル（０．５Ｔs）の単位で順次遅延させる。乗算回路１００７〜１０１３は、遅延回路１００１〜１００６の各段の入出力データに所定の係数ｃ0〜ｃnを乗算することにより重み付けする。加算回路１０１４は、乗算回路１００７〜１０１３からのデータを加算してデータ出力１０１６として出力する。
これによる２倍のオーバサンプルイコライザの周波数特性は式（１１）によって表される。
Figure 0004386196
式（１１）の周波数特性において、式（６）で示された疑似ナイキスト周波数ωduoでのゲインは、式（１２）によって表すことができる。
Figure 0004386196
したがって、乗算回路１００７〜１０１３の係数ｃ0〜ｃnを式（１３）の条件で設定すれば、疑似ナイキスト周波数でのゲインが式（１４）に示すように最大となる。
Figure 0004386196
Figure 0004386196
また、上述した第２、３、および４の実施形態のシステムにおけるｋ／ｍシンボルレートＦＩＲフィルタは、ｍ倍のオーバーサンプルＦＩＲフィルタを用いて構成することができる。
図１１は、ｍ倍のオーバーサンプルＦＩＲフィルタを用いて構成したｋ／ｍシンボルレートＦＩＲフィルタによるイコライズ回路の構成を示すブロック図である。図１１を参照すると、イコライズ回路は、遅延回路１１０１〜１１０６、乗算回路１１０７〜１１１３、および加算回路１１１４を有している。
遅延回路１１０１〜１１０６は直列に接続されており、データ入力１１１５を１／ｍシンボル（Ｔs／ｍ）の単位で順次遅延させる。乗算回路１１０７〜１１１３は、遅延回路１１０１〜１１０６の各段の入出力データに所定の係数ｃ0〜ｃnを乗算することにより重み付けする。加算回路１１１４は、乗算回路１１０７〜１１１３からのデータを加算してデータ出力１１１６として出力する。
これによるｍ倍のオーバサンプリングイコライザの周波数特性は式（１５）によって表される。
Figure 0004386196
式（１５）の周波数特性において、式（９）で示された疑似ナイキスト周波数ωPRでのゲインは、式（１６）によって表すことができる。
Figure 0004386196
したがって、乗算回路１１０７〜１１１３の係数ｃ0〜ｃnを式（１７）の条件で設定すれば、疑似ナイキスト周波数でのゲインが式（１８）に示すように最大となる。
Figure 0004386196
Figure 0004386196
また、上述した第２、３、および４の実施形態におけるｋ／ｍシンボルレートＦＩＲフィルタは、乗算回路および加算回路を用いず、可変出力バッファを用いたアナログ的な電流加算または電圧加算によって構成することもできる。
図１２は、可変出力バッファを用いて構成したｋ／ｍシンボルレートＦＩＲフィルタによるイコライズ回路の構成を示すブロック図である。
図１２を参照すると、イコライズ回路は、遅延回路１２０２〜１２０７および可変出力バッファ１２０８〜１２１４を有している。
遅延回路１２０２〜１１０７は直列に接続されており、データ入力１２０１を１／ｍシンボル（Ｔs／ｍ）の単位で順次遅延させる。可変出力バッファ１２０８〜１２１４は、遅延回路１２０２〜１２０７の各段の入出力データを所定の係数ｃ0〜ｃnに従って増幅する。可変出力バッファ１２０８〜１２１４の出力は共通接続されており、そこからデータ出力１２１５が出力される。
この構成によれば、高速動作が困難な乗算回路や加算回路を用いなくて済むのでシステム全体として高速化が可能である。
図１３は、ｍ倍のオーバーサンプルＦＩＲフィルタを用いて構成したｋ／ｍシンボルレートＦＩＲフィルタによるイコライズ回路の他の構成を示すブロック図である。
図１３を参照すると、イコライズ回路は、ｍ個のシンボルレートＦＩＲフィルタ１３０２〜１３０４を有している。シンボルレートＦＩＲフィルタ１３０２〜１３０４は全て同様の構成である。
シンボルレートＦＩＲフィルタ１３０２は、フリップフロップ１３０９〜１３１２および可変出力バッファ１３１３〜１３１７を有している。
フリップフロップ１３０９〜１３１２は直列接続されており、データ入力１３０１をクロック入力１３０５に従って順次シフトする。可変出力バッファ１３１３〜１３１７は、フリップフロップ１３０９〜１３１２の各段の入出力データを所定の係数ｃに従って増幅する。可変出力バッファ１３１３〜１３１７の出力は共通接続されている。
同様に、シンボルレートＦＩＲフィルタ１３０４は、フリップフロップ１３１８〜１３２１および可変出力バッファ１３２２〜１３２６を有している。
フリップフロップ１３１８〜１３２１は直列接続されており、データ入力１３０１をクロック入力１３０７に従って順次シフトする。可変出力バッファ１３２２〜１３２６は、フリップフロップ１３１８〜１３２１の各段の入出力データを所定の係数ｃに従って増幅する。可変出力バッファ１３２２〜１３２６の出力は共通接続されている。
さらに、ｍ個のシンボルレートＦＩＲフィルタ１３０２〜１３０４の出力は共通接続されており、出力データがアナログ的に加算されてデータ出力１３０８となる。
ここで、ｍ倍のオーバーサンプルＦＩＲフィルタの伝達関数は式（１９）により表すことができる。
Figure 0004386196
ここでｉは自然数である。
ｚ-miは、１シンボル分の遅延に相当するので、
Figure 0004386196
はシンボルレートＦＩＲフィルタとなる。したがって、ｍ個のシンボルレートＦＩＲフィルタ１３０２〜１３０４のｌ番目のフィルタの動作タイミング（クロック入力１３０５〜１３０７）をｚ-lに相当する時間だけ遅らせて、ｍ個のシンボルレートＦＩＲフィルタ１３０２〜１３０４の出力を加算すれば、ｍ倍のオーバーサンプルＦＩＲフィルタを構成できる。
図１３に示したイコライズ回路において、ｍ個のシンボルレートＦＩＲフィルタ１３０２〜１３０４のｍ個のクロック入力１３０５〜１３０７は、Ｔs／ｍに相当する時間ずつ、ずれており、そのため図１３のイコライズ回路はｍ倍のオーバーサンプルＦＩＲフィルタとして動作する。そして、このＦＩＲフィルタにおいて、係数ｃを式（１７）の条件で設定すれば、ｋ／ｍシンボルレートＦＩＲフィルタを実現することができる。
図１１に示したオーバーサンプルＦＩＲフィルタでは、クロック速度がＴs／ｍに相当する高速なクロック信号が必要であったが、図１３の構成では、クロック速度がＴsに相当する比較的に低速なクロック信号でｍ倍のオーバーサンプルＦＩＲフィルタを実現することができ、システムの高速動作が可能である。
図１４は、２倍のオーバーサンプルＦＩＲフィルタを用いて構成した１．５シンボルレートＦＩＲフィルタによるイコライズ回路の他の例を示すブロック図である。
図１４を参照すると、イコライズ回路は、２つのシンボルレートＦＩＲフィルタ１４０２、１４０３を有している。シンボルレートＦＩＲフィルタ１４０２、１４０３は同様の構成である。
シンボルレートＦＩＲフィルタ１４０２は、フリップフロップ１４０７〜１４１０および可変出力バッファ１４１１〜１１４１５を有している。
フリップフロップ１４０７〜１４１０は直列接続されており、データ入力１４０１をクロック入力１４０４に従って順次シフトする。可変出力バッファ１４１１〜１４１５は、フリップフロップ１４０７〜１４１０の各段の入出力データを所定の係数ｃに従って増幅する。可変出力バッファ１４１１〜１４１５の出力は共通接続されている。
同様に、シンボルレートＦＩＲフィルタ１４０３は、フリップフロップ１４１６〜１４１９および可変出力バッファ１４２０〜１４２４を有している。
フリップフロップ１４１６〜１４１９は直列接続されており、データ入力１４０１をクロック入力１４０５に従って順次シフトする。可変出力バッファ１４２０〜１４２４は、フリップフロップ１４１６〜１４１９の各段の入出力データを所定の係数ｃに従って増幅する。可変出力バッファ１４２０〜１４２４の出力は共通接続されている。
さらに、２個のシンボルレートＦＩＲフィルタ１４０２、１４０３の出力は共通接続されており、出力データがアナログ的に加算されてデータ出力１４０６となる。
２つのシンボルレートＦＩＲフィルタ１４０２、１４０３のクロック入力１４０４、１４０５はＴs／２に相当する時間ずつ、ずれており、そのため、図１４のイコライズ回路は２倍のオーバーサンプルＦＩＲフィルタとして動作する。このＦＩＲフィルタにおいて計通ｃ０〜ｃｎを式（１３）の条件で設定すれば、１．５シンボルレートＦＩＲフィルタを実現できる。
図１５は、２倍のオーバーサンプルＦＩＲフィルタを用いて構成した１．５シンボルレートＦＩＲフィルタによるイコライズ回路のさらに他の例を示すブロック図である。
図１５を参照すると、イコライズ回路は、２つのシンボルレートＦＩＲフィルタ１５０２、１５０３を有している。シンボルレートＦＩＲフィルタ１５０２、１５０３は同様の構成である。
シンボルレートＦＩＲフィルタ１５０２は、フリップフロップ１５０７〜１５１２、パラレルシリアル変換回路（Ｐ２Ｓ）１５１３〜１５１８、および可変出力バッファ１５１９〜１５２４を有している。
各シンボルレートＦＩＲフィルタ１５０２、１５０３には、複数のデータ入力からなるパラレルデータ入力１５０１が入力している。
フリップフロップ１５０７〜１５０９は直列接続されており、パラレルデータ入力１５０１の中の１つのデータ入力をクロック入力１５０４に従って順次シフトする。
同様に、フリップフロップ１５１０〜１５０９は直列接続されており、パラレルデータ入力１５０１の中の他のデータ入力をクロック入力１５０４に従って順次シフトする。
パラレルシリアル変換回路１５１３〜１５１８は、フリップフロップ１５０７〜１５１２の各段の入出力データの中の所定の複数データを入力としてパラレルシリアル変換する。
可変出力バッファ１５１９〜１５２４は、パラレルシリアル変換回路１５１３〜１５１８の各出力データを所定の係数ｃ0〜ｃ5に従って増幅する。可変出力バッファ１５１９〜１５２４の出力は共通接続されている。
さらに、２つのシンボルレートＦＩＲフィルタ１５０２、１５０３の出力は共通接続されており、出力データがアナログ的に加算されてデータ出力１５０６となる。
２つのシンボルレートＦＩＲフィルタ１５０２、１５０３のクロック入力１５０４、１５０５はＴs／２に相当する時間ずつ、ずれており、そのため、図１５のイコライズ回路は２倍のオーバーサンプルＦＩＲフィルタとして動作する。このＦＩＲフィルタにおいて計通ｃ0〜ｃ5を式（１３）の条件で設定すれば、１．５シンボルレートＦＩＲフィルタを実現できる。
このような構成によれば、フリップ・プロップ１５０７〜１５１２の動作速度は図１４の場合の１／２ですむので更なる高速動作が可能である。
第１の実施形態によるパーシャル・レスポンス伝送システムの構成を示すブロック図である。 デュオ・バイナリ伝送で実現される理想的な単一ビット応答の波形を示すグラフである。 デュオ・バイナリ伝送による単一ビット応答波形と１．５シンボルレートとの関係を示すグラフである。 シンボルレートＦＩＲフィルタを用いた従来のデュオ・バイナリ伝送の伝達関数とアイ開口の一例を示すグラフである。 １．５シンボルレートＦＩＲフィルタを用いた、疑似ナイキスト伝送によるデュオ・バイナリ伝送の伝達関数とアイ開口の一例を示すグラフである。 第２の実施形態によるパーシャル・レスポンス伝送システムの構成を示すブロック図である。 一般的なパーシャル・レスポンス伝送で実現される理想的な単一ビット応答の波形を示すグラフである。 第３の実施形態によるパーシャル・レスポンス伝送システムの構成を示すブロック図である。 第４の実施形態によるパーシャル・レスポンス伝送システムの構成を示すブロック図である。 ２倍のオーバーサンプルＦＩＲフィルタを用いて構成した１．５シンボルレートＦＩＲフィルタによるイコライズ回路の構成を示すブロック図である。 ｍ倍のオーバーサンプルＦＩＲフィルタを用いて構成したｋ／ｍシンボルレートＦＩＲフィルタによるイコライズ回路の構成を示すブロック図である。 可変出力バッファを用いて構成したｋ／ｍシンボルレートＦＩＲフィルタによるイコライズ回路の構成を示すブロック図である。 ｍ倍のオーバーサンプルＦＩＲフィルタを用いて構成したｋ／ｍシンボルレートＦＩＲフィルタによるイコライズ回路の他の構成を示すブロック図である。 ２倍のオーバーサンプルＦＩＲフィルタを用いて構成した１．５シンボルレートＦＩＲフィルタによるイコライズ回路の他の例を示すブロック図である。 ２倍のオーバーサンプルＦＩＲフィルタを用いて構成した１．５シンボルレートＦＩＲフィルタによるイコライズ回路のさらに他の例を示すブロック図である。 従来のパーシャル・レスポンス伝送システムの構成を示すブロック図である。 デュオ・バイナリ方式における、伝送媒体の伝達関数Ｃ（ω）とシステム全体の伝達関数Ｇ（ω）の間の理想的な関係を示すグラフである。 デュオ・バイナリ方式による従来システムにおける伝送媒体の伝達関数Ｃ（ω）とシステム全体の伝達関数Ｇ（ω）の間の実際の関係を示すグラフである。
符号の説明
１０１、６０１、８０１、９０１ データ入力
１０２、６０２、８０２、９０２ 送信側イコライズ回路
１０３、６０３、８０３、９０２ 伝送媒体
１０４、６０４、８０４、９０４ 受信側イコライズ回路
１０５、６０５、８０５、９０９ パーシャル・レスポンス信号
１０６、６０６、８０６、９０５ 判別回路
１０７、６０７、８０７、９０６ データ出力
１０８〜１１０ 遅延回路
１１１〜１１５ 乗算回路
１１６ 加算回路

Claims (15)

  1. 送信側から伝送媒体を通じて受信側にデータをパーシャル・レスポンス伝送するパーシャル・レスポンス伝送システムであって、
    前記送信側または前記受信側に備えられ、前記パーシャル・レスポンス伝送の所望の伝達関数による単一ビット応答波形の遷移時間に等しい遅延を単位遅延として、データ入力を複数段に遅延させた各段のデータを重み付け加算することで、前記伝送媒体を含むシステム全体の伝達関数を前記所望伝達関数に調整するイコライズ回路と、
    前記受信側に備えられ、前記送信側から前記伝送媒体を介して前記受信側に送られた信号から、前記所望伝達関数を考慮した処理によりデータを判別する判別回路とを有するパーシャル・レスポンス伝送システム。
  2. 前記イコライズ回路は、前記送信側に備えられ、前記伝送媒体に送信する信号をイコライズする、請求項１記載のパーシャル・レスポンス伝送システム。
  3. 前記イコライズ回路は、前記受信側に備えられ、前記伝送媒体からの信号をイコライズする、請求項１記載のパーシャル・レスポンス伝送システム。
  4. 前記イコライズ回路は、前記受信側に備えられた判定帰還型のイコライズ回路である、請求項１記載のパーシャル・レスポンス伝送システム。
  5. 前記イコライズ回路は、前記単一ビット応答波形の遷移時間に等しい時間単位で前記データ入力を複数段に遅延させた各段のデータを重み付けして加算する構成を、シンボルレートの複数倍のレートを有するオーバーサンプルＦＩＲフィルタにより構成する、請求項１〜４のいずれか１項に記載のパーシャル・レスポンス伝送システム。
  6. 前記オーバーサンプルＦＩＲフィルタは、前記データ入力をシンボルレートの複数倍のレートで複数段に遅延させる遅延回路と、前記遅延部で得られた各段のデータを重み付け加算する重み付け加算回路とを有する、請求項５記載のパーシャル・レスポンス伝送システム。
  7. 前記オーバーサンプルＦＩＲフィルタは、前記データ入力をシンボルレートで複数段に遅延させた各段のデータを重み付け加算するシンボルレートＦＩＲフィルタを複数備え、複数の前記シンボルレートＦＩＲフィルタが並列動作する構成である、請求項５記載のパーシャル・レスポンス伝送システム。
  8. 前記イコライズ回路は、各々が所定の係数に従って増幅を行ってそれらの出力を電流加算または電圧加算する複数の可変出力バッファにより重み付け加算を行う、請求項１〜７のいずれか１項に記載のパーシャル・レスポンス伝送システム。
  9. 前記所望伝達関数が１＋ｚ-1で表され、前記単一ビット応答波形の遷移時間が１．５シンボルに相当する、請求項１〜８のいずれか１項に記載のパーシャル・レスポンス伝送システム。
  10. パーシャル・レスポンス伝送の送信側または受信側に備えられるイコライズ回路であって、
    前記パーシャル・レスポンス伝送の所望の伝達関数による単一ビット応答波形の遷移時間に等しい遅延を単位遅延として、データ入力を複数段に遅延させる遅延部と、
    前記遅延部で得られた各段のデータを重み付けして加算することで、前記伝送媒体を含むシステム全体の伝達関数を前記所望伝達関数に調整する重み付け加算部とを有するイコライズ回路。
  11. 前記遅延部と前記重み付け加算部からなる回路は、シンボルレートの複数倍のレートを有するオーバーサンプルＦＩＲフィルタにより構成した、請求項１０記載のイコライズ回路。
  12. 前記オーバーサンプルＦＩＲフィルタは、前記データ入力をシンボルレートの複数倍のレートで複数段に遅延させる遅延回路と、前記遅延回路で得られた各段のデータを重み付け加算する重み付け加算回路とで構成されている、請求項１１記載のイコライズ回路。
  13. 前記オーバーサンプルＦＩＲフィルタは、前記データ入力をシンボルレートで複数段に遅延させた各段のデータを重み付け加算するシンボルレートＦＩＲフィルタを複数備え、複数の前記シンボルレートＦＩＲフィルタが並列動作する構成である、請求項１１記載のイコライズ回路。
  14. 各々が所定の係数に従って増幅を行ってそれらの出力を電流加算または電圧加算する複数の可変出力バッファにより重み付け加算を行う、請求項１０〜１３のいずれか１項に記載のイコライズ回路。
  15. 前記所望伝達関数が１＋ｚ-1で表され、前記単一ビット応答波形の遷移時間が１．５シンボルに相当する、請求項１０〜１４のいずれか１項に記載のイコライズ回路。
JP2005227753A 2005-08-05 2005-08-05 パーシャル・レスポンス伝送システムおよびそのイコライズ回路 Expired - Fee Related JP4386196B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005227753A JP4386196B2 (ja) 2005-08-05 2005-08-05 パーシャル・レスポンス伝送システムおよびそのイコライズ回路
US11/346,387 US7590176B2 (en) 2005-08-05 2006-02-03 Partial response transmission system and equalizing circuit thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005227753A JP4386196B2 (ja) 2005-08-05 2005-08-05 パーシャル・レスポンス伝送システムおよびそのイコライズ回路

Publications (2)

Publication Number Publication Date
JP2007043606A JP2007043606A (ja) 2007-02-15
JP4386196B2 true JP4386196B2 (ja) 2009-12-16

Family

ID=37717573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005227753A Expired - Fee Related JP4386196B2 (ja) 2005-08-05 2005-08-05 パーシャル・レスポンス伝送システムおよびそのイコライズ回路

Country Status (2)

Country Link
US (1) US7590176B2 (ja)
JP (1) JP4386196B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909262B1 (ko) * 2004-09-24 2009-07-27 콸콤 인코포레이티드 상이한 전송 프로토콜을 이용하는 시스템에서 통신을 위한방법 및 장치
US8553752B2 (en) * 2007-05-24 2013-10-08 Rambus Inc. Method and apparatus for determining a calibration signal
US8229048B2 (en) * 2007-09-11 2012-07-24 Oracle America, Inc. Use of emphasis to equalize high speed signal quality
US8411733B2 (en) * 2009-06-16 2013-04-02 Vecima Networks Inc Signal equalizer for a signal transmission network
EP2798805A4 (en) * 2011-12-30 2015-08-26 Zte Usa Inc DIGITAL FILTER, PARTIAL REACTION DETERGENT AND DIGITAL COHERENCE RECEIVER, AND METHOD
US10313165B2 (en) * 2017-03-08 2019-06-04 Credo Technology Group Limited Finite impulse response analog receive filter with amplifier-based delay chain
US10411917B2 (en) 2017-12-04 2019-09-10 Credo Technology Group Limited Linear feedback equalization
CN114220387A (zh) * 2021-12-10 2022-03-22 无锡唐古半导体有限公司 一种基于SerDes技术的分布式LED显示控制系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5581585A (en) * 1994-10-21 1996-12-03 Level One Communications, Inc. Phase-locked loop timing recovery circuit
WO2000028663A2 (en) * 1998-11-09 2000-05-18 Broadcom Corporation Fir filter structure with low latency for gigabit ethernet applications
US6563841B1 (en) * 1999-08-30 2003-05-13 Nec Usa, Inc. Per-bin adaptive equalization in windowed DMT-type modem receiver
US6614842B1 (en) * 2000-07-13 2003-09-02 Infineon Technologies North America FIR filter architecture for 100Base-TX receiver
US7012957B2 (en) * 2001-02-01 2006-03-14 Broadcom Corporation High performance equalizer having reduced complexity
KR20050038122A (ko) * 2003-10-21 2005-04-27 한국전자통신연구원 다중입력 다중출력에서의 적응 수신 시스템 및 그 방법
US7346645B2 (en) * 2004-11-05 2008-03-18 International Business Machines Corporation Architecture for transverse-form analog finite-impulse-response filter
EP2375662B1 (en) * 2005-01-20 2018-09-26 Rambus Inc. High-speed signaling systems with adaptable pre-emphasis and equalization

Also Published As

Publication number Publication date
US20070030890A1 (en) 2007-02-08
JP2007043606A (ja) 2007-02-15
US7590176B2 (en) 2009-09-15

Similar Documents

Publication Publication Date Title
JP4386196B2 (ja) パーシャル・レスポンス伝送システムおよびそのイコライズ回路
TWI564720B (zh) 用於串列ｉ／ｏ接收器之未等化時脈資料恢復
US20130230093A1 (en) Shift register based downsampled floating tap decision feedback equalization
US20140056346A1 (en) High-speed parallel decision feedback equalizer
US9191244B2 (en) Equalizer and semiconductor device
US10193713B2 (en) Method for sending and receiving signal, and corresponding device and system
US8842722B2 (en) Decision feedback equalizers with high-order continuous time feedback
US7869494B2 (en) Equalizer circuitry for mitigating pre-cursor and post-cursor intersymbol interference
CN110858824B (zh) 用于时钟恢复的基于预补偿器的量化
US8804794B2 (en) Adjustable latency transceiver processing
US8767811B2 (en) Back channel adaptation using channel pulse response
JP4788600B2 (ja) パーシャル・レスポンス伝送システム
US20170359205A1 (en) Repeatable Backchannel Link Adaptation for High Speed Serial Interfaces
TWI777285B (zh) 時鐘及資料恢復電路及具有其的接收裝置
WO2005086441A1 (en) Bit-edge zero forcing equalizer
US9565037B1 (en) Adaptive serdes receiver
US20130230092A1 (en) Sparse and reconfigurable floating tap feed forward equalization
TW201136249A (en) Equalizer and signal receiver thereof
US10848353B1 (en) Multi-tap decision feedback equalizer (DFE) architecture with split-path summer circuits
CN109873778A (zh) 线性反馈均衡
US10187234B1 (en) Decision feedback equalizers and methods of decision feedback equalization
US11522735B1 (en) Digital noise-shaping FFE/DFE for ADC-based wireline links
JP2006262395A (ja) データ受信装置および適応等化回路
KR102656362B1 (ko) 비선형 왜곡을 완화하기 위한 프리코딩 방법 및 이를 수행하는 프리코더
JP4413664B2 (ja) 信号処理装置、適用等化器、データ受信装置及び信号処理方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090909

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090922

R150 Certificate of patent or registration of utility model

Ref document number: 4386196

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131009

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees