CN109873778A - 线性反馈均衡 - Google Patents
线性反馈均衡 Download PDFInfo
- Publication number
- CN109873778A CN109873778A CN201811466345.0A CN201811466345A CN109873778A CN 109873778 A CN109873778 A CN 109873778A CN 201811466345 A CN201811466345 A CN 201811466345A CN 109873778 A CN109873778 A CN 109873778A
- Authority
- CN
- China
- Prior art keywords
- signal
- feedback
- analog signal
- digital
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 26
- 230000009466 transformation Effects 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 claims description 2
- 238000004891 communication Methods 0.000 description 7
- 230000006854 communication Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000004044 response Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 101100067427 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FUS3 gene Proteins 0.000 description 2
- 101100015484 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GPA1 gene Proteins 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 230000001404 mediated effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
- H04B1/1027—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
Abstract
线性反馈均衡器包括将传入的模拟信号数字化的比较器。均衡器还包括将当前数字化信号变换成一个或多个反馈模拟信号的数模转换器(“DAC”)。均衡器还包括减法器，减法器从连续时间线性均衡器(“CTLE”)的输出中减去反馈模拟信号，并将差值提供给比较器作为传入的模拟信号。
Description
背景技术
数字通信在发送设备与接收设备之间通过中间通信介质即“信道”发生。每个发送设备通常以固定的码元速率发送码元，同时每个接收设备检测(可能损坏的)码元序列并且试图重构所发送的数据。“码元”是信道的持续达固定时间段的状态或有效条件，该固定时间段被称为“码元间隔”。码元可以是例如电压或电流电平、光学功率水平、相位值或者特定频率或波长。从一个信道状态到另一个信道状态的变化被称为码元转变。每个码元可以表示(即，编码)数据的一个或多个二进制位。可替代地，数据可以用码元转变或用两个或更多个码元的序列来表示。
许多数字通信链路每个码元只使用一个比特；二进制“0”由一个码元(例如，第一范围内的电压或电流信号)来表示，而二进制“1”由另一码元(例如，第二范围内的电压或电流信号)来表示，但是高阶信号星座是已知的并且被频繁使用。在4电平脉冲幅度调制(PAM4)中，每个码元间隔可以承载被表示为-3、-1、+1和+3的四个码元中的任何一个。两个二进制位因而可以由每个码元表示。
信道非理想性产生可以使每个码元扰乱其相邻的码元的分散，造成码间干扰(“ISI”)。ISI可能使接收设备难以确定在每个间隔中发送了哪些码元，特别是当这种ISI与加性噪声组合时。
发明内容
因此，为了减少或消除ISI，本文中公开了使用线性反馈均衡的系统和方法。线性反馈均衡器包括将传入的模拟信号数字化的比较器。均衡器还包括将当前数字化信号和至少一个先前数字化信号变换为反馈模拟信号的数模转换器。均衡器还包括减法器，该减法器从连续时间线性均衡器的输出中减去反馈模拟信号，并将差值提供给比较器作为传入的模拟信号。
一种线性反馈均衡的方法包括将传入的模拟信号数字化。该方法还包括将当前数字化模拟信号与至少一个先前数字化信号变换成反馈模拟信号。该方法还包括从连续时间线性均衡器的输出中减去反馈模拟信号。该方法还包括提供差值作为传入的模拟信号。
一种串行器/解串器(“SerDes”)线性反馈系统包括SerDes发射机和接收机。该SerDes接收机包括将传入的模拟信号数字化的比较器。该接收机还包括将当前数字化信号和至少一个先前数字化信号变换为反馈模拟信号的数模转换器。接收机还包括减法器，该减法器从连续时间线性均衡器的输出中减去反馈模拟信号，并将差值提供给比较器作为传入的模拟信号。
附图说明
在各个公开的实施例的以下详细描述中，将参照这些附图，在附图中：
图1是展示了串行器/解串器(SerDes)线性反馈系统的框图。
图2-4是展示了线性反馈均衡器的框图；以及
图5是展示了线性反馈均衡方法的流程图。
然而，应理解的是，附图及其详细说明中所给出的特定实施例不限制本公开。相反，它们为普通技术人员提供辨别与所附权利要求书的范围内的给定实施例中的一个或多个实施例包含在一起的替代形式、等效物和修改方案的基础。
符号和术语
贯穿以下说明书和权利要求书所使用的某些术语指特定系统部件和配置。如普通技术人员将理解的，各公司可以按不同名称来称呼一组件。本文不旨在区分开名称不同而非功能不同的部件。在以下讨论中且在权利要求书中，以开放式方式使用术语“包括(including)”和“包括(comprising)”，并且因此应被解释为表示“包括但不限于……”。还有，术语“耦合(couple)”或“耦合(couples)”旨在表示间接或直接的电连接或物理连接。因此，在各种实施例中，如果第一设备耦合到第二设备，则该连接可以通过直接电连接、通过经由其他设备和连接件的间接电连接、通过直接物理连接、或通过经由其他设备和连接件的间接物理连接。
具体实施方式
为了对抗噪声和码间干扰(“ISI”)，接收设备可以采用各种均衡技术，例如前馈均衡和判决反馈均衡。前馈均衡器(“FFE”)采用有限脉冲响应滤波器，该有限脉冲响应滤波器具有一系列被编程以调整脉冲响应和频率响应的抽头权重。判决反馈均衡器(“DFE”)通过采用反馈路径来减少ISI，而非固有地需要噪声放大。然而，这些技术中每一种都有缺点。具体而言，因为FFE增强了高频分量，所以串扰与其他高频噪声随着期望信号而增强，从而导致信噪比降低。而且，DFE要求比较器在非常短的时间间隔内，诸如在一个单位间隔(“UI”)内，作出关于码元的判决，即，所接收的码元是应该被解释为1还是0。
本文描述的混合系统，即线性反馈均衡器有助于减少或消除这些缺点，并提供更好的性能、更快的速度和更低的成本。图1是展示了串行器/解串器(“SerDes”)线性反馈系统100的框图。系统100包括SerDes发射机102，SerDes接收机106以及线性反馈均衡器108。为了清楚起见，本文所使用的示例将讨论从发射机102发射和在接收机106接收；然而，发射机和接收机都可以被实现为收发机，该收发机既发送又接收。因此，两个收发机都可以包括线性反馈均衡器108。另外，这种收发机可以被包括在包括经由路由网络(例如，因特网、广域网、或包括交换机、路由器等的局域网)耦合的移动设备和/或计算机系统在内的通信网络中。
通信信道104在发射机102和接收机106之间延伸。信道104可以包括例如如光纤电缆、双绞线、同轴电缆、背板传输线以及无线通信链路等传输介质。发射机102与接收机106之间的双向通信可以使用多个分开的信道来提供，或者，在一些实施例中，该双向通信可以使用无干扰地在相反方向上传送信号的单个信道来提供。
发射机102通过信道104上的信号向接收机106发送数据。信号可以是例如电压、电流、光学功率电平、波长、频率或相位值等。接收机106经由信道104接收信号，并使用该信号重构所发送的数据。具体地，接收机102包括线性反馈均衡器108，该线性反馈均衡器108将所接收的信号转换为部分码元判决序列，如关于图2-4的线性反馈均衡器所讨论的。
图2是展示了可在SerDes接收机内实现的线性反馈均衡器108的框图。该均衡器108减少ISI或完全消除ISI，并且包括比较器204、数模转换器(“DAC”)206以及减法器202。比较器204从减法器202接收模拟信号作为输入，并且该比较器204将该模拟信号数字化。例如，比较器204可以包括模数转换器(“ADC”)、采样器等。比较器204输出数字信号，DAC 206接收数字信号作为输入。具体地，比较器204基于模拟信号与基准信号的比较结果来输出部分码元判决，如在下文中详细描述的。这种部分码元判决不需要像在传统DFE系统中所需的那样完全地解析码元；相反，仅需要粗略地将输入信号归类到几个预定箱中的一个，如由粗粒度ADC执行的那样。比较器的粒度将影响所提出的方案可消除ISI的程度，但与传统DFE不同的是，不需要码元的全解析来提供性能益处。
在多抽头配置(参考图4描述的)的情况下，DAC 206将当前数字化信号与至少一个先前数字化信号变换为可由DAC 206加权的反馈模拟信号。具体地，比较器204或DAC 206可以包括存储器或存储元件，该存储器或存储元件延迟或存储来自前一时钟周期的比较器204的输出，以用于当前时钟周期中DAC 206的输入或者输出。DAC 206输出反馈模拟信号，减法器202接收该反馈模拟信号作为输入。另外，减法器202可以接收连续时间线性均衡器(“CTLE”)的输出作为输入，该连续时间线性均衡器处理由SerDes接收机接收的信号。CTLE是一种衰减低频信号分量、放大奈奎斯特频率周围的分量并滤除较高频率的线性滤波器。CTLE增益可以被调整以优化低频衰减与高频放大的比率。在各种实施例中，减法器202从接收信号或CTLE的输出中减去反馈模拟信号。减法器202将差值提供给比较器204作为传入的模拟信号。图3示出了线性反馈均衡器的另一实施例。
图3是展示了线性反馈均衡器300的框图，线性反馈均衡器300可以在SerDes接收机内实现，线性反馈均衡器300包括减法器302、比较器304以及DAC 306。在此，比较器304包括4个比较元件C0、C1、C2以及C3，每一个比较元件将信号或信号的一部分vin_comp与基准(诸如基准电压Vref0，Vref1，Vref2以及Vref3)进行比较。基准可以是或可以不是均匀间隔的，例如，连续的基准之间的电压差可以相同或不同。如果所提供的信号高于特定比较器304的基准，则比较器304输出第一二进制信号，例如1或高信号。如果所提供的信号低于特定比较器304的基准，则比较器304输出第二二进制信号，例如0或低信号。以此方式，由减法器302提供的模拟信号被数字化。
在每个时钟周期，比较器304向DAC 306提供4位一元码，有时称为温度计码，表示所接收的信号的幅度。这种码不必要等同于最终的码元解析。具体地，码1111表示比码1110的幅度更大，码1110本身大于1100，等等。DAC 306将温度计码转换为模拟信号vff，并且在至少一个实施例中，在转换期间将权重分配给温度计码的每个部分。权重被分配为使得ISI最小化。具体地，如果信道的ISI很大，则分配的权重相对较大。类似地，如果信道的ISI很小，则分配的权重相对较小。另外，根据信道中存在的ISI类型、ISI的原因或比较器304使用的基准电平，所分配的权重可以相对较大或较小。通过分配不同的权重，基准电压Vref0、Vref1、Vref2和Vref3不需要均匀间隔。
DAC 306输出模拟信号，并且减法器302接收该模拟信号作为输入。减法器302从CTLE输出信号中减去该模拟信号，以产生没有ISI或ISI减小的比较器输入信号vin_comp。减法器302可以使用多个差分电流输出、开关电容减法器等来实现。所示出的比较器304、DAC 306以及模拟加法器302的配置将产生1UI的延迟。结果，它实现了具有一个抽头的线性反馈均衡，即，所使用的反馈来自前一时钟周期。图4示出了三个抽头配置的实施例。
图4是展示了线性反馈均衡器400的框图，线性反馈均衡器400可以在线性反馈均衡系统中的SerDes接收机内实现。线性反馈均衡器400包括比较器404、触发器组405、DAC407以及减法器402。比较器404与参考图3描述的比较器304类似地操作。在此，触发器组405通过形成移位寄存器向多个DAC 407提供多个先前数字化信号，其中该移位寄存器延迟比较器的输出信号。具体地，比较器404输出到DAC1 407与第一触发器组405。第一触发器组405输出到DAC2 407以及第二触发器组405。第二触发器组405输出到DAC3 407。以此方式，(由比较器404最近输出的)当前数字化信号与两个先前数字化信号中的每一个驱动单独的DAC 407。
DAC1、DAC2以及DAC3分别产生模拟输出信号vff1、vff2以及vff3。然后，减法器402从CTLE输出信号中减去这些信号，以产生没有ISI或ISI减少的比较器输入信号vin_comp。减法器402可以使用多个差分电流输出、开关电容减法器等来实现。
图5是展示了线性反馈均衡方法500的流程图。在502处，线性反馈均衡器将传入的模拟信号数字化。例如，均衡器可以将信号与基准进行比较，基准例如是基准电压，并基于该比较来为各信号分配位值。如果信号高于该基准，可以分配第一位值。如果信号低于该基准，可以分配第二位值。位值是模拟信号的数字表示。
在504处，在多抽头实施例中，均衡器将当前数字化信号与至少一个先前数字化信号变换为反馈模拟信号。先前数字化信号可以被存储或延迟，以便在当前时钟周期期间提供它们。另外，当前数字化信号可以被延迟以在后续时钟周期中使用，以作为先前数字化的信号使用。例如，触发器组可以用于提供先前数字化的信号。在至少一个实施例中，均衡器可以将当前数字化信号以及每一个先前数字化信号输入到单独的DAC中。
在506处，均衡器对反馈模拟信号进行加权。权重被分配以使ISI最小化。具体地，如果信道的ISI很大，则分配的权重相对较大。类似地，如果信道的ISI很小，则分配的权重相对较小。另外，取决于信道中存在的ISI的类型、ISI的原因或比较器304使用的基准电平，分配的权重可以相对较大或较小。通过分配不同的权重，基准电压不需要均匀间隔。
在508，均衡器从连续时间线性均衡器(“CTLE”)的输出中或直接从接收信号中减去反馈模拟信号。例如，均衡器可以将来自每个DAC的反馈模拟信号与CTLE的输出一起输入到减法器中。因此，减少或消除了ISI。在510处，均衡器提供差值作为传入的模拟信号。例如，均衡器可以向将传入的模拟信号数字化的比较器提供差值。
线性反馈均衡不能在数字域中实现ISI减少或消除。而是在模拟域中实现ISI减少或消除。因此，降低了系统的复杂性以及功耗。与使用DFE技术不同，线性反馈均衡不依赖于关于码元判决的最终判决，该最终判决需要激进的判决时序。而是使用了部分码元判决。因此，进一步降低了系统的复杂性以及功耗。在一些方面，根据以下示例中的一个或多个示例提供用于线性反馈均衡的系统、方法和装置：
示例1：一种线性反馈均衡器，包括将传入的模拟信号进行数字化的比较器。均衡器还包括将当前数字化信号变换成一个或多个反馈模拟信号的数模转换器。均衡器还包括减法器，减法器从连续时间线性均衡器的输出中减去反馈模拟信号，并将差值提供给比较器作为传入的模拟信号。
示例2：一种线性反馈均衡方法，包括将传入的模拟信号数字化。该方法还包括将当前数字化信号变换成一个或多个反馈模拟信号。该方法还包括从连续时间线性均衡器的输出中减去反馈模拟信号。该方法还包括提供差值作为传入的模拟信号。
示例3：一种串行器/解串器(“SerDes”)线性反馈系统，包括SerDes发射机和接收机。SerDes接收机包括将传入的模拟信号数字化的比较器。该接收机还包括将当前数字化信号变换成一个或多个反馈模拟信号的数模转换器。该接收机还包括减法器，减法器从连续时间线性均衡器的输出中减去反馈模拟信号，并将差值提供给比较器作为传入的模拟信号。
以下特征可以合并到以上所描述的各个实施例中，这种特征单独或与其他特征中的一个或多个特征结合地合并。均衡器可以在SerDes接收机内实现。该方法还可以包括延迟当前数字化信号，并且使用延迟的数字化信号作为至少一个先前数字化信号来重复所述变换。该方法还可以包括加权反馈模拟信号。减去反馈模拟信号可以减少或消除码间干扰。将传入的模拟信号进行数字化可以包括将传入的模拟信号与基准电压进行比较，并且基于比较将位值分配给各信号。对当前数字化信号与至少一个先前数字化信号的变换可以包括将当前数字化信号与至少一个先前数字化信号中的每一个输入到单独的DAC中。减去反馈模拟信号可以包括将来自每一个DAC的反馈模拟信号输入到减法器中。当前数字化信号与至少一个先前数字化信号中的每一个可以驱动单独的DAC。DAC的最低有效位的权重可以用作抽头权重。触发器组可以提供至少一个先前数字化信号。均衡器可以减少或消除码间干扰。
对本领域技术人员来说，一旦完全理解了上述公开，那么众多其他修改方案、等效物和替代方案将变得显而易见。所附权利要求旨在被解释为在适用情况下包括所有这些修改、等效物以及替代物。
Claims (21)
1.一种线性反馈均衡器，包括：
比较器，所述比较器将传入的模拟信号数字化；
数模转换器DAC，所述数模转换器DAC将当前数字化信号变换成一个或多个反馈模拟信号；以及
减法器，所述减法器从连续时间线性均衡器CTLE的输出中减去所述反馈模拟信号，并将差值提供给所述比较器作为传入的模拟信号。
2.如权利要求1所述的均衡器，其特征在于，所述DAC将所述当前数字化信号与至少一个先前数字化信号变换成所述反馈模拟信号。
3.如权利要求2所述的均衡器，其特征在于，所述当前数字化信号与所述至少一个先前数字化信号中的每一个驱动单独的DAC。
4.如权利要求1所述的均衡器，其特征在于，所述反馈模拟信号被加权。
5.如权利要求2所述的均衡器，其特征在于，所述至少一个先前数字化信号由触发器组提供。
6.如权利要求1所述的均衡器，其特征在于，所述均衡器在串行器/解串器SerDes接收机中实现。
7.如权利要求1所述的均衡器，其特征在于，所述均衡器减少或消除码间干扰ISI。
8.一种线性反馈均衡方法，包括：
将传入的模拟信号数字化；
将当前数字化信号变换成一个或多个反馈模拟信号；
从连续时间线性均衡器CTLE的输出中减去所述反馈模拟信号；以及
提供差值作为传入的模拟信号。
9.如权利要求8所述的方法，其特征在于，将当前数字化信号变换成一个或多个反馈模拟信号包括将所述当前数字化信号与至少一个先前数字化信号变换为所述反馈模拟信号。
10.如权利要求8所述的方法，还包括使所述当前数字化信号延迟，并且使用经延迟的数字化信号作为至少一个先前数字化信号来重复所述变换。
11.如权利要求8所述的方法，还包括对所述反馈模拟信号加权。
12.如权利要求8所述的方法，其特征在于，减去所述反馈模拟信号减少或消除码间干扰ISI。
13.如权利要求8所述的方法，其特征在于，将传入的模拟信号数字化包括将信号与基准电压进行比较，并且基于所述比较来为信号分配位值。
14.如权利要求9所述的方法，其特征在于，将当前数字化信号与至少一个先前数字化信号变换成一个或多个反馈模拟信号包括将所述当前数字化信号与所述至少一个先前的数字化信号中的每一个输入到单独的DAC中。
15.如权利要求14所述的方法，其特征在于，减去所述反馈模拟信号包括将来自每个DAC的反馈模拟信号输入到减法器中。
16.一种串行器/解串器SerDes线性反馈系统，包括：
SerDes发射机；以及
SerDes接收机；
其中所述SerDes接收机包括：
比较器，所述比较器将传入的模拟信号数字化；
数模转换器DAC，所述数模转换器DAC将当前数字信号变换成一个或多个反馈模拟信号；以及
减法器，所述减法器从连续时间线性均衡器CTLE的输出中减去所述反馈模拟信号，并将差值提供给所述比较器作为传入的模拟信号。
17.如权利要求16所述的系统，其特征在于，所述DAC将所述当前数字化信号与至少一个先前数字化信号变换成所述反馈模拟信号。
18.如权利要求17所述的系统，其特征在于，所述当前数字化信号与所述至少一个先前数字化信号中的每一个驱动单独的DAC。
19.如权利要求16所述的系统，其特征在于，所述反馈模拟信号被加权。
20.如权利要求17所述的系统，其特征在于，所述至少一个先前数字化信号由触发器组提供。
21.如权利要求16所述的系统，其特征在于，所述均衡器减少或消除码间干扰ISI。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/831,092 US10411917B2 (en) | 2017-12-04 | 2017-12-04 | Linear feedback equalization |
| US15/831,092 | 2017-12-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109873778A true CN109873778A (zh) | 2019-06-11 |
| CN109873778B CN109873778B (zh) | 2022-03-25 |
Family
ID=66658271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811466345.0A Active CN109873778B (zh) | 2017-12-04 | 2018-12-03 | 线性反馈均衡器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10411917B2 (zh) |
| CN (1) | CN109873778B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113779744A (zh) * | 2020-06-10 | 2021-12-10 | 英业达科技有限公司 | 决定连续时间线性均衡器设定值之方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11271782B1 (en) * | 2020-09-04 | 2022-03-08 | Cadence Design Systems, Inc. | Capacitive coupling based feedback for decision feedback equalization |
| US11451250B1 (en) * | 2022-05-06 | 2022-09-20 | 1-Via Ltd | Signal-to-noise and interference ratio (SNAIR) aware analog to digital converter (ADC)-based receiver and a method thereof |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1268271A (zh) * | 1997-07-23 | 2000-09-27 | 哈里公司 | 校正非理想数据传输系统的线性失真的自适应预均衡设备 |
| US20030016770A1 (en) * | 1997-07-31 | 2003-01-23 | Francois Trans | Channel equalization system and method |
| CA2413865A1 (en) * | 2001-12-13 | 2003-06-13 | Carter Group, Inc. | Linear electric motor controller and system for providing linear speed control |
| CN1496107A (zh) * | 2002-08-01 | 2004-05-12 | Lg电子株式会社 | 信道均衡器和使用它的数字电视接收机 |
| CN102480449A (zh) * | 2010-11-19 | 2012-05-30 | 马克西姆综合产品公司 | 用于控制连续时间线性均衡器的方法和设备 |
| US20120155529A1 (en) * | 2010-12-20 | 2012-06-21 | Advanced Micro Devices, Inc. | Method and apparatus for using dfe in a system with non-continuous data |
| US20120213531A1 (en) * | 2009-07-24 | 2012-08-23 | Technion- Research And Development Foundation Ltd. | Ultra-high-speed photonic-enabled adc based on multi-phase interferometry |
| US20130101011A1 (en) * | 2011-10-20 | 2013-04-25 | Won-hwa Shin | Data receiver circuit and method of adaptively controlling equalization coefficients using the same |
| CN104378321A (zh) * | 2014-11-26 | 2015-02-25 | 英特格灵芯片(天津)有限公司 | 自适应均衡参数调整、传输性能测试的集成方法和电路 |
| US20150236710A1 (en) * | 2014-02-14 | 2015-08-20 | Infineon Technologies Ag | Analog-to-digital conversion |
| US20150319015A1 (en) * | 2014-05-01 | 2015-11-05 | Samsung Display Co., Ltd. | Edge equalization via adjustment of unroll threshold for crossing slicer |
| US9461851B1 (en) * | 2015-10-16 | 2016-10-04 | Xilinx, Inc. | Circuits for and methods of robust adaptation of a continuous time linear equalizer circuit |
| WO2016182609A1 (en) * | 2015-05-08 | 2016-11-17 | Xilinx, Inc. | Decision feedback equalization with precursor inter-symbol interference reduction |
| US20170019275A1 (en) * | 2014-02-21 | 2017-01-19 | Hitachi, Ltd. | Electric signal transmission apparatus |
| WO2017066251A1 (en) * | 2015-10-15 | 2017-04-20 | Rambus Inc. | Pam-4 dfe architectures with symbol-transition dependent dfe tap values |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5392042A (en) | 1993-08-05 | 1995-02-21 | Martin Marietta Corporation | Sigma-delta analog-to-digital converter with filtration having controlled pole-zero locations, and apparatus therefor |
| US7301997B1 (en) | 2001-09-11 | 2007-11-27 | Vitesse Semiconductor Corporation | Method and apparatus for improved high-speed adaptive equalization |
| US6961373B2 (en) | 2002-07-01 | 2005-11-01 | Solarflare Communications, Inc. | Method and apparatus for channel equalization |
| WO2004086628A1 (ja) * | 2003-03-25 | 2004-10-07 | Fujitsu Limited | エンコーダ回路及びａ／ｄ変換回路 |
| US7190226B2 (en) | 2004-08-27 | 2007-03-13 | Scintera Networks | Analog delay chain having more uniformly distributed capacitive loads and analog delay cell for use in chain |
| JP2007035211A (ja) | 2005-07-29 | 2007-02-08 | Toshiba Corp | 光ディスク装置 |
| JP4386196B2 (ja) | 2005-08-05 | 2009-12-16 | 日本電気株式会社 | パーシャル・レスポンス伝送システムおよびそのイコライズ回路 |
| US8005162B2 (en) | 2007-04-20 | 2011-08-23 | Microelectronics Technology, Inc. | Dynamic digital pre-distortion system |
| US8837626B2 (en) * | 2011-12-09 | 2014-09-16 | Lsi Corporation | Conditional adaptation of linear filters in a system having nonlinearity |
| US9020065B2 (en) | 2012-01-16 | 2015-04-28 | Telefonaktiebolaget L M Ericsson (Publ) | Radio frequency digital filter group delay mismatch reduction |
| KR101985977B1 (ko) * | 2012-11-16 | 2019-06-04 | 에스케이하이닉스 주식회사 | 등화장치 및 그 동작 방법 |
| US9397680B2 (en) * | 2014-10-31 | 2016-07-19 | eTopus Technology Inc. | Receiver with adjustable reference voltages |
| US9755600B1 (en) * | 2016-02-22 | 2017-09-05 | Xilinx, Inc. | Linear gain code interleaved automatic gain control circuit |
| US9667407B1 (en) | 2016-05-13 | 2017-05-30 | Credo Technology Group Limited | Integrated multi-channel receiver having independent clock recovery modules with enhanced inductors |
| US10193714B2 (en) | 2017-02-16 | 2019-01-29 | Avago Technologies International Sales Pte. Limited | Continuous time pre-cursor and post-cursor compensation circuits |
| US9906232B1 (en) * | 2017-03-10 | 2018-02-27 | Xilinx, Inc. | Resolution programmable SAR ADC |
-
2017
- 2017-12-04 US US15/831,092 patent/US10411917B2/en active Active
-
2018
- 2018-12-03 CN CN201811466345.0A patent/CN109873778B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1268271A (zh) * | 1997-07-23 | 2000-09-27 | 哈里公司 | 校正非理想数据传输系统的线性失真的自适应预均衡设备 |
| US20030016770A1 (en) * | 1997-07-31 | 2003-01-23 | Francois Trans | Channel equalization system and method |
| CA2413865A1 (en) * | 2001-12-13 | 2003-06-13 | Carter Group, Inc. | Linear electric motor controller and system for providing linear speed control |
| CN1496107A (zh) * | 2002-08-01 | 2004-05-12 | Lg电子株式会社 | 信道均衡器和使用它的数字电视接收机 |
| US20120213531A1 (en) * | 2009-07-24 | 2012-08-23 | Technion- Research And Development Foundation Ltd. | Ultra-high-speed photonic-enabled adc based on multi-phase interferometry |
| CN102480449A (zh) * | 2010-11-19 | 2012-05-30 | 马克西姆综合产品公司 | 用于控制连续时间线性均衡器的方法和设备 |
| US20120155529A1 (en) * | 2010-12-20 | 2012-06-21 | Advanced Micro Devices, Inc. | Method and apparatus for using dfe in a system with non-continuous data |
| US20130101011A1 (en) * | 2011-10-20 | 2013-04-25 | Won-hwa Shin | Data receiver circuit and method of adaptively controlling equalization coefficients using the same |
| US20150236710A1 (en) * | 2014-02-14 | 2015-08-20 | Infineon Technologies Ag | Analog-to-digital conversion |
| US20170019275A1 (en) * | 2014-02-21 | 2017-01-19 | Hitachi, Ltd. | Electric signal transmission apparatus |
| US20150319015A1 (en) * | 2014-05-01 | 2015-11-05 | Samsung Display Co., Ltd. | Edge equalization via adjustment of unroll threshold for crossing slicer |
| CN104378321A (zh) * | 2014-11-26 | 2015-02-25 | 英特格灵芯片(天津)有限公司 | 自适应均衡参数调整、传输性能测试的集成方法和电路 |
| WO2016182609A1 (en) * | 2015-05-08 | 2016-11-17 | Xilinx, Inc. | Decision feedback equalization with precursor inter-symbol interference reduction |
| WO2017066251A1 (en) * | 2015-10-15 | 2017-04-20 | Rambus Inc. | Pam-4 dfe architectures with symbol-transition dependent dfe tap values |
| US9461851B1 (en) * | 2015-10-16 | 2016-10-04 | Xilinx, Inc. | Circuits for and methods of robust adaptation of a continuous time linear equalizer circuit |
Non-Patent Citations (2)
| Title |
|---|
| SAN-FU WANG: "A 5V-to-3.3V CMOS Linear Regulator with Three-Output Temperature-Independent Reference Voltages", 《JOURNAL OF SENSORS》 * |
| 李辉等: "线性均衡器与判决反馈均衡器性能的比较", 《云南民族大学学报(自然科学版)》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113779744A (zh) * | 2020-06-10 | 2021-12-10 | 英业达科技有限公司 | 决定连续时间线性均衡器设定值之方法 |
| CN113779744B (zh) * | 2020-06-10 | 2023-07-18 | 英业达科技有限公司 | 决定连续时间线性均衡器设定值之方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20190173695A1 (en) | 2019-06-06 |
| US10411917B2 (en) | 2019-09-10 |
| CN109873778B (zh) | 2022-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8238467B2 (en) | Digital transmitter | |
| CN108781195B (zh) | 用于提供高速均衡的方法和装置 | |
| US7940839B2 (en) | Fully adaptive equalization for high loss communications channels | |
| US8301036B2 (en) | High-speed adaptive decision feedback equalizer | |
| US8743945B2 (en) | Shift register based downsampled floating tap decision feedback equalization | |
| CN112187683B (zh) | 用于高速串行链路的并行混合信号均衡的设备及方法 | |
| US20140056346A1 (en) | High-speed parallel decision feedback equalizer | |
| CN110858824B (zh) | 用于时钟恢复的基于预补偿器的量化 | |
| JP2015501589A (ja) | 推論的判定フィードバック等化を実行するための方法及び装置 | |
| KR20010014993A (ko) | 계산 복잡도를 감소시키고 축소 상태 시퀀스 추정 기술의임계 경로를 릴랙싱하는 방법 및 장치 | |
| CN109873778A (zh) | 线性反馈均衡 | |
| CN113225278B (zh) | 具有可重叠滤波器抽头的数字均衡器 | |
| CN113890800B (zh) | 具有部分抽头展开的决策反馈均衡器 | |
| CN113973033B (zh) | 具有基于扰动影响的自适应的均衡器 | |
| US11522735B1 (en) | Digital noise-shaping FFE/DFE for ADC-based wireline links | |
| CN111294297B (zh) | 温度计编码的展开的dfe选择元件 | |
| US8320503B2 (en) | Receiver | |
| US7239665B2 (en) | Selection of pre-computed equalizer based on channel characteristic | |
| US20080056408A1 (en) | A receiver architecture | |
| Sheikholeslami | Multi-level signaling for chip-to-chip and backplane communication (a tutorial) | |
| Kim et al. | Equalization and the evolution of gigabit communications | |
| Chen et al. | Partial response maximum likelihood equalization for high speed serial link systems | |
| MOLU | EQUALIZERS FOR HIGH-SPEED SERIAL, LINKS |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |