CN113890800B - 具有部分抽头展开的决策反馈均衡器 - Google Patents

具有部分抽头展开的决策反馈均衡器 Download PDF

Info

Publication number
CN113890800B
CN113890800B CN202110745004.2A CN202110745004A CN113890800B CN 113890800 B CN113890800 B CN 113890800B CN 202110745004 A CN202110745004 A CN 202110745004A CN 113890800 B CN113890800 B CN 113890800B
Authority
CN
China
Prior art keywords
decision
symbol
decisions
signal
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110745004.2A
Other languages
English (en)
Other versions
CN113890800A (zh
Inventor
孙俊清
蔡昉
罗天辰
钱浩立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Credo Technology Group Ltd
Original Assignee
Credo Technology Group Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Credo Technology Group Ltd filed Critical Credo Technology Group Ltd
Publication of CN113890800A publication Critical patent/CN113890800A/zh
Application granted granted Critical
Publication of CN113890800B publication Critical patent/CN113890800B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
    • H04L25/03146—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03254—Operation with other circuitry for removing intersymbol interference
    • H04L25/03267—Operation with other circuitry for removing intersymbol interference with decision feedback equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive
    • H04L2025/0349—Tapped delay lines time-recursive as a feedback filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本申请公开了具有部分抽头展开的决策反馈均衡器。决策反馈均衡器和均衡方法可以采用部分抽头展开和/或基于概率的决策阈值放置。说明性部分抽头展开均衡方法实施例包括跟踪在前码元决策；利用预补偿单元将均衡信号转换成暂定码元决策；以及基于在前码元决策从暂定码元决策中进行选择。预补偿单元具有用于第一数量的推测性在前码元的每个组合的决策元件，每个决策元件中的比较器使用第一类型的码元决策阈值，第一类型的码元决策阈值考虑来自相对应的组合的尾随码元间干扰；以及在决策元件中的至少一个中的附加比较器使用第二类型的码元决策阈值，第二类型的码元决策阈值考虑来自第二数量的推测性在前码元的尾随码元间干扰，第二数量大于第一数量。

Description

具有部分抽头展开的决策反馈均衡器
背景技术
数字通信在发送设备与接收设备之间通过中间通信介质或“信道”(例如，光纤线缆或绝缘铜线)发生。每一个发送设备通常以固定的码元速率传输码元，同时每一个接收设备检测(可能损毁的)码元序列并且试图重构所传输的数据。“码元”是持续达固定时间段的信道的状态或有效条件，该固定时间段被称为“码元间隔”。例如，码元可以是电压或电流电平、光学功率电平、相位值、特定频率或波长、自旋值或者角动量。从一个信道状态到另一个信道状态的改变被称为码元转换。每一个码元可以表示(即，编码)数据的一个或多个二进制位。替代地，数据可以通过码元转换来表示，或通过两个码元或更多个码元的序列来表示。
许多数字通信链路对于每码元仅使用一个位；二进制“0”由一个码元(例如，第一范围内的电压或电流信号)来表示，并且二进制“1”由另一个码元(例如，第二范围内的电压或电流信号)来表示，但是更高阶信号星座图(constellation)是已知的并且被频繁使用。在4-电平脉冲幅度调制(“PAM4”)中，每一个码元间隔可以承载被标注为-3、-1、+1和+3的四个码元中的任何一个。两个二进制位因而可以由每一个码元表示。
信道非理想性产生分散，这可能导致每一个码元干扰其相邻码元，这一结果称为码元间干扰(“ISI”)。ISI可以使接收设备难以确定在每一个间隔中发送了哪些码元，特别是当此类ISI与加性噪声相组合时。
为了对抗噪声和ISI，接收设备可以采用各种均衡技术。线性均衡器通常必须在降低ISI与避免噪声放大之间进行平衡。通常优选决策反馈均衡器(“DFE”)，因为它们能够在不固有地放大噪声的情况下对抗ISI。顾名思义，DFE采用反馈路径来去除来源于先前决策的码元的ISI影响。不幸的是，在硅基集成电路中以接近或超过10GHz的码元速率实现此类反馈路径可能是不可行的。“展开”DFE架构试图通过使用推测性的“预补偿”单元来解决这个困难，但是此类单元的尺寸和功耗随着反馈路径中滤波器抽头的数量呈指数增长。
发明内容
因此，本文提供了采用部分抽头展开和/或基于概率的决策阈值放置的决策反馈均衡器和均衡方法。一个说明性部分抽头展开均衡方法实施例包括寄存器、预补偿单元和复用器。该寄存器跟踪在前码元决策。预补偿单元包括多个决策元件，每一个决策元件具有使用第一类型的码元决策阈值的比较器，并且进一步包括使用第二类型的码元决策阈值的至少一个决策元件中的附加比较器。第一类型的码元决策阈值考虑来自第一数量的推测性在前码元的尾随码元间干扰(“ISI”)，推测性在前码元的组合对于每一个决策元件是不同的。第二类型的码元决策阈值考虑来自第二数量的推测性在前码元的尾随ISI，该第二数量大于第一数量。该复用器通过基于该在前码元决策，从该决策元件的暂定码元决策中进行选择，以向该寄存器供应码元决策。
一种说明性均衡方法实施例包括：跟踪在前码元决策；利用预补偿单元将均衡信号转换成暂定码元决策；以及基于该在前码元决策从该暂定码元决策中进行选择。该预补偿单元具有用于第一数量的推测性在前码元的每一个组合的决策元件，每个决策元件中的比较器使用第一类型的码元决策阈值，该第一类型的码元决策阈值考虑来自相对应的组合的尾随码元间干扰；以及在该决策元件中的至少一个使用第二类型的码元决策阈值的附加比较器，该第二类型的码元决策阈值考虑来自第二数量的推测性在前码元的尾随码元间干扰，该第二数量大于该第一数量。
一种采用基于概率的决策阈值放置的说明性均衡方法包括：跟踪在前码元决策；利用前馈均衡器(FFE)滤波器对接收到的信号进行滤波以获取均衡信号；利用预补偿单元将该均衡信号转换成暂定码元决策；基于该在前码元决策从该暂定码元决策中选择后续码元决策；从每一个决策眼的均衡信号中导出上边缘位置和下边缘位置；以及使用该上边缘位置和该下边缘位置来调整该码元决策阈值。
一种采用基于概率的决策阈值放置的说明性均衡器实施例包括：寄存器、预补偿单元、复用器、电平探测器以及控制器。该寄存器跟踪在前码元决策。该预补偿单元包括用于预确定数量的推测性在前码元的每一个组合的决策元件，其中每一个决策元件中的比较器使用考虑来自相对应组合的尾随码元间干扰的码元决策阈值。该复用器通过基于该在前码元决策，从该决策元件的暂定码元决策中进行选择，以向该寄存器供应码元决策。该电平探测器针对每一个决策眼从均衡信号中导出上边缘位置和下边缘位置。该控制器基于该上边缘位置和该下边缘位置来调整该码元决策阈值。
前述实施例中的每一个可以单独或组合地实现，可以以任何合适的组合与以下可选特征中的任何一个或多个一起来实现：1.加法器，该加法器从经过滤的信号中减去反馈信号以产生该均衡信号。2.反馈滤波器，该反馈滤波器从该在前码元决策中导出该反馈信号。3.从中导出该反馈信号的该在前码元决策包括由该第二类型的码元决策阈值考虑的该在前码元决策，该反馈信号补偿该尾随码元间干扰的线性分量，该第二类型的码元决策阈值补偿该尾随码元间干扰的非线性分量。4.该决策元件中的每一个以温度计编码格式向该复用器提供暂定码元决策。5.该决策元件中的每一个包括数字化器，该数字化器将该比较器的输出转换为暂定码元决策的二进制数表示。6.该决策元件中具有附加比较器的数字化器各自包括复用器以当在前码元决策具有预确定值时用该附加比较器的输出替换另一个比较器输出。7.该决策元件中的每一个在不归零(“NRZ”)与4-电平脉冲幅度调制(“PAM4”)码元之间可切换。8.该电平探测器探测该均衡信号以预确定概率出现在其之上或之下的位置。9.该电平探测器以该在前或后续码元决策的预确定模式为条件确定该位置。10.将均衡信号与后续码元决策组合以获取误差信号或误差极性信号。11.基于该误差来调节该FFE滤波器的系数。
附图说明
图1示出了说明性有源以太网线缆(AEC)。
图2是说明性AEC的框图。
图3是说明性收发器集成电路的框图。
图4示出了说明性决策反馈均衡器(DFE)实现方式。
图5示出了说明性眼图。
图6示出了说明性浴盆曲线(bathtub curve)。
图7是说明性自适应均衡方法的流程图。
图8是说明性部分展开DFE实现方式。
图9是具有部分抽头展开的说明性DFE。
图10是说明性数字化器的示意图。
图11A-图11B是说明性经修改的数字化器的示意图。
具体实施方式
尽管在附图和以下描述中给出了特定实施例，但是请记住它们不限制本公开。相反，它们为普通技术人员提供用于辨别包含在所附权利要求书的范围内的替代形式、等效方案和修改的基础。
图1是说明性线缆的立体视图，该线缆可以用于在路由网络(诸如用于数据中心、服务器场以及互连交换的路由网络)中的设备之间提供高带宽通信链路。路由网络可以是例如互联网、广域网或局域网的部分或者可以包括例如互联网、广域网或局域网。所链接的设备可以是计算机、交换机、路由器等。线缆包括经由电绳106连接的第一连接器100和第二连接器101。电绳106以光导体和/或电导体的形式提供一个或多个通信信道，该光导体和/或电导体可以被单独地和集体地屏蔽以减少信号串扰。每一个连接器100、101包括被供电的收发器(下文称为数据恢复和重新调制(“DRR”)设备)，该被供电的收发器执行数据流的时钟和数据恢复(“CDR”)和重新调制。DRR设备每一个都处理在每一个方向上传送的数据流，可选地在不归零(“NRZ”)与4-电平脉冲幅度调制(“PAM4”)之间或在其他不同信令格式之间转换。
图2是图1的说明性线缆的功能框图。连接器100包括插头200，该插头200适于调节第一主机设备中的标准兼容的以太网端口，以从主机设备接收携带出站数据流的电信号并且向主机设备提供携带入站数据流的电信号。类似地，连接器101包括调节第二主机设备的以太网端口的插头201。连接器100包括第一DRR设备202以用于在连接器100处对进入和离开线缆的数据流执行CDR和重新调制，并且连接器101包括第二DRR设备203以用于在连接器101处对进入和离开线缆的数据流执行CDR和重新调制。
DRR设备202、203可以是安装在印刷电路板上并且经由电路板迹线连接到连接器插头接触件的集成电路。每一个连接器中的印刷电路板可以进一步支持光收发器204、205，该光收发器204、205将数据流在电信号形式与光信号形式之间进行转换以便经由电绳106中的光纤206传输。在至少一些构想的实施例中，印刷电路板还各自支持微控制器单元(MCU)208。每一个DRR设备202、203耦合到相应的MCU设备208，该MCU设备208经由双线总线来配置DRR设备的操作。在通电时，MCU设备208将均衡化参数从闪存存储器209加载到DRR设备的配置寄存器226中。主机设备可以经由第二双线总线来访问MCU设备208，该第二双线总线根据I2C总线协议和/或更快速的MDIO协议来进行操作。利用对MCU设备208的此种访问，主机设备可以调整线缆的操作参数并且监测线缆的性能。
每一个DRR设备202、203包括用于与主机设备进行通信的发射器和接收器集合220以及用于经由沿线缆的长度的通信信道进行发送和接收的发射器和接收器集合222。所示的线缆支持八条双向通信通道LN0-LN7，每一个双向通道经由具有波长复用的光纤进行传送。DRR设备可选地包括用于在发射器和接收器集合220、222之间提供先进先出(FIFO)缓冲的存储器224。嵌入式控制器228通过例如，设置初始均衡化参数并且确保在使发射器和接收器能够进入数据传输阶段之前跨所有通道和链路完成训练阶段，来协调发射器和接收器的操作。嵌入式控制器228采用寄存器集合226来接收命令和参数值，并提供潜在地包括状态信息和性能数据的响应。
在至少一些构想的实施例中，面向主机的发射器和接收器集合220采用独立于线缆(即，它们不是在逐个线缆的基础上定制的)的固定均衡化参数。面向中心的发射器和接收器集合222优选地采用在逐个线缆的基础上定制的依赖于线缆的均衡化参数。依赖于线缆的均衡化参数可以是自适应的或固定的，并且可以在线缆的制造商测试期间确定这些参数的初始值。均衡化参数可以包括用于发射器中的预均衡器滤波器的滤波器系数值、以及用于接收器的增益和滤波器系数值。
图3示出了说明性高速串行器/解串器(“SerDes”)重定时器芯片302，其在此处充当集成电路DRR设备的示例。芯片302包括：具有接触件320的SerDes模块，该接触件320用于在一个方向上在八条通道上接收并且发射高速串行比特流；具有接触件322的附加SerDes模块，用于在另一方向上在八条通道上接收并且发射高速串行比特流；以及核逻辑324，该核逻辑324用于当在该两个方向之间缓冲比特流时实现信道通信协议。还包括各种支持模块和接触件326、328，诸如用于控制信号的功率调整和分配、时钟生成、数字输入/输出的线路，以及用于内置自测试的JTAG模块。
“解串器”实现芯片302的接收功能、实现决策反馈均衡(DFE)或任何其他合适的均衡技术，例如，线性均衡、部分响应均衡。在构想的码元速率(高于50G波特)下，所选均衡器在严格的定时约束下进行操作。
图4示出了被配置为用于PAM4的DFE的说明性实现方式。连续时间线性均衡(“CTLE”)滤波器402提供模拟滤波，以对信号频谱进行频带限制，同时提升接收信号RX_IN的高频分量。模数转换器(“ADC”)404将经滤波的信号数字化，并且数字前馈均衡(“FFE”)滤波器406减小信道冲激响应的长度，同时将超前码元间干扰(“ISI”)最小化。加法器408从FFE滤波器406的输出中减去由反馈滤波器410提供的反馈信号，以将均衡信号中的尾随ISI的影响最小化。决策元件412(有时称为“限幅器”)对均衡信号进行操作以确定它在每一个码元间隔中表示哪个码元。码元决策的结果流表示为Ak，其中k是时间索引。
在所示的示例中，假设码元为PAM4(-3、-1、+1、+3)，所以决策元件412所采用的比较器分别使用决策阈值-2、0和+2。(出于一般性，省略用于表达码元和阈值的单位，但是为了解释的目的可以假设为伏特。)比较器输出可以被集体地视为输出码元决策的温度计编码数字表示，或者数字化器可以可选地用于将比较器输出转换为二进制数表示，例如，00表示-3，01表示-1，10表示+1，并且11表示+3。替代地，可以采用格雷编码表示。下文参考图10详细描述说明性数字化器实现方式。
DFE利用具有存储近期输出码元决策(Ak-1、Ak-2、…、Ak-N，其中N是滤波器系数Fi的数量)的一系列延迟元件D(例如，锁存器、触发器或移位寄存器)的反馈滤波器410生成反馈信号。乘法器集合利用相对应的滤波器系数确定每一个码元的积，并且一系列加法器将这些积相组合以获取反馈信号。
另外，我们在此注意到，定时恢复单元和滤波器系数自适应单元通常包括在任何实际DFE实现方式中，但是此类考虑在文献中被论述，并且为本领域技术人员所公知。然而，我们在这里注意到，至少一些构想的实施例包括用于将组合信号与极端码元值(-3、+3)中的一者或多者进行比较的一个或多个附加比较器，从而提供可以用于具有例如，“bang-bang”设计的定时恢复的误差极性信号。我们进一步注意到，当采用已知码元序列时，自适应单元可以在训练阶段采用误差极性信号来适应前端滤波器和406和反馈滤波器410两者的系数。
图4的说明性实现方式进一步包括从均衡信号中减去码元决策Ak，以获取均衡误差信号的加法器418，以及多模式电平探测器420。多模式电平探测器420包括具有输入复用器422和输出解复用器424的双电平探测器421。模式选择信号MODE使得输入复用器422来选择以下中的一个：FFE滤波器406的输入处的非均衡信号、决策元件412的输入处的均衡信号、以及由加法器418计算的均衡误差信号。MODE信号还使得解复用器424以将检测到的信号电平分别引导到以下中的一个：信号范围输出、眼开口输出和误差电平输出。
在共同拥有的于2019年11月21日提交的题为“A Multi-Function SignalMeasurement Circuit for ADC-based SerDes(基于ADC的SerDes的多功能信号测量电路)”的美国申请16/691,523中详细描述了双电平探测器421，该申请的全部内容通过引用整体并入本文。电平探测器的操作参数包括步长、码元模式(以指示期望的眼和/或潜在的干扰码元)和初始累加器设置，该初始累加器设置可以为双电平探测器中的每一个进行单独设置。当输出码元决策流与电平探测器的给定模式匹配时，电平探测器使用提供的上步长和下步长更新其累加器。反馈路径被用于将累加器内容驱动到由上步长和下步长的比率确定的电平，使得内容表示输入信号具有超过该电平的给定概率的电平。因此，作为示例，双电平探测器421可以确定非均衡信号范围的上电平和下电平，在该非均衡信号范围中，超过电平的概率是例如，2-10和1-2-10(分别为近似0.001和0.999)。
暂时向前看，图5示出了在决策元件412的输入处的PAM4信号的说明性眼图。该图表示在从先前的采样间隔过渡到当前采样间隔的转换中可能发生的所有可能的信号组合(具有附加噪声和码元间干扰)的叠加。眼图展现了三只眼睛：在-2决策阈值附近的第一眼E-2、在0决策阈值附近的第二眼E0、在+2决策阈值附近的第三眼E2。较大的眼在典型信号电平与决策阈值之间提供更多间隔，由此使得系统更好地容忍噪声并且因此提供减小的误差率。
每一个眼具有上眼睑和下眼睑。例如，眼E2的上眼睑由表示当前码元间隔中的+3的均衡信号形成，下眼睑由表示当前间隔中的+1的均衡信号形成。图6是说明性的“浴盆”曲线，示出了上眼睑的累积分布函数(“CDF”)602，即，表示+3的均衡信号具有低于给定幅度的值的概率。图6还示出了与CDF 602的导数相对应的近似概率分布函数(PDF)603(不按比例)。
对于下眼睑，图6示出了表示了表示+1的均衡信号具有高于给定幅度的值的概率的CDF 602，以及与CDF 604的导数的幅度相对应的近似PDF 605。尽管PDF 605具有近似正态分布峰值，但是PDF 603具有可归因于光信道非线性的倾斜分布峰值。电平探测器421可以相应地确定，对于给定的信号概率，眼E2的上眼睑发生在点606处(以近似2.19的幅度示出)，下眼睑发生在点608处(以近似1.59示出)。为了将码元或比特误差率最小化，决策阈值应当位于眼睑之间的中间位置，即，在本示例中为1.89，而不是图4中所示的+2。以这种方式，可以设置或调节用于眼中的每一个的决策阈值以将误差率最小化。
返回图4，双电平探测器420接受可编程的眼边缘选择，使得接收器的控制器能够通过选项迭代电平探测器，以测量每一个眼的尺寸。模式选择信号使输入复用器422将限幅器输入信号转发到双电平探测器(以及使解复用器424以将探测器的自适应地确定的电平转发到用于存储眼开口信息的寄存器)。对于选定的眼边缘，电平探测器操作以寻找下边缘(限幅器输入仅具有落在边缘下方的给定可能性)或上边缘(限幅器输入仅具有落在边缘上方的给定可能性)。然后控制器可以在这些边缘之间的中间位置设置决策阈值，以将误差概率最小化。
该方法可以用如图7所示的流程图来表示。DFE在框702中获取数字接收信号，在框704中使用FFE滤波器和反馈信号对其进行均衡化，在框706中使用决策元件形成码元决策，并且在框708中计算均衡误差(或至少误差极性信号)。在框710中，DFE可选地调节FFE和反馈滤波器的系数。在框712中，DFE跟踪每一个决策眼的上边缘和下边缘的统计水平，并且在框714中，DFE调整由决策元件中的比较器使用的决策阈值，将阈值定位在眼睑之间的中间位置以将误差率最小化。
返回到图4的DFE，应当注意，反馈滤波器410被迫在小于一个码元间隔内完成其操作，因为其输出部分地依赖于紧接在前的码元决策。在非常高的数据速率下，一个码元间隔无法提供足够的时间来完成滤波器乘法以及反馈减法。相应地，在文献中已经提出的一种解决方法是“展开”反馈滤波器。
图8示出了通过一个抽头将反馈滤波器展开的图4的说明性变化。图8的实施例采用了相同的前端滤波器406，但是加法器408减去反馈信号以去除由除了紧接在前的码元以外的所有码元所造成的尾随ISI。对于紧接在前的码元的每一个可能值，预补偿单元812提供了决策元件813A-813D。决策元件813A推测性地假设在前的码元是-3，并且并非减去将会由该码元所导致的ISI(-3*F1，其中F1是原始反馈滤波器410中的第一抽头的系数)，而是已经通过加上-3*F1来相对于决策元件412的阈值对决策元件813A中的比较器的阈值进行调整，使得决策元件813A能够基于该推测性假设来形成暂定的码元决策。
类似地，决策元件813B、813C和813D分别采用具有适当调整的阈值的比较器来使暂定决策处于在前码元是-1、+1和+3的推测性的假设下。预补偿单元812向复用器814供应这些暂定决策，该复用器814基于紧接在前码元的决策Ak-1来选择合适的暂定决策。反馈滤波器810具有减少的抽头数量(滤波器系数)，但是除此以外与反馈滤波器410类似地操作。
该展开步骤增加了DFE环路中(即，在包括加法器408、预补偿单元812、复用器814、延迟元件Ak-1和反馈滤波器810的环路中)的元件数量，但是仅内部环路的元件(即，包括复用器814和延迟元件Ak-1的环路)需要在小于一个码元间隔之内实现其操作。剩余的DFE环路元件可以花费长达两个码元间隔来完成其流水线操作。如果及时完成反馈滤波器操作仍然是一种挑战，可执行进一步的展开。
尽管决策元件阈值被示出为与一个或多个反馈抽头值的函数组合的决策元件阈值的标称值的函数，但在实践中，可以例如，使用电平探测器420(图4)来独立地设置每一个阈值以将比特误差率最小化。例如，可以应用图7的方法。尽管使用图5的眼图描述了该方法，其中在不考虑在前码元的情况下眼被画成图，但是展开反馈滤波器使得能够在考虑在前码元的同时设置决策阈值。因此，例如，可以在假设在前码元是-3的情况下来确定决策元件813A的阈值。这种假设会改变眼的形状，潜在地使最佳阈值移位，特别是在存在非线性信道效应的情况下。
注意，FFE滤波器406可以被优化以缩短尾随ISI(从而将反馈滤波器抽头的数量N最小化)。如果N等于1，则单个展开步骤将足以完全消除反馈滤波器810。针对N等于2，可以使用附加的展开步骤来消除反馈滤波器。然而，附加的展开步骤将使比较器的数量从3*41＝12增加到3*42＝48，因而显著地增加功耗。附加的展开步骤将使比较器的数量指数地增加到(P-1)*PT，其中P是幅度调制码元的数量，T是从反馈滤波器展开的抽头的数量，除非采用策略限制比较器的数量。参见，例如，美国专利9,935,800(“Reduced ComplexityPrecomputation for Decision Feedback Equalizer(用于决策反馈均衡器的降低复杂度预计算)”)，该专利的全部内容通过引用整体并入本文。
为了在采用展开时限制比较器的数量(在有或没有复杂度降低策略(诸如在'800专利中所公开的策略)的情况下)，这里提出了一种我们称之为“部分抽头展开”的技术。这种技术不需要完整的展开步骤，而是仅添加中间数量的比较器。例如，在图9中，预补偿单元912具有14个比较器，该数量为一个展开抽头(3×41)与两个展开抽头(3×42)之间的中间数量。使用图8所示的原始阈值的比较器仍然存在于图9中，推测性地考虑单个在前码元。如将变得清晰的，所添加的比较器使用推测性地考虑附加的在前码元(即，本示例中的两个在前码元)的阈值。为了区分考虑一个在前码元的阈值和考虑两个在前码元的阈值，在本文中它们可以分别被称为第一类型的阈值和第二类型的阈值。
预补偿单元912包括与图8的决策元件813A-813D相对应的四个决策元件，推测地假设在前码元分别是-3、-1、+1和+3。在图9中，决策元件813A被决策元件913A替换，决策元件913A包括用于三个决策眼E-2、E0、E2的原始比较器，每一个原始比较器推测性地假设在前码元为-3，并且包括用于最顶部决策眼E2的附加比较器，决策元件913A除了推测性地假设在前码元(Ak-1)为-3，进一步假设在前两重码元(Ak-2)为+3。(+3、-3、+3码元模式可能在光纤中经历非线性信道损耗。)类似地，决策元件813D被决策元件913D替换，决策元件913D包括推测性地假设在前码元Ak-1为+3的原始比较器和用于最底部决策眼E-2的附加比较器，决策元件913D除了假设在前码元为+3之外，进一步推测性地假设在前两重码元Ak-2为-3。(-3、+3、-3码元模式也可能经历非线性信道损耗。)
在图9的实施例中，反馈滤波器810补偿在前两重码元Ak-2和后续码元的尾随ISI的线性部分，使得附加比较器只需要补偿尾随ISI的非线性部分(对于值为+3的在前两重码元Ak-2被示出为“Q”)。在另一个构想的实施例中，省略反馈滤波器810，并且附加比较器补偿尾随ISI的线性部分和非线性部分两者。
如前文所提及的，这些附图示出了决策阈值的标称值。虽然可以基于尾随ISI系数的测量来确定决策阈值，但实际上更可能是自适应地或基于眼睑位置测量来确定决策阈值(和滤波器系数)。
注意，经修改的决策元件913A、D中的数字化器可以部分地基于在前两重的码元Ak-2来执行其转换。替代地，复用器814或另一个下游部件可以选择性地并入附加比较器输出。
图10示出了适于在决策元件412(图4)和决策元件813A-D(图8-图9)中使用的构想的数字化器1000。三个温度计编码的比较器输出C0、C1、C2分别将可能的码元值-3、-1、+1、+3表示为000、001、011和111。数字化器将这些转换成两个二进制输出，该两个二进制输出分别表示可能的码元值00、01、10和11。数字化器1000将C1信号作为B1传递，并且采用复用器1004(以下称为“组合复用器”)来组合C0-C2信号以确定B0信号的适当值。组合复用器1004接受C0和C2作为输入，并采用C1作为选择信号。当C1低时，组合复用器1004的输出对应于C0。当C1高时，组合复用器1004的输出对应于C2。
为了使得针对PAM4设计的DFE也能够在允许仅两个码元值的情况下与NRZ信令一起工作，数字化器1000包括模式控制复用器1002。当对模式控制复用器的选择输入高(断言)时，C1信号除了作为B1通过之外，还被选择用于B0，使得输出00和11成为可能。当选择输入低时，模式控制复用器选择组合复用器1004的输出作为B0。
图11A示出了适于在经修改的决策元件913D(图9)中使用的经修改的数字化器1100。其包括先前参考图10所描述的模式控制复用器1002和组合复用器1004。除了比较器输出C0-C2之外，数字化器1100从附加比较器接收输出Cq。当在前两重码元(Ak-2)具有为-3的值时，替换复用器1102在到组合复用器1004的输入处用Cq替换C0。此处，Ak-2的二进制表示的最高有效位和最低有效位与逻辑“或”组合，以向替换复用器提供选择输入。其他码元表示将在例如，Ak-2的温度计编码表示中被不同地处理，第一比较器输出C0可以被用作选择信号。
图11B示出了适于在经修改的决策元件913A(图9)中使用的经修改的数字化器1101。其包括先前参考图10所描述的模式控制复用器1002和组合复用器1004。当在前两重码元Ak-2具有为+3的值时，替换复用器1104在对组合复用器的输入处用Cq替换C2。此处，Ak-2的二进制表示的最高有效位和最低有效位与逻辑“与”组合，以向替换复用器1104提供选择输入，但是依据码元表示，其他方法也将是合适的。
一旦完全了解以上公开内容，则众多替代形式、等效方案和修改方案对于本领域技术人员将变得显而易见。例如，在此执行的部分展开是在第一抽头和第二抽头之间的中间，但是此类部分展开可以利用少于一个抽头或多于两个抽头来执行。(尽管这改变了由预补偿模块考虑的小在前码元的数量，但是第一类型的阈值和第二类型的阈值将在所考虑的在前码元的数量方面继续相差一个。)此外，此处所示出的DFE在每时钟循环仅提供一个码元决策。在特别高数据率下，可能需要或期望施加并行化技术以在每时钟循环输出多个码元决策，如在例如，美国专利9,071,479(“High-speed parallel decision feedbackequalizer(高速并行决策反馈均衡器)”)和美国专利9,935,800(“Reduced complexityprecomputation for decision feedback equalizer(用于决策反馈均衡器的降低复杂度的预计算)”)中所做的，这些专利中的每一者通过引用整体并入本文。旨在将权利要求书解释为涵盖包含在所附权利要求书的范围内的所有这些替代形式、等效方案和修改方案。

Claims (13)

1.一种决策反馈均衡器，所述决策反馈均衡器包括：
预补偿单元，所述预补偿单元包括：
决策元件，每一个决策元件具有比较器以将均衡信号与相应的第一类型的码元决策阈值进行比较，所述第一类型的码元决策阈值考虑来自第一数量的推测性在前码元的尾随码元间干扰，每一个决策元件具有与其他决策元件不同的推测性在前码元值；
附加比较器，所述附加比较器在所述决策元件中的至少一个中以将所述均衡信号与第二类型的码元决策阈值进行比较，所述第二类型的码元决策阈值考虑来自第二数量的推测性在前码元的尾随码元间干扰，所述第二数量大于所述第一数量；
寄存器，所述寄存器跟踪所述决策反馈均衡器的在前码元决策；
复用器，所述复用器通过基于所述在前码元决策从所述决策元件的暂定码元决策中进行选择，以向所述寄存器供应码元决策；
反馈滤波器，所述反馈滤波器从所述在前码元决策中导出反馈信号；以及
加法器，所述加法器从经滤波的信号中减去所述反馈信号以产生所述均衡信号，
其中，从中导出所述反馈信号的所述在前码元决策包括由所述第二类型的码元决策阈值考虑的所述在前码元决策，所述反馈信号补偿所述尾随码元间干扰的线性分量，所述第二类型的码元决策阈值补偿所述尾随码元间干扰的非线性分量。
2.一种决策反馈均衡器，所述决策反馈均衡器包括：
预补偿单元，所述预补偿单元包括：
决策元件，每一个决策元件具有比较器以将均衡信号与相应的第一类型的码元决策阈值进行比较，所述第一类型的码元决策阈值考虑来自第一数量的推测性在前码元的尾随码元间干扰，每一个决策元件具有与其他决策元件不同的推测性在前码元值；
附加比较器，所述附加比较器在所述决策元件中的至少一个中以将所述均衡信号与第二类型的码元决策阈值进行比较，所述第二类型的码元决策阈值考虑来自第二数量的推测性在前码元的尾随码元间干扰，所述第二数量大于所述第一数量；
寄存器，所述寄存器跟踪所述决策反馈均衡器的在前码元决策；以及
复用器，所述复用器通过基于所述在前码元决策，从所述决策元件的暂定码元决策中进行选择，以向所述寄存器供应码元决策，
其中，所述决策元件中的每一个包括数字化器，所述数字化器将比较器的输出转换为暂定码元决策的二进制数表示，并且
其中，所述决策元件中具有所述附加比较器的所述数字化器各自包括复用器，以当所述在前码元决策具有预确定值时用所述附加比较器的输出替换另一个比较器输出。
3.如权利要求2所述的决策反馈均衡器，其特征在于，所述决策元件中的每一个以温度计编码格式向所述复用器提供暂定码元决策。
4.如权利要求2所述的决策反馈均衡器，其特征在于，所述决策元件中的每一个在不归零NRZ与4-电平脉冲幅度调制PAM4码元之间可切换。
5.一种决策反馈均衡方法，所述决策反馈均衡方法包括：
跟踪在前码元决策；
将均衡信号转换为具有预补偿单元的暂定码元决策，所述预补偿单元具有用于第一数量的推测性在前码元的每一个组合的决策元件，每个决策元件中的比较器使用第一类型的码元决策阈值，所述第一类型的码元决策阈值考虑来自相对应的组合的尾随码元间干扰，并且所述决策元件中的至少一个中的附加比较器使用第二类型的码元决策阈值，所述第二类型的码元决策阈值考虑来自第二数量的推测性在前码元的尾随码元间干扰，所述第二数量大于所述第一数量；
基于所述在前码元决策从所述暂定码元决策中进行选择；
从所述在前码元决策中导出反馈信号；以及
从经滤波的信号中减去所述反馈信号以产生所述均衡信号，
其中，从中导出所述反馈信号的所述在前码元决策包括由所述第二类型的码元决策阈值考虑的所述在前码元决策，所述反馈信号补偿所述尾随码元间干扰的线性分量，所述第二类型的码元决策阈值补偿所述尾随码元间干扰的非线性分量。
6.一种决策反馈均衡方法，所述决策反馈均衡方法包括：
跟踪在前码元决策；
将均衡信号转换为具有预补偿单元的暂定码元决策，所述预补偿单元具有用于第一数量的推测性在前码元的每一个组合的决策元件，每个决策元件中的比较器使用第一类型的码元决策阈值，所述第一类型的码元决策阈值考虑来自相对应的组合的尾随码元间干扰，并且所述决策元件中的至少一个中的附加比较器使用第二类型的码元决策阈值，所述第二类型的码元决策阈值考虑来自第二数量的推测性在前码元的尾随码元间干扰，所述第二数量大于所述第一数量；以及
基于所述在前码元决策从所述暂定码元决策中进行选择，
其中，所述转换包括通过将所述比较器输出数字化来获取所述暂定码元决策的二进制表示，并且
其中，在具有所述附加比较器的所述决策元件中，所述数字化包括当在前码元决策具有预确定值时用所述附加比较器的输出替换另一个比较器输出。
7.如权利要求6所述的决策反馈均衡方法，其特征在于，所述决策元件中的每一个在不归零NRZ与4-电平脉冲幅度调制PAM4码元之间可切换。
8.一种决策反馈均衡方法，所述决策反馈均衡方法包括：
跟踪在前码元决策；
利用前馈均衡器FFE滤波器对接收到的信号进行滤波以获取均衡信号；
将所述均衡信号转换为具有预补偿单元的暂定码元决策，所述预补偿单元包括用于预确定数量的推测性在前码元的每一个组合的决策元件，其中每一个决策元件中的比较器使用考虑来自相对应组合的尾随码元间干扰的码元决策阈值；
基于所述在前码元决策从所述暂定码元决策中选择后续码元决策；
对于每一个决策眼，探测所述均衡信号以预确定概率出现在其之下的上边缘位置和所述均衡信号以所述预确定概率出现在其之上的下边缘位置；以及
将所述码元决策阈值调整到位于所述上边缘位置和所述下边缘位置之间的中间位置。
9.如权利要求8所述的决策反馈均衡方法，其特征在于，利用一个或多个电平探测器来执行所述探测。
10.如权利要求9所述的决策反馈均衡方法，其特征在于，所述一个或多个电平探测器以用于所述在前码元决策或所述后续码元决策的预确定模式为条件来确定上边缘位置和下边缘位置。
11.如权利要求8所述的决策反馈均衡方法，进一步包括：
将所述均衡信号与所述后续码元决策组合以获取误差信号或误差极性信号；以及
基于所述误差信号或误差极性信号来调节所述FFE滤波器的系数。
12.一种决策反馈均衡器，所述决策反馈均衡器包括：
寄存器，所述寄存器跟踪在前码元决策；
预补偿单元，所述预补偿单元包括用于预确定数量的推测性在前码元的每一个组合的决策元件，其中每一个决策元件中的比较器使用考虑来自相对应组合的尾随码元间干扰的码元决策阈值；
复用器，所述复用器通过基于所述在前码元决策从所述决策元件的暂定码元决策中进行选择，以向所述寄存器供应码元决策；
一个或多个电平探测器，对于每一个决策眼，所述一个或多个电平探测器确定均衡信号以预确定概率出现在其之下的上边缘位置和所述均衡信号以所述预确定概率出现在其之上的下边缘位置，所述均衡信号由前馈均衡器FFE滤波器获取；以及
控制器，所述控制器将所述码元决策阈值调整到位于所述上边缘位置和所述下边缘位置之间的中间位置。
13.如权利要求12所述的决策反馈均衡器，其特征在于，所述一个或多个电平探测器以用于所述在前码元决策的预确定模式为条件来确定上边缘位置和下边缘位置。
CN202110745004.2A 2020-07-02 2021-07-01 具有部分抽头展开的决策反馈均衡器 Active CN113890800B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/920,115 US11128497B1 (en) 2020-07-02 2020-07-02 Decision feedback equalizer with fractional tap unrolling
US16/920,115 2020-07-02

Publications (2)

Publication Number Publication Date
CN113890800A CN113890800A (zh) 2022-01-04
CN113890800B true CN113890800B (zh) 2024-04-26

Family

ID=77749215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110745004.2A Active CN113890800B (zh) 2020-07-02 2021-07-01 具有部分抽头展开的决策反馈均衡器

Country Status (2)

Country Link
US (1) US11128497B1 (zh)
CN (1) CN113890800B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11196592B1 (en) 2020-07-24 2021-12-07 Credo Technology Group Limited Equalizer with perturbation effect based adaptation
US11658796B2 (en) * 2021-04-15 2023-05-23 Mellanox Technologies, Ltd. End-to-end link channel with lookup table(s) for equalization
CN113992486B (zh) * 2021-10-27 2023-05-12 西安微电子技术研究所 一种自适应双标分量极值对比判决反馈均衡电路
US11979263B2 (en) * 2022-03-03 2024-05-07 Samsung Electronics Co., Ltd. Method and wire-line transceiver for performing serial loop back test

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103634248A (zh) * 2012-08-24 2014-03-12 景略半导体(上海)有限公司 高速并行判决反馈均衡器、均衡方法及信道接口模块
CN108781195A (zh) * 2016-10-04 2018-11-09 默升科技集团有限公司 用于判定反馈均衡器的复杂性降低的预计算

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7161980B2 (en) * 2002-08-19 2007-01-09 Lucent Technologies Inc. Receiver for high rate digital communication system
US8301036B2 (en) * 2009-11-15 2012-10-30 Credo Semiconductor (Hong Kong) Limited High-speed adaptive decision feedback equalizer
WO2011106052A1 (en) * 2010-02-23 2011-09-01 Rambus Inc. Decision feedback equalizer
US8787439B2 (en) * 2012-03-13 2014-07-22 Lsi Corporation Decision feedforward equalization
JP6849903B2 (ja) * 2016-10-06 2021-03-31 株式会社ソシオネクスト 受信回路及び半導体集積回路
US10523471B2 (en) * 2018-03-30 2019-12-31 Mellanox Technologies Denmark ApS. Look ahead based method and apparatus for equalizing pulse amplitude modulation electronic signals

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103634248A (zh) * 2012-08-24 2014-03-12 景略半导体(上海)有限公司 高速并行判决反馈均衡器、均衡方法及信道接口模块
CN108781195A (zh) * 2016-10-04 2018-11-09 默升科技集团有限公司 用于判定反馈均衡器的复杂性降低的预计算

Also Published As

Publication number Publication date
CN113890800A (zh) 2022-01-04
US11128497B1 (en) 2021-09-21

Similar Documents

Publication Publication Date Title
CN113890800B (zh) 具有部分抽头展开的决策反馈均衡器
CN108781195B (zh) 用于提供高速均衡的方法和装置
US8743945B2 (en) Shift register based downsampled floating tap decision feedback equalization
US7940839B2 (en) Fully adaptive equalization for high loss communications channels
US20170302431A1 (en) Deskew in a high speed link
US7447278B2 (en) Apparatus for transmitting and receiving data
US7924912B1 (en) Method and apparatus for a unified signaling decision feedback equalizer
US9071479B2 (en) High-speed parallel decision feedback equalizer
US10728059B1 (en) Parallel mixed-signal equalization for high-speed serial link
US7167517B2 (en) Analog N-tap FIR receiver equalizer
US20130148712A1 (en) Conditional adaptation of linear filters in a system having nonlinearity
US10447509B1 (en) Precompensator-based quantization for clock recovery
CN113315485A (zh) 决策反馈均衡器
US11171815B2 (en) Digital equalizer with overlappable filter taps
CN113541695A (zh) 用于短的反射信道的串行器-解串器均衡化
CN113973033B (zh) 具有基于扰动影响的自适应的均衡器
CN111541633B (zh) 使用间隔间定时误差估计的改进的时钟恢复
US8279950B2 (en) Compensation for transmission line length variation in a SERDES system
US10680856B1 (en) Thermometer-encoded unrolled DFE selection element
CN115643135B (zh) 功率高效的非线性均衡器和方法
Chun et al. A 13.6-16Gb/s wireline transceiver with dicode encoding and sequence detection decoding for equalizing 24.2 dB with 2.56 pJ/bit in 65nm CMOS
CN115473772B (zh) 用于链路速度协商期间的重定时器训练的装置和方法
CN116582189A (zh) 信号星座之间的转换
Neurohr et al. Adaptive decision-feedback equalization for band-limited high-speed serial links

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant