CN103634248A - 高速并行判决反馈均衡器、均衡方法及信道接口模块 - Google Patents

高速并行判决反馈均衡器、均衡方法及信道接口模块 Download PDF

Info

Publication number
CN103634248A
CN103634248A CN201310371182.9A CN201310371182A CN103634248A CN 103634248 A CN103634248 A CN 103634248A CN 201310371182 A CN201310371182 A CN 201310371182A CN 103634248 A CN103634248 A CN 103634248A
Authority
CN
China
Prior art keywords
group
symbol
judgement
signal
multiplexer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310371182.9A
Other languages
English (en)
Other versions
CN103634248B (zh
Inventor
钱浩立
林日东
何润生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Credo Technology Group Ltd
Original Assignee
Credo Semiconductor Shanghai Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Credo Semiconductor Shanghai Ltd filed Critical Credo Semiconductor Shanghai Ltd
Publication of CN103634248A publication Critical patent/CN103634248A/zh
Application granted granted Critical
Publication of CN103634248B publication Critical patent/CN103634248B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver
    • H04B10/697—Arrangements for reducing noise and distortion
    • H04B10/6971—Arrangements for reducing noise and distortion using equalisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03356—Baseband transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive
    • H04L2025/03496—Tapped delay lines time-recursive as a prediction filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明提供一种高速并行判决反馈均衡器、均衡方法及信道接口模块，该方法包括：在多个连续的时间间隔中的每一个间隔处获得一个初步判决集合，每个初步判决都说明了之前符号判决的假定序列引起对应程度的后续符号间干扰；从一系列所述初步判决集合中形成一个并行组；将所述并行组应用到一个管线化DFE多路复用器单元集合中，每个所述DFE多路复用器单元都基于之前符号判决的假定序列从所述这组中的每个初步判决集合中选择一个可能发生的符号判决，从而形成一组可能发生的符号判决；基于之前符号判决的实际序列，选择所述多组可能发生的符号判决中的一组作为一组实际符号判决。可见，本发明克服了数据速率对反馈信号实现元件的工作时间的限制。

Description

高速并行判决反馈均衡器、均衡方法及信道接口模块
技术领域
本发明属于数字通信技术领域，涉及信号接收装置中的一种信号均衡器，尤其涉及一种高速并行判决反馈均衡器、均衡方法及接口模块。
背景技术
数字通信通过中间通信媒介或“信道”（例如，光缆或绝缘铜线）发生在发送装置与接收装置之间。每个发送装置通常都以固定的符号率传输符号，而每个接收装置则检测符号的（可能损坏的）序列并且尝试对所传输数据进行重构。“符号”是持续固定时间段（称为“符号间隔”）的信道的状态或重要条件。符号可以是，例如，电压电平或电流电平、光功率电平、相位值，或特定的频率或波长。从一个信道状态变化到另一信道状态称为符号转移。每个符号都可以表示（即，编码）数据的一个或多个二进位。或者，数据可以用符号转移或用含两个或两个以上符号的一个序列表示。
最简单的数字通信链路对每个符号仅使用一个位；二进制‘0’用一个符号（例如，在第一范围内的电压或电流信号）表示，并且二进制‘1’用另一符号（例如，在第二范围内的电压或电流信号）表示。信道非理想因素会产生分散作用，所述分散作用可以使每个符号干扰其相邻的符号，从而产生符号间干扰（ISI）。对于接收装置，ISI可以使其难以确定在每个间隔中所发送的符号，尤其当此种ISI与加性噪声相结合时。
为了应对噪声和ISI，接收装置可以采用各种均衡技术。线性均衡器一般需要在减少ISI与避免噪声放大之间进行平衡。判决反馈均衡器（DFE）通常为优选的，因为它们能够应对ISI同时不会固有地需要进行噪声放大。顾名思义，DFE采用一个反馈路径来消除从先前决定的符号中获得的ISI效应。
DFE的标准教材实施方式采用若干级联电路元件来生成反馈信号，并且将所述反馈信号施加至接收到的输入信号，所有这些元件都必须在少于一个符号间隔内完成它们的操作。（对于10Gbit/s的符号率）在100皮秒的符号间隔下，用当前可用的硅半导体处理技术无法执行此实施方式。由于基于硅的集成电路的性能上有所限制，因此即使约几吉比特每秒的数据速率也可能难以实现。
发明内容
本发明提供一种高速并行判决反馈均衡器、均衡方法及信道接口模块。其中：
所述高速并行判决反馈均衡方法包括：
在多个连续的时间间隔中的每一个间隔处获得一个初步判决集合，每个初步判决都说明了之前符号判决的假定序列引起对应程度的后续符号间干扰；
从一系列所述初步判决集合中形成一个并行组；
将所述并行组应用到一个管线化DFE多路复用器单元集合中，每个所述DFE多路复用器单元都基于之前符号判决的假定序列从所述这组中的每个初步判决集合中选择一个可能发生的符号判决，从而形成一组可能发生的符号判决；以及
基于之前符号判决的实际序列，选择所述多组可能发生的符号判决中的一组作为一组实际符号判决。
优选地，所述获得一个初步判决集合的步骤包括：
用前端过滤器将前期符号间干扰最小化，从而提供过滤后的输入信号；以及
通过一个路径集合分配所述过滤后的输入信号，每条路径用所述过滤后的输入信号对对应程度的后续符号间干扰进行补偿。
优选地，所述初步判决集合和所述管线化DFE多路复用器单元集合的集合的势均为2N，其中N是引起后续符号间干扰的之前符号的数量。
优选地，每个组都具有集合的势为P，其中P是至少等于2的整数并行化因子。
优选地，所述方法还进一步包括对所述这组实际符号判决进行锁存。
优选地，所述方法还进一步包括将N个最新的实际符号判决施加到执行所述选择的多路复用器。
所述均衡器包括：
前端过滤器，减少接收信号中的前期符号间干扰以提供过滤后的信号；
串并行转换器和至少一个预补偿单元，所述串并行转换器和至少一个预补偿单元一起将所述过滤后的信号转换成初步判决的集合组，每个组中的集合可以以并行形式提供；
一个管线化DFE多路复用器单元集合，每个多路复用器单元都基于之前符号判决的假定序列从每个组中的每个初步判决集合中选择一个可能发生的符号判决，从而形成多组可能发生的符号判决；以及
输出多路复用器，所述输出多路复用器基于之前符号判决的实际序列，选择所述多组可能发生的符号判决中的一组作为一组实际符号判决。
优选地，所述均衡器进一步包括因组间隔延迟而保持所述实际符号判决的输出锁存器。
优选地，所述预补偿单元从模拟信号中获得数字判决。
优选地，所述预补偿单元以超过10GHz的速率输出判决。
优选地，所述前端过滤器、串并行转换器以及预补偿单元用数字电路元件来实施。
优选地，所述初步判决集合和所述管线化DFE多路复用器单元集合的集合的势均为2N，其中N是引起后续符号间干扰的之前符号的数量，并且其中每个组都具有集合的势为P，其中P是至少等于2的整数并行化因子。
所述信道接口模块包括接收器，所述接收器具有：
传感器，所述传感器将接收信道信号转换成电信号；
前端过滤器，所述前端过滤器增强所述电信号的信噪比；
至少一个预补偿单元和串并行转换器，所述至少一个预补偿单元和串并行转换器一起生成多组初步判决集合，每组中的所述集合可以以并行形式提供；
一个多路复用器单元集合，每个多路复用器单元都在每个组上运行，以基于之前符号判决的假定序列获得一组可能发生的判决；
输出多路复用器，所述输出多路复用器基于实际的之前符号判决，从所述多组可能发生的判决中选择多组实际的符号判决；以及
装置接口，所述装置接口提供具有从所述多组实际符号判决中获得的接收数据流的主节点。
优选地，所述模块进一步包括发射器，所述发射器从所述装置接口中接收传输数据流并且将所述传输数据流转换成传输信道信号。
优选地，所述接收到的数据流以至少10Gbit/s传送。
优选地，所述接收器进一步包括因组间隔延迟而保持所述多组实际符号判决的输出锁存器。
优选地，所述初步判决集合和所述多路复用器单元集合的集合的势均为2N，其中N是引起后续符号间干扰的之前符号的数量。
优选地，所述输出多路复用器采用从之前的一组实际符号判决中产生的N个最新的实际符号判决，来执行所述选择。
优选地，每个组都具有集合的势为P，其中P是至少等于2的整数并行化因子。
优选地，P大于N。
优选地，所述传输信道信号和所述接收信道信号是可选信号。
优选地，所述信道是信息存储媒介。
优选地，所述传输信道信号和所述接收信道信号是经由双绞线、同轴电缆或底板传输线传送的电磁信号。
本发明中揭示采用并行化和预计算技术的设备和方法，以在高于10Gbit/s的比特率下实施判决反馈均衡（DFE），从而可以在基于硅的光收发器模块中采用DFE。一个说明性实施例包括：前端过滤器，所述前端过滤器用于减少接收信号中前期（leading）符号间干扰；串并行转换器和至少一个预补偿单元，所述串并行转换器和至少一个预补偿单元一起将过滤后的信号转换成初步判决的分组集合，每个组中的集合可以以并行形式提供；一个管线化DFE多路复用器单元集合，所述集合用于基于之前符号判决的假定序列从每个初步判决集合中选择可能发生的符号判决，从而形成多组可能发生的符号判决；以及输出多路复用器，所述输出多路复用器基于之前符号判决来选择所述多组可能发生的符号判决中的一组。
可见，本发明克服了数据速率对反馈信号实现元件的工作时间的限制，对反馈方案的有效应用做出了重大贡献。
附图说明
图1示出说明性计算机网络。
图2为说明性点对点通信链路的功能框图。
图3为说明性光纤接口模块的功能框图。
图4示出说明性教材判决反馈均衡器（DFE）实施方式。
图5示出采用单抽头预计算单元的说明性DFE。
图6示出具有完全展开的预计算单元的说明性DFE。
图7A示出生成一个并行阵列的预计算信号集合的说明性DFE前端。
图7B示出说明性管线化DFE多路复用器单元。
图7C示出管线化DFE多路复用器单元的精简表示。
图7D示出具有一个并行阵列的管线化DFE多路复用器单元的说明性DFE后端。
图8为用于高速接收装置的说明性均衡方法的流程图。
然而，应理解，在附图和具体实施方式中给定的特定实施例不会限制本发明。相反，这些实施例为普通技术人员提供依据，以鉴别涵盖在所附权利要求书范围内的替代形式、等效物以及修改。
具体实施方式
当采用并行化和预计算技术时，可以在较高频率下运行判决反馈均衡器（DFE）。本发明所揭示的是一种适用于对比特率高于10GHz的接收信号进行均衡的DFE设计，从而可以在基于硅的光收发器模块中采用判决反馈均衡。一个说明性实施例包括：前端过滤器，所述前端过滤器用于减少接收信号中前期符号间干扰；串并行转换器和至少一个预补偿单元，所述串并行转换器和至少一个预补偿单元一起将过滤后的信号转换成初步判决的分组集合，每个组中的集合可以以并行形式提供；一个管线化DFE多路复用器单元集合，所述集合用于基于之前符号判决的假定序列从每个初步判决集合中选择可能发生的符号判决，从而形成多组可能发生的符号判决；以及输出多路复用器，所述输出多路复用器基于之前符号判决来选择所述多组可能发生的符号判决中的一组。
本发明的具体方案如下：
所述高速并行判决反馈均衡方法包括：
在多个连续的时间间隔中的每一个间隔处获得一个初步判决集合，每个初步判决都说明了之前符号判决的假定序列引起对应程度的后续符号间干扰；
从一系列所述初步判决集合中形成一个并行组；
将所述并行组应用到一个管线化DFE多路复用器单元集合中，每个所述DFE多路复用器单元都基于之前符号判决的假定序列从所述这组中的每个初步判决集合中选择一个可能发生的符号判决，从而形成一组可能发生的符号判决；以及
基于之前符号判决的实际序列，选择所述多组可能发生的符号判决中的一组作为一组实际符号判决。
进一步，所述获得一个初步判决集合的步骤包括：
用前端过滤器将前期符号间干扰最小化，从而提供过滤后的输入信号；以及
通过一个路径集合分配所述过滤后的输入信号，每条路径用所述过滤后的输入信号对对应程度的后续符号间干扰进行补偿。
进一步，所述初步判决集合和所述管线化DFE多路复用器单元集合的集合的势均为2N，其中N是引起后续符号间干扰的之前符号的数量。
进一步，每个组都具有集合的势为P，其中P是至少等于2的整数并行化因子。
进一步，所述方法还进一步包括对所述这组实际符号判决进行锁存。
进一步，所述方法还进一步包括将N个最新的实际符号判决施加到执行所述选择的多路复用器。
所述均衡器包括：
前端过滤器，减少接收信号中的前期符号间干扰以提供过滤后的信号；
串并行转换器和至少一个预补偿单元，所述串并行转换器和至少一个预补偿单元一起将所述过滤后的信号转换成初步判决的集合组，每个组中的集合可以以并行形式提供；
一个管线化DFE多路复用器单元集合，每个多路复用器单元都基于之前符号判决的假定序列从每个组中的每个初步判决集合中选择一个可能发生的符号判决，从而形成多组可能发生的符号判决；以及
输出多路复用器，所述输出多路复用器基于之前符号判决的实际序列，选择所述多组可能发生的符号判决中的一组作为一组实际符号判决。
进一步，所述均衡器进一步包括因组间隔延迟而保持所述实际符号判决的输出锁存器。
进一步，所述预补偿单元从模拟信号中获得数字判决。
进一步，所述预补偿单元以超过10GHz的速率输出判决。
进一步，所述前端过滤器、串并行转换器以及预补偿单元用数字电路元件来实施。
进一步，所述初步判决集合和所述管线化DFE多路复用器单元集合的集合的势均为2N，其中N是引起后续符号间干扰的之前符号的数量，并且其中每个组都具有集合的势为P，其中P是至少等于2的整数并行化因子。
所述信道接口模块包括接收器，所述接收器具有：
传感器，所述传感器将接收信道信号转换成电信号；
前端过滤器，所述前端过滤器增强所述电信号的信噪比；
至少一个预补偿单元和串并行转换器，所述至少一个预补偿单元和串并行转换器一起生成多组初步判决集合，每组中的所述集合可以以并行形式提供；
一个多路复用器单元集合，每个多路复用器单元都在每个组上运行，以基于之前符号判决的假定序列获得一组可能发生的判决；
输出多路复用器，所述输出多路复用器基于实际的之前符号判决，从所述多组可能发生的判决中选择多组实际的符号判决；以及
装置接口，所述装置接口提供具有从所述多组实际符号判决中获得的接收数据流的主节点。
进一步，所述模块进一步包括发射器，所述发射器从所述装置接口中接收传输数据流并且将所述传输数据流转换成传输信道信号。
进一步，所述接收到的数据流以至少10Gbit/s传送。
进一步，所述接收器进一步包括因组间隔延迟而保持所述多组实际符号判决的输出锁存器。
进一步，所述初步判决集合和所述多路复用器单元集合的集合的势均为2N，其中N是引起后续符号间干扰的之前符号的数量。
进一步，所述输出多路复用器采用从之前的一组实际符号判决中产生的N个最新的实际符号判决，来执行所述选择。
进一步，每个组都具有集合的势为P，其中P是至少等于2的整数并行化因子。
进一步，P大于N。
进一步，所述传输信道信号和所述接收信道信号是可选信号。
进一步，所述信道是信息存储媒介。
进一步，所述传输信道信号和所述接收信道信号是经由双绞线、同轴电缆或底板传输线传送的电磁信号。
本发明所揭示的设备和方法在它们运行的大型环境背景中能获得最佳理解。下面结合附图对本发明做进一步详细说明。
因此，图1示出说明性通信网络100，所述通信网络100包括移动装置102和经由路由网络106耦合的计算机系统104A-104C。路由网络106可以是或者可以包括，例如，因特网、广域网或局域网。在图1中，路由网络106包括设备项目108的网络，所述设备项目例如，交换机、路由器以及类似者。设备项目108相互连接，并且经由点对点通信链路110连接到计算机系统104A-104C，所述点对点通信链路110在多个网络部件之间传送数据。
图2为可以表示图1中的链路110的说明性点对点通信链路的图。图示的实施例包括与第二节点204（节点B）通信的第一节点202（节点A）。节点A和B每个都可以是，例如，以下项中的任何一项：移动装置102、设备项目108、计算机系统104A-104C，或适用于进行高速率数字数据通信的其他发送/接收装置。
耦合到节点A的是收发器220，并且耦合到节点B的是收发器222。通信信道208和214在收发器220与收发器222之间延伸。信道208和214可以包括，例如，光缆之类的传输媒介、双绞线、同轴电缆、底板传输线以及无线通信链路。（信道也可以是磁性或光学信息存储媒介，其中读写变换器用作发射器和接收器。）可以使用单独的信道208和214，或者在一些实施例中，使用在相反方向上传送信号而不会产生干扰的单个信道来提供节点A与节点B之间的双向通信。
收发器220的发射器206从节点A接收数据并且经由信道208上的信号将数据传输到收发器222。信号可以是，例如，电压、电流、光功率电平、波长、频率或相位值。收发器222的接收器210经由信道208接收信号，使用信号来对所传输数据进行重构，并且将数据提供到节点B。类似地，收发器222的发射器212从节点B接收数据并且经由信道214上的信号将数据传输到收发器220。收发器220的接收器216经由信道214接收信号，使用信号来对所传输数据进行重构，并且将数据提供到节点A。
图3用说明性光纤接口模块的功能框图来图示专门针对光纤信令的收发器实施例。光纤302耦合到分流器304，所述分流器304产生到达光纤的两条光学路径：一条路径用于接收，另并且一条路径用于发送。传感器306位于接收路径上，以将接收到的光信号转换成模拟电信号，所述模拟电信号由放大器308进行放大，从而为通过判决反馈均衡器（DFE）310进行的处理作准备。DFE310将接收到的信号重构成数字化的数据流。装置接口312缓冲接收到的数据流，并且在一些实施例中，装置接口312它执行错误纠正和有效荷载提取，从而使所传输的数据可以经由执行根据标准I/O总线协议的内部数据总线而用于主节点。
相反地，用于发送的数据可以通过主节点经由总线通信到装置接口312。在至少在一些实施例中，装置接口312用合适的帧头标记和帧尾标记对数据进行打包，装置接口312还可以可选地对数据进行纠错编码和/或校验位处理。驱动器314从装置接口312接收传输数据流并且将数字信号转换成用于发射体316的模拟电驱动信号，从而使所述发射体生成经由分流器304耦合到光纤302的光信号。
如先前所述，接收器中的DFE用于应对由信道中的信号分散产生的符号间干扰（ISI）。图4示出了DFE的功能的具体说明。在图4中，模拟或数字前端过滤器402对接收信号进行操作，以形成系统的总体信道响应并且将当前符号上的前期ISI效应最小化。加法器404从前端过滤器402的输出中减去反馈信号，以将当前符号上的后续ISI效应最小化。组合的信号随后进行数字化，从而生成输出数据流（表示为Ak，其中k是时间指数）。在图示的实例中，符号假定为双极的（-1,+1），从而使判决阈值为0伏特。均衡器408会产生二元结果：如果加法器404的输出低于阈值，那么结果为0，并且如果输出高于所述阈值，那么结果为1。DFE用具有一系列延迟元件412（例如，锁存器、触发器或寄存器）的反馈过滤器410生成反馈信号，所述延迟元件412存储最近的输出符号判决（Ak-1…Ak-N，其中N为过滤器系数fi的数目）。一系列的乘法器414确定每个符号与对应过滤器系数的乘积，并且一系列加法器416将所述乘积合在一起以获得反馈信号。
此外，此处应注意，采用前端过滤器402和反馈过滤器410的电路系统可以对模拟信号进行操作，或者相反地，所述电路系统可以使用数字电路元件和/或可编程处理器中的软件来实施。此外，通过使用额外的判决阈值，DFE可以容易地从检测二进制符号扩展到M进制符号。通常，定时恢复单元和过滤器系数适应单元会加强DFE的操作，但是此类考虑已在文献资料中解决并且为所属领域的技术人员所熟知，因此此处不会对它们进行详述。
在图4的实施例中，反馈过滤器410必须在少于一个符号间隔内完成其操作，因为所述反馈过滤器的电流输出部分地取决于紧接的前个判决。在极高的数据速率下，一个符号间隔无法提供足够的时间来完成过滤器乘法和反馈减法。因此，文献资料中已提出的一种解决方案是“展开”反馈过滤器。图5示出用一个抽头来展开反馈过滤器的图4中一个说明性变化形式。图5的实施例采用相同的前端过滤器402，但是加法器404减去反馈信号以消除除了之前符号外的所有符号所引起的后续ISI。预补偿单元406提供两条路径。假定紧接的前个符号为“1”，那么第一路径上的均衡器407形成初步符号判决，而假定紧接的前个符号为“0”（对应于双极信令方案中的-1），那么则有，第二路径上的第二均衡器409形成初步符号判决。由于这些符号产生的后续ISI是不同的（对于+1符号，为+f1，而对于-1符号，为–f1），因此两条路径为ISI提供不同的补偿，方式是通过使用图5所指示的不同判决阈值或者将信号路径偏移以不同的量。多路复用器413基于由触发器415存储的紧接着的前个符号判决Ak-1在两个初步判决中作出选择。反馈过滤器419具有数量减少的抽头（过滤器系数），但是在其他方面类似于反馈过滤器410来操作。
尽管此种展开的步骤会增加DFE回路中的元件数量（加法器404、预补偿单元406、多路复用器413以及反馈过滤器419），但是仅多路复用器413和触发器415需要在少于一个符号间隔内完成它们的操作。剩余的回路元件可以占用两个符号间隔来进行操作。如果及时完成反馈过滤器操作仍具有挑战性，那么可以进一步进行展开。
图6示出3抽头反馈过滤器已完全展开的一个说明性变化形式。此实施例仍然采用前端过滤器402，但是加法器被移除，因为反馈过滤器已完全展开。所述加法器的功能已由预补偿单元606完全取代，所述预补偿单元606为含三个之前符号的每个组合（例如，000、001、010、…、111）提供单独的路径。对这些可能组合中每一组合所产生的后续ISI进行确定和消除（例如，用加法器）或以其他方式进行补偿（例如，在每条路径上使用针对均衡器的合适判决阈值）。每条路径都具有提供初步符号判决的对应均衡器607-609，所述初步符号判决遵照之前符号的假定组合。含八个初步判决的集合在图6中被标记为B0k-B7k，其中k再次为时间指数。多路复用器613基于保持在触发器615-617中的之前符号判决，从初步符号判决集合中进行选择，从而生成符号判决Ak的序列。
显而易见，此种展开可以解决对反馈过滤器的定时约束，但是在极高的数据速率下，触发器615和多路复用器613的操作时间可能会变成限制因素。换言之，对于任何给定的半导体工艺，随着数据速率提高，多路复用器的传播延迟会变成回路展开方法的阻碍。图7A至图7D图示了采用独特并行架构的新型DFE实施例，所述并行架构基本上可以按需要标定比例，从而从根本上消除作为数据速率的限制因素的此种反馈回路定时。
图7A示出生成一个并行阵列的预计算信号集合的说明性DFE前端。图7A示出前端过滤器402，如上所述，所述前端过滤器402形成系统的总体信道响应并且将前期ISI最小化。针对每个符号间隔k（假定二进制符号），预补偿单元606（对于完全展开的反馈过滤器）获得初步判决的完整集合B0k-B(2N-1)k，其中N为引起后续ISI的之前符号的数量。（图6提供用于3符号后续ISI效应的预补偿单元的实例，但是实际上，符号的数量可以更多或更少。）
串并行转换器702接受初步判决集合的序列，并且以并行形式将这些初步判决提供为含P个集合的多个组。（在图中，开放面编字码（open face lettering）用于表示含P个信号的一组，例如，B0(L)表示一组信号B0LP-B0LP+P-1。）寄存器703集合可以以循环的方式进行锁存，以在寄存器可用时捕获每个初步判决集合并且将每个集合保持足够长的时间以用于随后的处理，即，长到P个符号间隔。已知并且可以使用串并行转换单元的其他实施方式。捕获之后，一些实施方式将所捕获的初步判决集合提供为输出，而其他实施方式则可以将要同时输出的所捕获的集合作为整个组存储起来。串并行转换器的输出对应于图7B至7D的输入。
图7B示出说明性管线化DFE多路复用器单元704。单元704从初步判决的每个集合中选择一个信号作为符号判决，从而根据初步判决的P个集合生成P个符号判决。对于初步判决的每个集合B0k-B(2N -1)k，单元704采用对应的多路复用器710、712、…、716，以从每个集合中转发所选定的判决。其中符号判决可用于N个之前符号间隔，多路复用器基于那些符号判决作出选择。在每个组的开端，所述N个之前符号判决被用作到达单元的输入（在图中表示为ALP-1至ALP-N）。这些输入在图7A中被示为估计值，下文会进一步解释其原因。
一组触发器720-726将P个符号判决锁存，并且将所述符号判决提供为组CLP-P-CLP-1（也表示为C(L-1)）。由于串并行操作，单元704的元件中的每个元件都具有多达P个符号间隔，以执行每个操作。图7B也示出输入延迟元件732-736的可选组和输出延迟元件740-744的可选组。此类可选的延迟元件可能需要沿着通过单元704的P条并行路径中的每一者提供一致的传播延迟，同时也引起多路复用器输出以穿过所述单元进行级联所需的延迟。因此，所示的可选的延迟元件增加了或减少了d，所述延迟与每个多路复用器的操作相关联。
图7C示出图7B中的管线化DFE多路复用器单元的精简表示。如先前所述，单元704基于之前符号判决从初步判决的每个集合中作出选择，从而生成一组符号判决，该组符号判决在下文中被称为可能发生的符号判决，通过图7D的论述将会清楚其原因。
图7D示出具有含2N个管线化DFE多路复用器单元704A-704C的一个并行阵列的说明性DFE后端。来自图7A中的DFE前端的这组初步判决集合被分配到所有管线化DFE多路复用器单元，以待由每个单元进行处理。每个单元对该组初步判决集合进行操作，以提供对应的一组可能发生的符号判决（在图7D中标记为C0(L-1)-C(2N-1)(L-1)）。每个管线化DFE多路复用器单元都假定一个不同序列的之前符号判决。例如，单元704A假定之前N个符号判决都为零，单元704B假定之前N-1个符号判决为零并且第N个之前符号判决为一，以此类推至单元704C，它假定之前符号判决都为一。
因为每个单元的初始假定不同，所以预期该组可能发生的符号判决Cn(L-1)在各单元之间会有所变化。多路复用器753基于存储在锁存器755中的N个（实际的）之前符号判决A(L-2)选择一组可能发生的符号判决。在图7D中，所选组的符号判决（标记为A(L-1)）由锁存器755锁存，所述锁存器755将含P个符号的该组保持长至P个符号间隔。
如果多路复用操作采用2对1选择器，那么多路复用操作仅需要N个阶段，这意味着与多路复用器753相关联的延迟在N中是线性的。（我们着重于多路复用器753，因为所述多路复用器753是电路中具有反馈回路的唯一部分。其他所有部分均被实施为（可能管线化的）前馈布置。）这种总的多路复用器延迟必须保持小于时间间隔PT，其中P是并行化因子，T是符号间隔。由于并行化因子P可以根据需要放大，因此电路设计者未由于不可约的反馈回路延迟而被阻止提供能够处理任意小的符号间隔的电路，所述任意小的符号间隔具有任意低的装置（门电路）。将这种情况与回路展开的DFE架构形成对照，其中多路复用器延迟必须安全地小于符号间隔，从而针对给定的装置（门电路）速度生成难以超越的数据速率极限值。
图8为供高速接收装置使用的基于DFE的说明性均衡方法的流程图。出于说明目的，操作按相继次序示出和描述，但是预期这些操作通常将由装置的不同部分同时执行。然而，按次序实施是可能的并且在一些实施方式中可以是优选的（例如，通过可编程处理器上的软件）。
在块802中，DFE使用，例如，前端过滤器对进入信号进行过滤，所述前端过滤器形成总体的信道响应并且将前期ISI最小化。在块804中，DFE使用与从不同可能的之前符号判决中产生的各种后续ISI量相对应的多条路径来对后续ISI进行预补偿。初步符号判决在每条路径上生成，从而产生含2N个初步判决的一个集合。在块806中，DFE采用P个顺序集合的初步判决，并且将这些初步判决以并行形式提供为一个组。在块808中，该组集合被分配到2N个管线化DFE多路复用器单元中的每一者。所述DFE多路复用器单元中的每一者都从每个集合中选择初步判决，从而产生取决于之前判决符号的假定序列的一组判决符号。对于每个管线化DFE多路复用器单元，所述假定序列是不同的。在块810中，DFE基于之前判决符号的实际序列选择一组可能发生的判决符号。在块812中，所选组被锁存并且被输出为一组实际判决符号。
在完全理解上述揭露内容之后，各种替代形式、等效物和修改对所属领域的技术人员来说是显而易见的。例如，各种DFE部件可以用模拟电气部件或用数字电气部件来实施。在许多情况下，元件的顺序可以变化，例如，在串并行转换之后执行预补偿，但这样需要以并形方式运行的多个预补偿单元。后续ISI符号间隔N的数量可以为1、2、3、4或更多。并行化因子P可以为2、3、4、5或更多。容许的符号判决数可以是二进制或M进制的，其中M通常为2的幂。权利要求书意图解释为包括涵盖在所附权利要求书范围内的所有此类替代形式、等效物和修改。

Claims (23)

1.一种高速并行判决反馈均衡方法，其特征在于，所述高速均衡方法包括：
在多个连续的时间间隔中的每一个间隔处获得一个初步判决集合，每个初步判决都说明了之前符号判决的假定序列引起对应程度的后续符号间干扰；
从一系列所述初步判决集合中形成一个并行组；
将所述并行组应用到一个管线化DFE多路复用器单元集合中，每个所述DFE多路复用器单元都基于之前符号判决的假定序列从所述这组中的每个初步判决集合中选择一个可能发生的符号判决，从而形成一组可能发生的符号判决；
以及
基于之前符号判决的实际序列，选择所述多组可能发生的符号判决中的一组作为一组实际符号判决。
2.根据权利要求1所述的方法，其特征在于，所述获得一个初步判决集合的步骤包括：
用前端过滤器将前期符号间干扰最小化，从而提供过滤后的输入信号；以及
通过一个路径集合分配所述过滤后的输入信号，每条路径用所述过滤后的输入信号对对应程度的后续符号间干扰进行补偿。
3.根据权利要求1所述的方法，其特征在于：所述初步判决集合和所述管线化DFE多路复用器单元集合的集合的势均为2N，其中N是引起后续符号间干扰的之前符号的数量。
4.根据权利要求1所述的方法，其特征在于：每个组都具有集合的势为P，其中P是至少等于2的整数并行化因子。
5.根据权利要求1所述的方法，其特征在于：所述方法还进一步包括对所述这组实际符号判决进行锁存。
6.根据权利要求1所述的方法，其特征在于：所述方法还进一步包括将N个最新的实际符号判决施加到执行所述选择的多路复用器。
7.一种高速并行判决反馈均衡器，其特征在于，所述均衡器包括：
前端过滤器，减少接收信号中的前期符号间干扰以提供过滤后的信号；
串并行转换器和至少一个预补偿单元，所述串并行转换器和至少一个预补偿单元一起将所述过滤后的信号转换成初步判决的集合组，每个组中的集合可以以并行形式提供；
一个管线化DFE多路复用器单元集合，每个多路复用器单元都基于之前符号判决的假定序列从每个组中的每个初步判决集合中选择一个可能发生的符号判决，从而形成多组可能发生的符号判决；以及
输出多路复用器，所述输出多路复用器基于之前符号判决的实际序列，选择所述多组可能发生的符号判决中的一组作为一组实际符号判决。
8.根据权利要求7所述的均衡器，其特征在于：所述均衡器进一步包括因组间隔延迟而保持所述实际符号判决的输出锁存器。
9.根据权利要求7所述的均衡器，其特征在于：所述预补偿单元从模拟信号中获得数字判决。
10.根据权利要求9所述的均衡器，其特征在于：所述预补偿单元以超过10GHz的速率输出判决。
11.根据权利要求7所述的均衡器，其特征在于：所述前端过滤器、串并行转换器以及预补偿单元用数字电路元件来实施。
12.根据权利要求7所述的均衡器，其特征在于：所述初步判决集合和所述管线化DFE多路复用器单元集合的集合的势均为2N，其中N是引起后续符号间干扰的之前符号的数量，并且其中每个组都具有集合的势为P，其中P是至少等于2的整数并行化因子。
13.一种信道接口模块，其特征在于：所述信道接口模块包括接收器，所述接收器具有：传感器，所述传感器将接收信道信号转换成电信号；
前端过滤器，所述前端过滤器增强所述电信号的信噪比；
至少一个预补偿单元和串并行转换器，所述至少一个预补偿单元和串并行转换器一起生成多组初步判决集合，每组中的所述集合可以以并行形式提供；
一个多路复用器单元集合，每个多路复用器单元都在每个组上运行，以基于之前符号判决的假定序列获得一组可能发生的判决；
输出多路复用器，所述输出多路复用器基于实际的之前符号判决，从所述多组可能发生的判决中选择多组实际的符号判决；以及
装置接口，所述装置接口提供具有从所述多组实际符号判决中获得的接收数据流的主节点。
14.根据权利要求13所述的模块，其特征在于：所述模块进一步包括发射器，所述发射器从所述装置接口中接收传输数据流并且将所述传输数据流转换成传输信道信号。
15.根据权利要求14所述的模块，其特征在于：所述接收到的数据流以至少10Gbit/s传送。
16.根据权利要求13所述的模块，其特征在于：所述接收器进一步包括因组间隔延迟而保持所述多组实际符号判决的输出锁存器。
17.根据权利要求13所述的模块，其特征在于：所述初步判决集合和所述多路复用器单元集合的集合的势均为2N，其中N是引起后续符号间干扰的之前符号的数量。
18.根据权利要求13所述的模块，其特征在于：所述输出多路复用器采用从之前的一组实际符号判决中产生的N个最新的实际符号判决，来执行所述选择。
19.根据权利要求17所述的模块，其特征在于：每个组都具有集合的势为P，其中P是至少等于2的整数并行化因子。
20.根据权利要求19所述的模块，其特征在于：P大于N。
21.根据权利要求13所述的模块，其特征在于：所述传输信道信号和所述接收信道信号是可选信号。
22.根据权利要求13所述的模块，其特征在于：所述信道是信息存储媒介。
23.根据权利要求13所述的模块，其特征在于：所述传输信道信号和所述接收信道信号是经由双绞线、同轴电缆或底板传输线传送的电磁信号。
CN201310371182.9A 2012-08-24 2013-08-22 高速并行判决反馈均衡器、均衡方法及信道接口模块 Active CN103634248B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/594,595 US9071479B2 (en) 2012-08-24 2012-08-24 High-speed parallel decision feedback equalizer
US13/594,595 2012-08-24

Publications (2)

Publication Number Publication Date
CN103634248A true CN103634248A (zh) 2014-03-12
CN103634248B CN103634248B (zh) 2017-09-22

Family

ID=50147973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310371182.9A Active CN103634248B (zh) 2012-08-24 2013-08-22 高速并行判决反馈均衡器、均衡方法及信道接口模块

Country Status (2)

Country Link
US (1) US9071479B2 (zh)
CN (1) CN103634248B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105187342A (zh) * 2015-08-13 2015-12-23 清华大学 用于高速串行接口接收端的低功耗3抽头判决反馈均衡器
WO2017219533A1 (en) * 2016-06-23 2017-12-28 Huawei Technologies Co., Ltd. Multiplexer loop architecture for decision feedback equalizer circuits
CN107615724A (zh) * 2015-06-05 2018-01-19 德克萨斯仪器股份有限公司 用于处理串行数据流的装置
CN108292512A (zh) * 2015-08-31 2018-07-17 华为技术有限公司 判决反馈均衡电路的流水线型多路复用器环架构
CN108781195A (zh) * 2016-10-04 2018-11-09 默升科技集团有限公司 用于判定反馈均衡器的复杂性降低的预计算
CN108886503A (zh) * 2016-03-29 2018-11-23 赛灵思公司 判决反馈均衡器
WO2019205901A1 (zh) * 2018-04-23 2019-10-31 华为技术有限公司 一种纠错方法及纠错装置
CN110858824A (zh) * 2018-08-23 2020-03-03 默升科技集团有限公司 用于时钟恢复的基于预补偿器的量化
CN111294297A (zh) * 2018-12-06 2020-06-16 默升科技集团有限公司 温度计编码的展开的dfe选择元件
CN113890800A (zh) * 2020-07-02 2022-01-04 默升科技集团有限公司 具有部分抽头展开的决策反馈均衡器

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9537681B1 (en) 2014-03-31 2017-01-03 Altera Corporation Multimode equalization circuitry
CN104104627A (zh) * 2014-08-01 2014-10-15 王红星 基于初始化参数传递的并行判决反馈均衡方法及装置
US9924246B2 (en) 2015-12-17 2018-03-20 Credo Technology Group Limited Transition replacement for current leveling in a high-speed transmitter
US11032111B2 (en) 2018-08-28 2021-06-08 Credo Technology Group Limited Serdes pre-equalizer having adaptable preset coefficient registers
US11231740B2 (en) * 2019-02-06 2022-01-25 Credo Technology Group Limited Clock recovery using between-interval timing error estimation
US11005567B2 (en) * 2019-07-01 2021-05-11 Credo Technology Group Limited Efficient multi-mode DFE
US10728059B1 (en) 2019-07-01 2020-07-28 Credo Technology Group Limited Parallel mixed-signal equalization for high-speed serial link
US11018656B1 (en) 2019-11-21 2021-05-25 Credo Technology Group Limited Multi-function level finder for serdes
US11171815B2 (en) * 2020-01-21 2021-11-09 Credo Technology Group Limited Digital equalizer with overlappable filter taps
US10880130B1 (en) 2020-03-30 2020-12-29 Credo Technology Group Limited SerDes equalization for short, reflective channels
CN112600774B (zh) * 2020-11-27 2022-06-28 玄武石半导体(武汉)有限公司 高速接口电路的均衡器及其控制方法
CN115460481B (zh) * 2021-06-09 2024-08-27 上海诺基亚贝尔股份有限公司 用于通信的光线路终端、方法、装置和计算机可读存储介质
US11831473B2 (en) 2022-03-28 2023-11-28 Credo Technology Group Limited Reduced-complexity maximum likelihood sequence detector suitable for m-ary signaling

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6192072B1 (en) * 1999-06-04 2001-02-20 Lucent Technologies Inc. Parallel processing decision-feedback equalizer (DFE) with look-ahead processing
CN101438494A (zh) * 2004-04-09 2009-05-20 上海奇普科技有限公司 由从信道接收的信号的采样导出均衡值的装置和方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081562A (en) 1997-10-22 2000-06-27 Hitachi Ltd. Implementing reduced-state viterbi detectors
US6856790B1 (en) 2000-03-27 2005-02-15 Marvell International Ltd. Receiver with dual D.C. noise cancellation circuits
US6870881B1 (en) 2000-08-24 2005-03-22 Marvell International Ltd. Feedforward equalizer for DFE based detector
US7239652B2 (en) 2002-01-28 2007-07-03 Broadcom Corporation Pipelining of multiplexer loops in a digital circuit
US7333580B2 (en) 2002-01-28 2008-02-19 Broadcom Corporation Pipelined parallel processing of feedback loops in a digital circuit
US6977492B2 (en) 2002-07-10 2005-12-20 Marvell World Trade Ltd. Output regulator
US7522899B1 (en) 2004-07-15 2009-04-21 Marvell International Ltd. Image rejection scheme for receivers
US7158061B1 (en) 2004-07-28 2007-01-02 Marvell International, Ltd. A/D converter for wideband digital communication
US7688968B1 (en) 2004-09-16 2010-03-30 Marvell International Ltd. Adaptive analog echo/next cancellation
US7684778B1 (en) 2005-02-23 2010-03-23 Marvell International Ltd. Image cancellation in receivers
US7646833B1 (en) 2005-05-23 2010-01-12 Marvell International Ltd. Channel equalization in receivers
US7577892B1 (en) 2005-08-25 2009-08-18 Marvell International Ltd High speed iterative decoder
US7425910B1 (en) 2006-02-27 2008-09-16 Marvell International Ltd. Transmitter digital-to-analog converter with noise shaping
US7987396B1 (en) 2008-09-10 2011-07-26 Marvell International Ltd. Reducing bit-error rate using adaptive decision feedback equalization
US8276052B1 (en) 2009-01-20 2012-09-25 Marvell International Ltd. Iterative PRBS seed recovery using soft decisions
US8638886B2 (en) 2009-09-24 2014-01-28 Credo Semiconductor (Hong Kong) Limited Parallel viterbi decoder with end-state information passing
US8301036B2 (en) * 2009-11-15 2012-10-30 Credo Semiconductor (Hong Kong) Limited High-speed adaptive decision feedback equalizer
US8457190B2 (en) 2010-07-30 2013-06-04 Broadcom Corporation Summer block for a decision feedback equalizer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6192072B1 (en) * 1999-06-04 2001-02-20 Lucent Technologies Inc. Parallel processing decision-feedback equalizer (DFE) with look-ahead processing
CN101438494A (zh) * 2004-04-09 2009-05-20 上海奇普科技有限公司 由从信道接收的信号的采样导出均衡值的装置和方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107615724A (zh) * 2015-06-05 2018-01-19 德克萨斯仪器股份有限公司 用于处理串行数据流的装置
CN105187342A (zh) * 2015-08-13 2015-12-23 清华大学 用于高速串行接口接收端的低功耗3抽头判决反馈均衡器
CN105187342B (zh) * 2015-08-13 2018-05-29 清华大学 用于高速串行接口接收端的低功耗3抽头判决反馈均衡器
CN108292512B (zh) * 2015-08-31 2021-07-09 华为技术有限公司 判决反馈均衡电路的流水线型多路复用器环架构
CN108292512A (zh) * 2015-08-31 2018-07-17 华为技术有限公司 判决反馈均衡电路的流水线型多路复用器环架构
CN108886503B (zh) * 2016-03-29 2021-08-24 赛灵思公司 判决反馈均衡器
CN108886503A (zh) * 2016-03-29 2018-11-23 赛灵思公司 判决反馈均衡器
WO2017219533A1 (en) * 2016-06-23 2017-12-28 Huawei Technologies Co., Ltd. Multiplexer loop architecture for decision feedback equalizer circuits
CN108781195B (zh) * 2016-10-04 2021-02-12 默升科技集团有限公司 用于提供高速均衡的方法和装置
CN108781195A (zh) * 2016-10-04 2018-11-09 默升科技集团有限公司 用于判定反馈均衡器的复杂性降低的预计算
WO2019205901A1 (zh) * 2018-04-23 2019-10-31 华为技术有限公司 一种纠错方法及纠错装置
US11316717B2 (en) 2018-04-23 2022-04-26 Huawei Technologies Co., Ltd. Error correction method and apparatus
CN110858824A (zh) * 2018-08-23 2020-03-03 默升科技集团有限公司 用于时钟恢复的基于预补偿器的量化
CN110858824B (zh) * 2018-08-23 2022-05-24 默升科技集团有限公司 用于时钟恢复的基于预补偿器的量化
CN111294297A (zh) * 2018-12-06 2020-06-16 默升科技集团有限公司 温度计编码的展开的dfe选择元件
CN111294297B (zh) * 2018-12-06 2022-09-27 默升科技集团有限公司 温度计编码的展开的dfe选择元件
CN113890800A (zh) * 2020-07-02 2022-01-04 默升科技集团有限公司 具有部分抽头展开的决策反馈均衡器
CN113890800B (zh) * 2020-07-02 2024-04-26 默升科技集团有限公司 具有部分抽头展开的决策反馈均衡器

Also Published As

Publication number Publication date
US9071479B2 (en) 2015-06-30
CN103634248B (zh) 2017-09-22
US20140056346A1 (en) 2014-02-27

Similar Documents

Publication Publication Date Title
CN103634248A (zh) 高速并行判决反馈均衡器、均衡方法及信道接口模块
US9935800B1 (en) Reduced complexity precomputation for decision feedback equalizer
CN103891229B (zh) 用于执行投机判决反馈均衡的方法和装置
US8301036B2 (en) High-speed adaptive decision feedback equalizer
CN112187683B (zh) 用于高速串行链路的并行混合信号均衡的设备及方法
US8837570B2 (en) Receiver with parallel decision feedback equalizers
EP3314835A1 (en) High speed communications system
WO2006019479A1 (en) Approximate bit-loading for data transmission over frequency-selective channels
US10447509B1 (en) Precompensator-based quantization for clock recovery
TWI311876B (en) Prescribed response precoding for channels with intersymbol interfrrence
US8937995B2 (en) Equalizer and equalizing method thereof
WO2005022745A1 (en) Operating frequency reduction for transversal fir filter
US7324589B2 (en) Method and system for providing error compensation to a signal using feedback control
US7830956B2 (en) Method and system for processing a sampled signal
CN113890800B (zh) 具有部分抽头展开的决策反馈均衡器
CN113225278B (zh) 具有可重叠滤波器抽头的数字均衡器
US11570024B2 (en) Equalizer with perturbation effect based adaptation
CN115996110A (zh) 位级模式重定时器
WO2001065788A9 (en) System and method for high speed communications using digital signal processing
US7289555B2 (en) Method and system for signal processing using vector output from scalar data
CN109873778A (zh) 线性反馈均衡
CN111541633B (zh) 使用间隔间定时误差估计的改进的时钟恢复
CN111294297B (zh) 温度计编码的展开的dfe选择元件
US11005567B2 (en) Efficient multi-mode DFE
JP2005020750A (ja) 高速シリアルリンクのための判定帰還形等化

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210609

Address after: 200120 9 / F, building 28, 2555 xiupu Road, Pudong New Area, Shanghai

Patentee after: Mercure Technology (Shanghai) Co.,Ltd.

Address before: Room 223, block a, 563 Songtao Road, Pudong New Area, Shanghai 201203

Patentee before: CREDO SEMICONDUCTOR (HONG KONG) Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210809

Address after: Grand Cayman Islands

Patentee after: Credo Technology Group Ltd.

Address before: 201315 Floor 9, building 28, No. 2555, xiupu Road, Pudong New Area, Shanghai

Patentee before: Mercure Technology (Shanghai) Co.,Ltd.