CN103891229B - 用于执行投机判决反馈均衡的方法和装置 - Google Patents

用于执行投机判决反馈均衡的方法和装置 Download PDF

Info

Publication number
CN103891229B
CN103891229B CN201280051677.7A CN201280051677A CN103891229B CN 103891229 B CN103891229 B CN 103891229B CN 201280051677 A CN201280051677 A CN 201280051677A CN 103891229 B CN103891229 B CN 103891229B
Authority
CN
China
Prior art keywords
signal
group
comparator
coupled
balanced
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280051677.7A
Other languages
English (en)
Other versions
CN103891229A (zh
Inventor
N·C·瓦瑞克
R·F·帕亚讷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN103891229A publication Critical patent/CN103891229A/zh
Application granted granted Critical
Publication of CN103891229B publication Critical patent/CN103891229B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03343—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive
    • H04L2025/0349—Tapped delay lines time-recursive as a feedback filter

Abstract

提供用于均衡所接收的信号的方法和装置。利用具有发射符的编码方案滤波并通过信道（400）发射信号。示例SerDes（串行解串器）链路300采用非归零码（NRZ）编码方案。所发射的信号被整形以使得发射滤波器（302）（例如，FIR滤波器）和均衡器（304）调整在均衡窗口中的一组抽头，使得来自该组的抽头基本上彼此相等。然后利用比较器电平显著降低的投机数字前端（DFE）电路（305）在均衡的信号中补偿符号间干扰。

Description

用于执行投机判决反馈均衡的方法和装置
技术领域
本发明一般涉及均衡，并且更具体地涉及判决反馈均衡器(DFE)。
背景技术
转到图1，可以看到常规的串行器/解串器(SerDes)链路100。在操作中，串行器101能够生成串行化的信号，以利用发射器103(其可包括缓冲器102)传输穿过信道104。在信号x[n]被传输穿过信道104时，编码方案(其具有发射符)被采用。编码方案的示例为2电平脉冲幅度调制(2-PAM)方案(其被称为非归零或NRZ)。对于NRZ方案，发射符为-1和+1。该发射的信号y[t]由接收器105接收。然而，这个信号通常由符号间干扰(ISI)导致失真，因此，当信号通过模数转换器(ADC)106进行数字化之后，DFE回路107可补偿ISI。
在这种配置中，DFE回路107是不断自适应的，以便调整其反馈从而补偿ISI。为此，DFE回路采用加法器108、比较电路110和滤波器112(其通常为有限脉冲响应或FIR滤波器)。一般来讲，DFE回路107(具体地，和滤波器112)利用后标记抽头执行该ISI补偿。在图2中，可以看到有效的链路脉冲响应的示例，其中h0是主标记并且h1和h2是后标记抽头。在本例中，接收的信号y[t]的样本如下：
(1)y[n]＝h0*x[n]+h1*x[n-l]+h2*x[n-2]+O，
其中O为低阶干扰(其在本例中忽略不计)。然后滤波器112能够生成ISI表达式：
(2)h1*x[n-1]+h2*x[n-2]。
当从信号y[n]中减去这个ISI表达式时，有效地补偿ISI。这种配置存在的问题是DFE回路107的速度受限于在一个符号周期中计算等式(2)的ISI表达式的能力。
例如，如果采用NRZ编码方案，计算可以被近似。由于信号x[n]可以被假设为±1，则等式(2)的ISI表达式可假设为：
(3)h1+h2；
(4)h1-h2；
(5)-h1+h2；或
(6)-h1-h2。
因此，DFE回路107可以用SerDes链路200的接收器201中的DFE回路203代替，如图3所示。这通常称作投机DFE。在这种配置中，补偿器206-1至206-4基本上同时计算等式(3)至(6)，并由比较器204-1至204-4确定比较结果。这些比较结果由多路复用器或复用器208进行多路复用，其中选择信号SELECT是根据信号x[n-1]和x[n-2]计算的。
图3示出的SerDes链路200可以扩展，以便与其它编码方案(例如M-PAM)和大量的后标记抽头一起采用。但是，这种投机DFE配置存在一些问题，即复杂性、功耗和面积使用率，这在很大程度上归因于比较器的数量。如图3所示，采用四个比较器，但是对于M-PAM系统，比较器的数量为MN，其中M为发射符的数量并且N为抽头的数量。对于具有2个抽头和3个判决电平的4-PAM系统，每个判决电平有16个比较器以及总共48个比较器(可参见图4的示例)。因此，需要一种改善的DFE。
一些其它常规的系统在以下文献中描述：美国专利7,539,243号；美国专利7,792,187号；美国专利7,822,114号；美国专利授权前公开号2008/0187036；美国专利授权前公开号2009/0285277；美国专利授权前公开号2009/0304066；美国专利授权前公开号2010/0054324；以及van Ierssel等人的”An Adaptive 4-PAM Decision-Feedback Equalizerfor Chip-to-Chip Signaling,”IEEE Intl.SOC Conf.Proceedings，2004年，9月12-15日，第297-300页。
发明内容
一种示例装置实施例，该装置包括：具有发射滤波器的发射器；具有均衡器和判决反馈均衡器(DFE)回路的接收器，所述均衡器经配置而接收来自通信信道的信号，通信信道具有编码方案的多个发射符中的至少一个，其中均衡器和发射滤波器经配置以调整在均衡窗口中的一组抽头，使得来自该组的抽头基本上彼此相等；判决反馈均衡器(DFE)回路耦合于均衡器并且经配置以补偿符号间干扰(ISI)；以及耦合于发射器和接收器之间的信道。
在示例中，DFE回路还可包括：模数转换器(ADC)，其耦合于均衡器；一组差电路，其生成一组差信号，其中每个差电路耦合于ADC，并且其中每个差电路通过采用至少一个抽头计算至少一个差信号；以及一组比较器，其中每个比较器耦合于至少一个差电路。
发射滤波器可以是有限脉冲响应(FIR)滤波器。
在示例中，DFE回路还可包括多路复用器，其耦合于该组比较器中的每个比较器。
在示例中，编码方案可以是非归零(NRZ)，抽头的数量可以为2，并且比较器的数量可以为3。
在示例中，编码方案可以为M电平脉冲幅度调制(M-PAM)，抽头的数量可以为N，并且比较器的数量可以为[N*(M-1)+1]*(M-1)。
在示例中，FIR滤波器可以对脉冲响应的主标记整形，从而合并来自相邻M-PAM判决电平的比较器电平，使得比较器的最小数量可以为[N*(M-1)+1)]*(M-1)-N*(M-1)*(M-2)/2。
在示例方法实施例中，该方法包括：对信号滤波从而生成已滤波的信号；利用编码方案通过信道发射所述已滤波的信号，使得所发射的信号被接收器接收，其中编码方案具有多个发射符；均衡所发射的信号从而生成已均衡的信号，其中均衡和滤波步骤调整在均衡窗口中的一组抽头，使得该组中的抽头基本上彼此相等；以及在已均衡的信号中补偿ISI。
在示例中，滤波步骤还可包括应用FIR滤波器。
在示例中，补偿步骤还可包括：数字化已均衡的信号从而生成已数字化的信号；利用该组抽头从已数字化的信号计算多个差信号；执行与多个差信号的多个比较从而生成多个比较结果；以及多路复用多个比较结果。
在示例中，滤波步骤还可包括对有效脉冲响应整形，从而合并来自相邻的M-PAM判决电平的比较器电平，使得比较器的最小数量可以为[N*(M-1)+1)]*(M-1)－N*(M-1)*(M-2)/2。
在另一个实施例中，提供一种串行器/解串器(SerDes)链路。示例SerDes链路实施方式包括：串行器；耦合于串行器的发射器，其中发射器具有发射滤波器；具有均衡器以及判决反馈均衡器(DFE)回路的接收器，均衡器经配置以接收来自通信信道的信号，通信信道具有编码方案的多个发射符中的至少一个，其中均衡器和发射滤波器经配置以调整在均衡窗口中的一组抽头，使得该组中的抽头基本上彼此相等；判决反馈均衡器(DFE)回路耦合于均衡器并且经配置以补偿符号间干扰(ISI)；信道，其耦合于发射器和接收器之间；以及解串器，其耦合于DFE回路。
附图说明
图1示出常规的SerDes链路；
图2示出至图1的接收器的信号输入；
图3示出采用投机DFE的常规SerDes链路；
图4示出利用图3的SerDes链路的4-PAM系统的比较器电平；
图5示出结合本发明的原理的示例SerDes链路；以及
图6和7示出图5的SerDes链路的示例比较器电平。
具体实施方式
回顾图4，作为示例，存在多个重叠的电平，因此有可能消除冗余或退化。
根据本发明的示例SerDes链路300在图5中示出。为简单起见，SerDes链路300采用NRZ编码方案，但是相同的配置可应用于其它方案，例如M-PAM。对于SerDes链路300，均衡器304(其通常为模拟均衡器)和发射滤波器302(其通常为FIR滤波器)分别嵌入接收器303和发射器301中。均衡器304和滤波器302能够迫使(至少一些)后标记抽头彼此相等。例如，如果DFE回路303具有能够被强制为彼此相等(即，h1＝h2＝h)的2个抽头(即，h1和h2)，允许等式(3)至(6)变成2h，0，0和-2h。实际上，通过这样做，用于带有N个抽头的M-PAM(例如)的比较器数量利用SerDes链路200从MN减少到：
(7)[N*(M-1)+1]*(M-1)
因此，对于图5中示出的示例(其利用带有2个抽头的NRZ编码方案并且具有2*(2-1)+1＝3个比较器)，比较器310-1至310-3与差电路(其通常为加法器308-1至308-1和补偿器306-1至306-3)和多路复用器312一起被采用。对于图6中示出的示例(其为具有2个抽头和3个类似于图4示出电平的比较器电平的4-PAM系统)，比较器的数量为3*(2*(4-1)+1)＝21。
为进一步减少比较器的数量，脉冲响应的主标记或h0可被发射滤波器302修改，从而消除其它看似退化的比较器电平，如图7的示例所示。例如，如果对于带有2个抽头和3个比较器电平的4-PAM系统，迫使脉冲响应的主标记或h0等于1/4的后标记抽头(即，h0＝h/4)，则比较器的数量可减少至15。具体地，对于带有N个抽头的M-PAM系统，比较器的最少数量为：
(8)[N*(M-1)+1)]*(M-1)-N*(M-1)*(M-2)/2
因此，可以进一步降低SerDes链路300的复杂度。
传输编码可被用作为降低SerDes链路300的复杂度的另一个特征。借助传输编码，使用枚举的传输比特序列，使得某些ISI电平(或比较器)将被使用。由于某些ISI电平被使用，使得可以进一步帮助减少比较器的数量。作为示例，NRZ编码方案可包括“运行长度”传输编码，其中序列“100”和“011”被阻止。通过借助NRZ编码方案利用“运行长度”传输编码，可省略电平2*h和-2*h，因为“0”电平会是仅使用的电平。
本领域技术人员将了解在所要求保护的发明的范围内，可对所描述的例子做出修改，并且许多其它实施方式也是可能的。

Claims (19)

1.一种用于处理信号的装置，包括：
具有发射滤波器的发射器；
接收器，其具有：
均衡器，其经配置以接收来自通信信道的信号，所述通信信道具有编码方案的多个发射符中的至少一个，其中所述均衡器和发射滤波器经配置以调整在均衡窗口中的一组抽头，使得所述组中的所述抽头基本上彼此相等；以及
判决反馈均衡器回路，即DFE回路，其耦合于所述均衡器并且经配置以补偿符号间干扰，即ISI；以及
信道，其耦合于所述发射器和接收器之间。
2.如权利要求1所述的装置，其中所述DFE回路还包括：
模数转换器，即ADC，其耦合于所述均衡器；
一组差电路，其生成一组差信号，其中每个差电路耦合于所述ADC，并且其中每个差电路通过采用至少一个所述抽头计算至少一个差信号；以及
一组比较器，其中每个比较器耦合于至少一个所述差电路。
3.如权利要求2所述的装置，其中所述发射滤波器为有限脉冲响应滤波器即FIR滤波器。
4.如权利要求3所述的装置，其中所述DFE回路还包括多路复用器，其耦合于该组比较器中的每个比较器。
5.如权利要求4所述的装置，其中所述编码方案为非归零，即NRZ，并且其中抽头数量为2，并且其中比较器数量为3。
6.如权利要求4所述的装置，其中所述编码方案为M电平脉冲幅度调制，即M-PAM，并且其中抽头数量为N，并且其中比较器数量为[N*(M-1)+1]*(M-1)。
7.如权利要求6所述的装置，其中所述FIR滤波器对脉冲响应的主标记整形，从而合并来自相邻的M-PAM判决电平的比较器电平，使得比较器的最小数量为[N*(M-1)+1)]*(M-1)-N*(M-1)*(M-2)/2。
8.一种用于处理信号的方法，包括：
对信号滤波从而生成已滤波的信号；
利用编码方案通过信道发射所述已滤波的信号，使得所发射的信号被接收器接收，其中所述编码方案具有多个发射符；
均衡所述所发射的信号从而生成已均衡的信号，其中均衡和滤波的步骤调整在均衡窗口中的一组抽头，使得所述组中的所述抽头基本上彼此相等；以及
在所述已均衡的信号中补偿ISI。
9.如权利要求8所述的方法，其中滤波的步骤还包括采用FIR滤波器。
10.如权利要求9所述的方法，其中补偿的步骤还包括：
数字化所述已均衡的信号从而生成已数字化的信号；
利用该组抽头根据所述已数字化的信号计算多个差信号；
执行与所述多个差信号的多个比较从而生成多个比较结果；以及
多路复用所述多个比较结果。
11.如权利要求10所述的方法，其中所述编码方案为M-PAM，并且其中抽头数量为N，并且其中比较器数量为[N*(M-1)+1]*(M-1)。
12.如权利要求11所述的方法，其中滤波的步骤还包括对脉冲响应的主标记整形，从而合并来自相邻的M-PAM判决电平的比较器电平，使得比较器的最小数量为[N*(M-1)+1)]*(M-1)-N*(M-1)*(M-2)/2。
13.一种串行器/解串器链路，即SerDes链路，包括：
串行器；
发射器，其耦合于所述串行器，其中所述发射器具有发射滤波器；
接收器，其具有：
均衡器，其经配置以接收来自通信信道的信号，所述通信信道具有编码方案的多个发射符中的至少一个，其中所述均衡器和发射滤波器经配置以调整在均衡窗口中的一组抽头，使得所述组中的所述抽头基本上彼此相等；以及
判决反馈均衡器回路，即DFE回路，其耦合于所述均衡器并且经配置以补偿符号间干扰，即ISI；
信道，其耦合于所述发射器和接收器之间；以及
解串器，其耦合于所述DFE回路。
14.如权利要求13所述的SerDes链路，其中所述DFE回路还包括：
模数转换器，即ADC，其耦合于所述均衡器；
一组差电路，其生成一组差信号，其中每个差电路耦合于所述ADC，并且其中每个差电路通过采用至少一个所述抽头计算至少一个差信号；以及
一组比较器，其中每个比较器耦合于至少一个所述差电路。
15.如权利要求14所述的SerDes链路，其中所述发射滤波器为有限脉冲响应滤波器，即FIR滤波器。
16.如权利要求15所述的SerDes链路，其中所述DFE回路还包括多路复用器，其耦合于该组比较器中的每个比较器。
17.如权利要求16所述的SerDes链路，其中所述编码方案为非归零即NRZ，并且其中抽头数量为2，并且其中比较器数量为3。
18.如权利要求16所述的SerDes链路，其中所述编码方案为M电平脉冲幅度调制即M-PAM，并且其中抽头的数量为N，并且其中比较器数量为[N*(M-1)+1]*(M-1)。
19.如权利要求18所述的SerDes链路，其中所述FIR滤波器对脉冲响应的主标记整形，从而合并来自相邻的M-PAM判决电平的比较器电平，使得比较器的最小数量为[N*(M-1)+1)]*(M-1)-N*(M-1)*(M-2)/2。
CN201280051677.7A 2011-10-21 2012-10-22 用于执行投机判决反馈均衡的方法和装置 Active CN103891229B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/278,851 2011-10-21
US13/278,851 US8693531B2 (en) 2011-10-21 2011-10-21 Method and apparatus for performing speculative decision feedback equalization
PCT/US2012/061272 WO2013059771A1 (en) 2011-10-21 2012-10-22 Method and apparatus for performing speculative decision feedback equalization

Publications (2)

Publication Number Publication Date
CN103891229A CN103891229A (zh) 2014-06-25
CN103891229B true CN103891229B (zh) 2017-06-13

Family

ID=48135955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280051677.7A Active CN103891229B (zh) 2011-10-21 2012-10-22 用于执行投机判决反馈均衡的方法和装置

Country Status (4)

Country Link
US (1) US8693531B2 (zh)
JP (1) JP2015501589A (zh)
CN (1) CN103891229B (zh)
WO (1) WO2013059771A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6102533B2 (ja) * 2013-06-05 2017-03-29 富士通株式会社 受信回路
US9143371B1 (en) 2013-07-15 2015-09-22 Pmc-Sierra Us, Inc. Method for reducing jitter in receivers
US9020022B1 (en) * 2013-08-02 2015-04-28 Pmc-Sierra Us, Inc. Analog finite impulse response adaptation method and apparatus
JP6171843B2 (ja) * 2013-10-25 2017-08-02 富士通株式会社 受信回路
US9319249B2 (en) * 2014-08-27 2016-04-19 eTopus Technology Inc. Receiver for high speed communication channel
US9537682B2 (en) * 2015-03-17 2017-01-03 Intel Corporation High speed receiver with one-hot decision feedback equalizer
US9660843B2 (en) * 2015-06-05 2017-05-23 Texas Instruments Incorporated Apparatus for processing a serial data stream
JP6631089B2 (ja) * 2015-08-21 2020-01-15 富士通株式会社 判定帰還型等化回路及び受信回路
US9699007B2 (en) * 2015-08-31 2017-07-04 Huawei Technologies Co., Ltd. Pipeline multiplexer loop architecture for decision feedback equalizer circuits
JP6597295B2 (ja) * 2015-12-25 2019-10-30 富士通株式会社 受信器及びその制御方法
US9742597B1 (en) * 2016-03-29 2017-08-22 Xilinx, Inc. Decision feedback equalizer
US9800435B1 (en) * 2016-06-23 2017-10-24 Huawei Technologies Co., Ltd. Multiplexer loop architecture for decision feedback equalizer circuits
US9860087B1 (en) 2016-08-31 2018-01-02 International Business Machines Corporation Low power speculative decision feedback equalizer
CN107733821A (zh) * 2017-09-26 2018-02-23 北京集创北方科技股份有限公司 信道补偿方法和装置
US10187234B1 (en) * 2017-11-13 2019-01-22 Huawei Technologies Co., Ltd. Decision feedback equalizers and methods of decision feedback equalization
KR102291598B1 (ko) * 2017-12-07 2021-08-23 칸도우 랩스 에스에이 눈 스코프 측정치의 판정 피드백 등화 보정
CN111801628A (zh) 2018-06-27 2020-10-20 拉姆伯斯公司 使用补偿决策区域进行决策反馈均衡的方法和电路
TWI693811B (zh) * 2018-12-19 2020-05-11 國立交通大學 多位準脈衝振幅調變接收裝置
DE102019131216B3 (de) * 2019-11-19 2021-05-06 Endress+Hauser Flowtec Ag Puls-Amplituden-Modulations-Transceiver, Feldgerät und Verfahren zum Betreiben des Puls-Amplituden-Modulations-Transceivers
CN111525936B (zh) * 2020-05-07 2021-11-16 江苏集萃智能集成电路设计技术研究所有限公司 硬件复用的nrz/pam4双模接收机
US11483184B2 (en) * 2020-12-11 2022-10-25 Intel Corporation Multi pulse amplitude modulation signaling decision feedback equalizer having power differentiating modes and tap-weight re-configuration

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1358310A (zh) * 2000-01-17 2002-07-10 松下电器产业株式会社 数字记录数据再生装置
CN1494230A (zh) * 2002-11-01 2004-05-05 上海奇普科技有限公司 一种可变步长受网格解码器输出影响的自适应均衡器
CN1659840A (zh) * 2002-06-04 2005-08-24 高通股份有限公司 具有判决反馈均衡器和线性均衡器之间的选择的接收器
CN101291307A (zh) * 2007-04-18 2008-10-22 联发科技股份有限公司 均衡器以及映像方法
CN101304495A (zh) * 2008-06-26 2008-11-12 湖南大学 一种重影消除均衡器
CN101427471A (zh) * 2006-03-24 2009-05-06 塞瑞斯逻辑公司 具有量化器输出预测和比较器减少的△-∑调制器模拟-数字转换器
US7756197B1 (en) * 2003-11-26 2010-07-13 Pmc-Sierra, Inc. Built in self test (BIST) for high-speed serial transceivers

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870881B1 (en) 2000-08-24 2005-03-22 Marvell International Ltd. Feedforward equalizer for DFE based detector
WO2002071713A2 (en) * 2001-03-01 2002-09-12 Broadcom Corporation Compensation of distortion due to channel and to receiver, in a parallel transmission system
US7656959B2 (en) * 2001-04-13 2010-02-02 Agere Systems Inc. Pipelined decision-feedback unit in a reduced-state viterbi detector with local feedback
US7397848B2 (en) 2003-04-09 2008-07-08 Rambus Inc. Partial response receiver
EP1856869B1 (en) * 2005-01-20 2017-09-13 Rambus Inc. High-speed signaling systems with adaptable pre-emphasis and equalization
US7561633B2 (en) 2005-07-13 2009-07-14 Leanics Corporation System and method for MIMO equalization for DSP transceivers
US7747172B2 (en) 2006-05-10 2010-06-29 Hayee M Imran Optical communication system having enhanced spectral efficiency using electronic signal processing
JP4947053B2 (ja) * 2006-09-14 2012-06-06 日本電気株式会社 判定負帰還型波形等化器
US8477834B2 (en) * 2006-11-16 2013-07-02 Rambus, Inc. Partial response decision-feedback equalization with adaptation based on edge samples
US7715474B2 (en) 2007-02-07 2010-05-11 International Business Machines Corporation Decision feedback equalizer (DFE) architecture
US7822114B2 (en) 2007-06-12 2010-10-26 International Business Machines Corporation Decision feedback equalizer using soft decisions
US7792187B2 (en) 2007-08-31 2010-09-07 International Business Machines Corporation Multi-tap decision feedback equalizer (DFE) architecture eliminating critical timing path for higher-speed operation
US7539243B1 (en) 2008-03-31 2009-05-26 International Business Machines Corporation Method and system for low-power integrating decision feedback equalizer with fast switched-capacitor feed forward path
US8121186B2 (en) 2008-06-06 2012-02-21 Lsi Corporation Systems and methods for speculative signal equalization
US8233523B2 (en) * 2008-06-20 2012-07-31 Fujitsu Limited Multidimensional asymmetric bang-bang control
US8270464B2 (en) * 2008-06-20 2012-09-18 Fujitsu Limited Decision feedback equalizer (DFE)
US8126045B2 (en) 2008-08-29 2012-02-28 International Business Machines Corporation System and method for latency reduction in speculative decision feedback equalizers
US8340171B2 (en) 2009-04-09 2012-12-25 Netlogic Microsystems, Inc. Method and apparatus for improving communication system performance in Tomlinson Harashima Precoding (THP) mode with a zero edge filter
US8325793B2 (en) * 2009-05-05 2012-12-04 Lsi Corporation Precursor ISI cancellation using adaptation of negative gain linear equalizer
JP5423793B2 (ja) * 2009-06-23 2014-02-19 日本電気株式会社 等化装置、等化方法及びプログラム
US8243782B2 (en) * 2009-06-29 2012-08-14 Lsi Corporation Statistically-adapted receiver and transmitter equalization
US8750366B2 (en) * 2009-09-11 2014-06-10 Nec Corporation Equalization device, equalization method, and recording medium
US9215112B2 (en) * 2010-02-23 2015-12-15 Rambus Inc. Decision feedback equalizer
US8164499B1 (en) * 2010-06-11 2012-04-24 Lattice Semiconductor Corporation Shared-array multiple-output digital-to-analog converter
US8504882B2 (en) * 2010-09-17 2013-08-06 Altera Corporation Circuitry on an integrated circuit for performing or facilitating oscilloscope, jitter, and/or bit-error-rate tester operations
US9071478B2 (en) * 2011-05-24 2015-06-30 Mediatek Inc. Methods for performing adaptive equalization and associated apparatus

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1358310A (zh) * 2000-01-17 2002-07-10 松下电器产业株式会社 数字记录数据再生装置
CN1659840A (zh) * 2002-06-04 2005-08-24 高通股份有限公司 具有判决反馈均衡器和线性均衡器之间的选择的接收器
CN1494230A (zh) * 2002-11-01 2004-05-05 上海奇普科技有限公司 一种可变步长受网格解码器输出影响的自适应均衡器
US7756197B1 (en) * 2003-11-26 2010-07-13 Pmc-Sierra, Inc. Built in self test (BIST) for high-speed serial transceivers
CN101427471A (zh) * 2006-03-24 2009-05-06 塞瑞斯逻辑公司 具有量化器输出预测和比较器减少的△-∑调制器模拟-数字转换器
CN101291307A (zh) * 2007-04-18 2008-10-22 联发科技股份有限公司 均衡器以及映像方法
CN101304495A (zh) * 2008-06-26 2008-11-12 湖南大学 一种重影消除均衡器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高频段下新MIMO时域均衡算法仿真研究;许文涛;《电视技术》;20110802;第35卷(第15期);第117-121页 *

Also Published As

Publication number Publication date
JP2015501589A (ja) 2015-01-15
CN103891229A (zh) 2014-06-25
US8693531B2 (en) 2014-04-08
US20130101000A1 (en) 2013-04-25
WO2013059771A1 (en) 2013-04-25

Similar Documents

Publication Publication Date Title
CN103891229B (zh) 用于执行投机判决反馈均衡的方法和装置
US8837570B2 (en) Receiver with parallel decision feedback equalizers
US8027409B2 (en) Noise prediction-based signal detection and cross-talk mitigation
US8743945B2 (en) Shift register based downsampled floating tap decision feedback equalization
US9935800B1 (en) Reduced complexity precomputation for decision feedback equalizer
US9294313B2 (en) Receiver with pipelined tap coefficients and shift control
US8831142B2 (en) Adaptive cancellation of voltage offset in a communication system
CN112187683B (zh) 用于高速串行链路的并行混合信号均衡的设备及方法
JP2005531989A (ja) 通信路を等化する方法および装置
CN103634248A (zh) 高速并行判决反馈均衡器、均衡方法及信道接口模块
JP2015501589A5 (zh)
US20150043628A1 (en) Serdes communications with retiming receiver supporting link training
US10523471B2 (en) Look ahead based method and apparatus for equalizing pulse amplitude modulation electronic signals
US10447509B1 (en) Precompensator-based quantization for clock recovery
CN109981502B (zh) 一种基于自适应矩估计的数据接收方法及接收系统
US20060056521A1 (en) High-speed precoders for communication systems
CN109873778B (zh) 线性反馈均衡器
US9716603B2 (en) Framing scheme for continuous optical transmission systems
CN113973033B (zh) 具有基于扰动影响的自适应的均衡器
US11005567B2 (en) Efficient multi-mode DFE
US10680856B1 (en) Thermometer-encoded unrolled DFE selection element
US9426004B1 (en) Method for reducing jitter in receivers
US11451417B1 (en) Power-efficient nonlinear equalizers and methods
CN109217937B (zh) 一种数据接收方法及接收装置
CN111541633B (zh) 使用间隔间定时误差估计的改进的时钟恢复

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant