CN111801628A - 使用补偿决策区域进行决策反馈均衡的方法和电路 - Google Patents

使用补偿决策区域进行决策反馈均衡的方法和电路 Download PDF

Info

Publication number
CN111801628A
CN111801628A CN201980015989.4A CN201980015989A CN111801628A CN 111801628 A CN111801628 A CN 111801628A CN 201980015989 A CN201980015989 A CN 201980015989A CN 111801628 A CN111801628 A CN 111801628A
Authority
CN
China
Prior art keywords
dfe
symbol
reference voltage
voltage levels
symbols
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980015989.4A
Other languages
English (en)
Inventor
王楠延
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rambus Inc
Original Assignee
Rambus Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rambus Inc filed Critical Rambus Inc
Publication of CN111801628A publication Critical patent/CN111801628A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive
    • H04L2025/03503—Tapped delay lines time-recursive as a combination of feedback and prediction filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

一种决策反馈均衡器(DFE)相对于全范围的p个参考电压电平对输入信号进行采样，以将由输入信号表示的符号放置在一电压区域内。DFE得出针对该电压区域的一组暂定决策，该组暂定决策排除了针对所考虑的符号的可能值中的至少一个。然后，反馈级从暂定决策中选择最终决策。

Description

使用补偿决策区域进行决策反馈均衡的方法和电路
背景技术
二进制通信系统仅使用两个符号(例如，相对较高和较低的电压)交替地表示逻辑1和逻辑0(即，1或0)来表示信息。但是，用于表示数字数据的电平数目不限于两个。例如，一种称为PAM-4的信令(用于4电平脉冲幅度调制)提供了四个离散的脉冲幅度(电压)，以便为每个符号传送两个二进制数据位(即，00、01、10或11)。一系列符号因此可以作为电压信号进行传送，该电压信号以能够反映该一系列符号的方式在电平之间转换。每个电压电平被保持以表示符号的时间被称为“符号时间”，可以传送符号的速度被称为“符号速率”。接收器通过将每个符号时间期间的电压与一个或多个参考电压电平进行比较，以在符号之间进行区分，以从信号中恢复一组符号。
高性能通信信道具有很多影响，这些影响使符号降级并且因此使它们难以解析。这些影响中的最主要影响的是频率相关信道损耗(色散)和来自阻抗不连续的反射。这些影响会导致相邻符号(电压电平)彼此干扰，并且通常统称为符号间干扰(ISI)。例如，相邻的相对较高压的符号可以扩展以提高相邻的较低电压的符号的电平；例如，如果所得到的电压失真足够高，则可能会错误地解释较低压符号。较低电压符号可能同样会在相邻的较高电压符号中引起错误。
ISI在较高信令速率下变得更加明显，最终使信号质量降级，使得原始传输的符号之间的区别可能丢失。一些接收器使用一个或多个均衡器来减轻ISI的影响。一种常见类型的均衡器(即，决策反馈均衡器(DFE))通过以下方式来校正由先前符号施加在当前符号上的ISI：将先前符号的值乘以“抽头值”(该抽头值为解决ISI而被校准)并且将结果乘积与用于解释当前符号的电压电平相加。因此，ISI(该ISI来自先前符号且趋向于提高(降低)当前符号的电平)被用于评估当前符号的参考中的相似提高(下降)所抵消。相同原理可以扩展到多个在前的符号。
在高速系统中，可能难以及时解析最近接收的符号，以计算它们对输入符号的影响并且施加必要的反馈。在某些DFE中符号预决策被使用，以缓解这种时序约束。每个接收的符号都基于假定决策反馈信号进行ISI补偿，并且根据决策参考电平进行采样以进行暂定符号预决策。然后，决策反馈环路用于在先前符号被解析之后在暂定预决策中进行选择。
使用预决策来延迟对先前符号的最终决策的需要减少了决策反馈环路的等待时间，并且有助于时序关键路径的时序收敛。不幸的是，该优点要求增加每个符号所需要的样本数目，并且因此增加所需要的电路面积和功率。对于正在考虑的每个先前符号，二进制信令需要两个暂定决策，先前符号的两个可能值中的每个有一个暂定决策。与常见的二进制方案相比，PAM-4信令使可能的反馈信号组合的数目增加了一倍，从而显著提高了功耗和电路面积。PAM-4还增加了需要考虑的预决策的数目，这使得时序收敛更加困难。
附图说明
在附图的图中，通过示例而非限制的方式示出了详细描述，并且附图中的相同的附图标记指代相似的元素，并且在附图中：
图1描绘了PAM-4DFE 100，该PAM-4DFE 100接收由于符号间干扰(ISI)而失真并且表示一系列符号的输入信号x(左下)，每个符号表示四个脉冲幅度(电压)中的一个脉冲幅度，以为每个符号传达两个二进制数据位。
图2包括眼图200和表205，它们示出了图1的ISI校准电路系统117如何计算ISI调节后的参考电平Vp-1:V0。
图3描绘了眼图300，其中图2的表205的ISI调节后的参考电压电平Vp-1:V0将接收信号电平的整个范围划分为13个决策区域R12:R0。
图4描绘了在给定先前符号值dn-1(k)的情况下，将当前符号值dn(k)的电压区域R12:R0与暂定符号值相关的暂定决策查找表(LUT)400。
图5详述了图1的包括第一开环级120(0)和第二开环级125(0)的开环均衡器105的一个切片500。
图6是决策树600，其示出了由第一开环级120(0)执行以标识图3所示的电压区域R12:R0以及与每个区域相关联的各组暂定决策TD12:TD0的二进制搜索。
图7描绘了类似于图4的LUT的暂定决策LUT 700，但是其包括部分区域决策r0、r1、r2和r3到电压区域R12:R0和暂定决策集TD12:TD0的映射。
图8A描绘了根据另一实施例的第二开环级800。
图8B示出了图8A的子级810如何共享来自子级805的各组暂定预决策TDq-1:TD0以产生细化的各组暂定预决策RTDq-1:RTD0。
具体实施方式
图1描绘了PAM-4DFE 100，该PAM-4DFE 100接收输入信号x(左下)，该输入信号x由于符号间干扰(ISI)而失真并且表示一系列符号，每个符号表示四个脉冲幅度(电压)之一，以传达每个符号的两个二进制数据位。DFE 100包括N+1个DFE切片(统称为“通道”)，每个切片进行操作的数据速率为输入信号x的数据速率的1/(N+1)倍，其中输入信号x相对于相邻DFE切片的时间偏移为一个符号时间。因此，N+1个DFE切片并行地处理输入信号x，以放宽对DFE 100的时序约束。通常，输入信号xn(k)表示在离散时间k的第n DFE切片的样本(其中n＝0:N)，并且输出信号dn(k)表示在离散时间k的针对第n DFE切片的样本值的最终决策(其中n＝0:N)。例如，DFE切片0对输入信号x0(k)的关于全范围的p个参考电压电平V[p-1:0]的符号进行采样，以将该符号放置在电压区域R内，做出一组暂定决策(tentative decision)TD(该暂定决策TD指示由电压区域R表示的可能的符号值)，并且考虑来自DFE切片N的先前符号dN(k-1)的值，以将暂定决策缩小到最终决策d0(k)。在一个实施例中，DFE切片的数目是三十二(N＝31)。
DFE 100包括开环(前馈)均衡器105和闭环(反馈)决策级110，它们中的每个被划分为N+1个切片。参考块115包括：ISI校准电路系统117，产生p个参考电压电平Vp-1:V0；以及预决策计算电路系统119，基于电压电平来产生q组暂定预决策TDq-1:TD0。如下所述，在给定其测量电压区域的情况下，每组暂定预决策标识采样符号的少于四个暂定值。因此，决策级110为每个传入符号从PAM-4系统的少于四个潜在值中进行选择。为了节省功率和面积，在该实施例中，来自块115的参考信号由所有N个DFE切片共享。
开环均衡器105包括第一开环级120和第二开环级125，每个开环级被划分为N+1个切片，以服务于DFE切片0到N中被类似标记的DFE切片。考虑DFE切片0，第一开环级120(0)对与参考电压电平Vp-1:V0的全部或子集有关的一系列符号x0(k)中的每个符号进行采样，以将针对该符号的电压电平定位在一组q个电压区域Rq-1:R0中的一个电压区域内。第二开环级125(0)使用所标识的电压区域来选择预决策集TDq-1:TD0中的一个预决策。
暂定决策集TDq-1:TD0(也称为“预决策集”)表示针对给定电压区域的可能的一个符号值或多个符号值，其中每组排除四个PAM-4值中的至少一个。每个暂定决策集还将一个或多个可能值与由先前符号所表示的值相关联。基于来自负责解析整个输入信号x中的先前符号的值的DFE切片N的先前决策dN(k-1)的解析值，决策级110(0)从可能值的暂定子集中选择最终决策d0(k)。通过将可能性数目减少为暂定子集，第二开环级125(0)简化做出最终决策的过程，并且从而简化了决策级110(0)的闭环决策反馈环路的时序收敛。
图2包括眼图200和表205，它们示出了图1的ISI校准电路系统117如何计算ISI调节后的参考电平(ISI-adjusted reference level)Vp-1:V0。PAM-4DFE 100传送四个符号值s3:s0。特别地，符号值s0是PAM-4发射电平(-3)的决策符号；符号值s1是PAM-4发射电平(-1)的决策符号；符号s2是PAM-4发射电平(1)的决策符号；符号值s3是PAM-4发射电平(3)的决策符号。这四个PAM-4信号电平使用三个标称参考电压电平来区分。参考电压电平Vb(底部电平)表示符号值s0与s1之间的决策边界；电压电平Vc(中央电平)是符号值s1与s2之间的决策边界；电压电平Vt(顶部电平)是符号值s2与s3之间的决策边界。
标称参考电平Vb、Vc和Vt使用DFE抽头进行调节，以生成3×22L个ISI调节后的参考电平，其中L是DFE抽头的数目。图1的DFE 100具有一个抽头，要求在以下等式1-3中提供的三组四个(十二个)参考电压电平。
Figure BDA0002654905770000051
Figure BDA0002654905770000052
Figure BDA0002654905770000053
向量cl＝[-αl,-βl,βl,αl](其中l＝0:L-1)表示用于从第l后光标(lth post-cursor)取消ISI的DFE抽头，m(l)∈{0,1,2,3}是用于选择向量cl中的第m(l)t项的索引；αl是当第l后光标决策为s3时(其中l＝0:L-1)要添加到接收信号(或从参考电平中减去)以进行ISI补偿的DFE抽头；βl是当第l后光标决策为s2时(其中l＝0:L-1)要添加到接收信号以进行ISI补偿的DFE抽头。
由于DFE抽头和参考电平在初始校准之后是固定的或者在操作中被周期性地调节，因此ISI调节后的参考电平是静态的或准静态的。ISI调节后的参考电平的计算可以实现为固件或低速逻辑以降低功耗。ISI调节后的参考电平由通道中的并行DFE切片共享。
考虑到先前的符号决策s0，通过减去对应的DFE抽头α0来调节顶部参考电平Vt。ISI调节后的参考电平Vt-α0代替Vt作为符号s2与s3之间的决策边界。对于三个其余的潜在的符号决策，也类似地计算顶部参考电压电平Vt的偏移，对于中央和底部参考电压电平Vc和Vb中的每个，计算四个偏移。在不失一般性的情况下，表205列出了用于一抽头PAM-4DFE的ISI调节后的参考电平，该抽头从第一后光标符号先前决策dn-1(k)中取消了ISI。计算抽头值是本领域技术人员众所周知的，因此省略了详细处理。
图3描绘了眼图300，其中图2的表205的ISI调节后的参考电压电平Vp-1:V0将接收信号电平的整个范围划分为13个ISI补偿后的决策区域R12:R0。在该示例中，有十二个参考电压电平和十三个决策区域，但是更多或更少的参考电压电平和决策区域可以用于PAM-4或其他调制方案。在一个实施例中，在八与十六和3×22L中的较小一者之间中选择p值(其中L是DFE抽头的数目)倾向于针对功率和面积进行优化。
最高和最低区域R12和R0对于它们所表示的符号值是决策性的。区域R12高于所有参考电压电平V11:V0，并且因此表示最大值s3。区域R0低于所有参考电压电平V11:V0，并且因此表示最小值s0。其余区域不是决策性的，但是确实排除了四个可能的符号值中的至少一个。电压区域R8例如在底部参考电压Vb(即，V1至V4)的所有可能的变型之上，并且因此不能表示最低符号值s0，而是可以表示任何其余符号值s1、s2和s3。预决策计算块119以这种方式使用ISI调节后的电压V0至V11来填充查找表(LUT)，该查找表(LUT)将来自R0至R12的每个电压区域与对应的可能的符号值集相关联，并且使这些集可用于开环级125。第二开环级125“查找”由第一开环级120标识的每个区域的可能值，以将四个可能的PAM-4符号值减少为暂定子集，并且从而减少为每个符号选择最终值的计算复杂性。例如，第二开环级125(0)可以使用来自第一开环级120(0)的电压区域R8来选择用于传递到决策级110(0)的暂定决策集TD8，并且从而允许级110(0)从符号值s1、s2和s3中选择最终决策d0(k)。
图4描绘了暂定决策查找表(LUT)400，在给定先前符号值dn-1(k)的情况下，该暂定决策查找表(LUT)400使得当前符号值dn(k)的电压区域R12:R0与暂定符号值相关。对于每个标识的电压区域R，第二开环级125(0)向决策级110(0)传递对应的暂定决策集TD，该对应的暂定决策集TD标识与先前符号值有关的一组暂定决策。返回电压区域R8的示例，LUT 400指示该电平对应于暂定决策集TD8，如果先前的符号为s3，则该暂定决策集TD8表示当前值s1；如果先前的值为s1或s2，则该暂定决策集TD8表示当前值s2；如果先前的值也为s0，则该暂定决策集TD8表示当前值s3。每组暂定预决策TD减少了可能的符号值的数目，这简化了决策级110的时序收敛。LUT 400可以是静态的或准静态的，并且可以使用固件或低速逻辑来实现。LUT 400可以由通道中的所有并行DFE切片共享以节省面积和功耗。
图5详述了图1的开环均衡器105的一个切片500，包括第一开环级120(0)和第二开环级125(0)。其余切片相同或相似。
第一开环级120(0)包括四个比较器505、510、515和520，其响应于全范围的参考电压电平V11:V0的子集而发出相应部分区域决策r0、r1、r2和r3。第二开环级125(0)对部分区域决策r3:r0的每个组合进行解码，以在暂定决策集TD12:TD0中，为区域R12:R0中的给定区域，选择例如在图4的LUT 400中指出的集合。
比较器505从左到右将当前符号x0(k)的电平与中间参考电压电平V5进行比较，如果当前符号的电平高于(低于)电平V5，则为部分区域决策r0，发出逻辑一(零)值。部分区域决策r0被馈送到第二级125(0)和多路复用器525，多路复用器525根据部分区域决策r0的值，将当前符号x0(k)与参考电压电平V2或V5进行比较，以发出第二部分区域决策r1。另外的两个多路复用器530和535继续针对其余参考电压电平进行该二进制搜索，直到该组部分区域决策r3:r0指示区域R12:R0之一。然后，第二级125(0)从集合TD12:TD0中产生对应的一组暂定决策。因此，通过在ISI补偿后的区域内定位每个符号的幅度，间接地补偿ISI。
图6是决策树600，其示出了二进制搜索，该二进制搜索由第一开环级120(0)执行以标识电压区域R12:R0以及与每个区域相关联的多组暂定决策TD12:TD0。每个区域被示出为具有四种前符号可能性(每种符号类型有一种前符号可能性)以及对应的暂定决策。如前所述，例如，如果先前符号为s3，则区域R8表示当前值s1，如果先前值为s1或s2，则区域R8表示当前值s2，如果先前值为s0，则R8表示当前值s3。暂定决策TD8传递指示这些关系的值，以允许决策级110基于先前符号的最终决策dn-1(k)来简单地选择最终决策dn(k)。
图7描绘了类似于图4的LUT的暂定决策LUT 700，但是其包括部分区域决策r0、r1、r2和r3到电压区域R12:R0和暂定决策集TD12:TD0的映射。
图8A描绘了第二开环级800，其可以用来代替图1的开环级125以产生进一步细化的各组暂定预决策RTDq-1:RTD0。第二开环级800包括第一开环子级805和第二开环子级810，每个开环子级被划分为N+1个切片，以便以结合图1详述的方式服务于DFE切片0至N中的被类似标记的DFE切片。
子级805产生与先前详述的相同的各组暂定预决策TDq-1:TD0，每组表示对于给定电压区域可能的一个或多个符号值。然后，子级810考虑来自相邻切片的暂定预决策，并且因此考虑先前符号的值，以进一步减小一组或多组暂定预决策TDq-1:TD0的大小并且从而产生细化的各组暂定预决策RTDq-1:RTD0。减少潜在符号值的数目进一步简化了例如级110的决策反馈的时序收敛。
图8B示出了图8A的子级810的切片如何共享各组暂定预决策TDq-1:TD0，以产生细化的各组暂定预决策RTDq-1:RTD0。延迟元件815将预决策TDN(k)延迟一个并行时钟周期，以将延迟后的预决策TDN(k-1)应用于子级810(0)。子级810的每个切片从相邻切片接收各组暂定预决策，该各组暂定预决策表示先前符号dn-1(k)的潜在值并且可以被用于进一步减少暂定符号值的数目。例如，参考图7，从相邻切片接收当前符号的暂定预决策TD4和先前的暂定预决策TD1的子级810的切片可以传递指示当前符号为s1或s2的一组细化的暂定决策。因为先前符号虽然没有确定但是已知没有值s3，所以与暂定决策TD4相关联的值s0被排除在考虑范围之外。
另一实施例将图3所示的幅度范围划分为例如四个区域，每个相应符号值s3:s0有一个区域，以用于并行地处理两个开环级的四个实例。每个第一开环级考虑的子区域的数目减少，并且每个第二级需要的LUT较小。该实施例可以减少前向数据路径的等待时间，特别是对于大量的DFE抽头和子区域。
尽管已经结合特定实施例描述了主题，但是也可以设想其他实施例。因此，所附权利要求的精神和范围不应当限于前面的描述。仅明确地叙述“用于……的装置”或“用于……的步骤”的权利要求应当按照《美国法典》第35条第112款要求的方式来解释。

Claims (23)

1.一种决策反馈均衡器(DFE)，包括：
输入节点，用于接收表示一系列符号的输入信号，所述符号中的每个符号表示一组可能的符号值中的一个符号值；
第一开环级，耦合到所述输入节点以接收所述一系列符号，所述第一开环级用于将所述一系列符号中的每个符号与一组参考电压电平进行比较，以标识电压区域；
第二开环级，耦合到所述第一开环级，以从所述电压区域中得出表示所述一组可能的符号值的子集的一组暂定决策；以及
反馈级，耦合到所述第二开环级，以响应于先前的最终决策来选择所述一组暂定决策中的一个暂定决策作为最终决策。
2.根据权利要求1所述的DFE，其中所述第一开环级响应于所述一系列符号中的每个符号的电平，从全范围的参考电压电平中选择所述一组参考电压电平。
3.根据权利要求2所述的DFE，其中每个符号与所述一组参考电压电平的所述比较相继地将该符号与所述一组参考电压电平中的每个参考电压电平进行比较。
4.根据权利要求3所述的DFE，其中所述第一开环级通过所述符号与所述一组参考电压电平中的每个参考电压电平的相继比较来针对所述电压区域执行二进制搜索。
5.根据权利要求1所述的DFE，其中所述第一开环级、所述第二开环级和所述反馈级是第一DFE切片的，所述DFE还包括附加DFE切片，每个附加DFE切片耦合到所述输入节点以接收所述一系列符号并且产生相应的一系列最终决策。
6.根据权利要求5所述的DFE，其中每个DFE切片的所述反馈级从所述DFE切片中的另一DFE切片接收所述先前的最终决策。
7.根据权利要求5所述的DFE，还包括参考电平发生器，所述参考电平发生器用于生成包括所述一组参考电压电平的全范围的参考电压电平，并且将所述全范围的参考电压电平施加到所述DFE切片中的每个DFE切片的所述第一开环级。
8.根据权利要求1所述的DFE，还包括耦合到所述第二开环级的查找表，所述查找表用于存储所述电压区域与所述一组符号值的子集之间的映射。
9.根据权利要求1所述的DFE，所述第二开环级包括子级，所述子级进一步从先前的一组暂定决策中选择所述一组暂定决策。
10.一种决策反馈均衡器(DFE)，包括：
输入节点，用于接收表示一系列符号的输入信号，所述符号中的每个符号表示一组可能的符号值中的一个符号值；
参考电平发生器，用于提供全范围的参考电压电平；以及
开环级，耦合到所述输入节点以接收所述一系列符号，所述开环级用于将所述一系列符号中的每个符号的当前电平与所述全范围的参考电压电平的子集进行比较，以标识针对该符号的电压区域；
其中所述开环级响应于所述当前电平来选择所述参考电压电平的所述子集。
11.根据权利要求10所述的DFE，其中将每个符号的所述当前电平与所述参考电压电平的子集进行比较相继地将所述当前电平与所述参考电压电平的所述子集中的每个参考电压电平进行比较。
12.根据权利要求11所述的DFE，其中所述开环级通过相继比较来针对所述电压区域执行二进制搜索。
13.根据权利要求12所述的DFE，其中所述开环级是第一DFE切片的，所述DFE还包括附加DFE切片，每个附加DFE切片耦合到所述输入节点以接收所述一系列符号并且在相应采样定时对所接收的一系列符号进行采样。
14.根据权利要求13所述的DFE，其中所述DFE切片中的每个DFE切片向所述DFE切片中的另一DFE切片提供最终决策。
15.根据权利要求10所述的DFE，还包括：
第二开环级，耦合到首先提到的开环级，以从所标识的电压区域中得出表示所述可能的符号值的子集的一组暂定决策。
16.根据权利要求15所述的DFE，还包括：
反馈级，耦合到所述第二开环级，以响应于先前的最终决策来选择所述暂定决策中的一个暂定决策作为最终决策。
17.根据权利要求15所述的DFE，其中所述第二开环级进一步从先前的一组暂定决策中得出所述一组暂定决策。
18.一种解释表示一系列符号的输入信号的方法，所述符号中的每个符号表示一组可能的符号值中的一个符号值，所述方法包括：
将所述一系列符号中的每个符号与一组参考电压电平进行比较；
从所述比较中，标识电压区域；
从所述电压区域中，得出表示所述可能的符号值的子集的一组暂定决策；以及
响应于先前的最终决策，选择所述暂定决策中的一个暂定决策作为最终决策。
19.根据权利要求18所述的方法，还包括：响应于所述一系列符号中的每个符号的电平，从全范围的参考电压电平中选择所述一组参考电压电平。
20.根据权利要求19所述的方法，其中每个符号与所述一组参考电压电平的所述比较相继地将该符号与所述一组参考电压电平中的每个参考电压电平进行比较。
21.根据权利要求20所述的方法，其中每个符号的所述比较通过相对于所述一组参考电压电平中的每个参考电压电平对该符号的相继采样来针对所述电压区域执行二进制搜索。
22.根据权利要求18所述的方法，其中所述一组参考电压电平是全范围的参考电压电平的子集，所述方法还包括：响应于所述比较，选择所述全范围的参考电压电平的所述子集。
23.根据权利要求18所述的方法，其中得出所述一组暂定决策考虑先前的一组暂定决策。
CN201980015989.4A 2018-06-27 2019-06-14 使用补偿决策区域进行决策反馈均衡的方法和电路 Pending CN111801628A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862690665P 2018-06-27 2018-06-27
US62/690,665 2018-06-27
PCT/US2019/037366 WO2020005592A1 (en) 2018-06-27 2019-06-14 Methods and circuits for decision-feedback equalization using compensated decision regions

Publications (1)

Publication Number Publication Date
CN111801628A true CN111801628A (zh) 2020-10-20

Family

ID=68985594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980015989.4A Pending CN111801628A (zh) 2018-06-27 2019-06-14 使用补偿决策区域进行决策反馈均衡的方法和电路

Country Status (4)

Country Link
US (2) US11398932B2 (zh)
EP (1) EP3814853A4 (zh)
CN (1) CN111801628A (zh)
WO (1) WO2020005592A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11212143B1 (en) * 2020-06-29 2021-12-28 Huawei Technologies Co., Ltd. Sliding block decision equalizer
CN114255792B (zh) * 2020-09-24 2023-10-24 长鑫存储技术有限公司 均衡电路、数据采集方法及存储器
JP7411811B2 (ja) 2020-09-24 2024-01-11 チャンシン メモリー テクノロジーズ インコーポレイテッド 等化回路、データ収集方法及びメモリ
CN114255801B (zh) * 2020-09-24 2023-09-15 长鑫存储技术有限公司 双参考电压产生器、均衡电路及存储器
JP7316459B2 (ja) * 2020-09-24 2023-07-27 チャンシン メモリー テクノロジーズ インコーポレイテッド デュアル基準電圧発生器、等化回路及びメモリ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101425326A (zh) * 2007-10-31 2009-05-06 三星电子株式会社 半导体存储设备的判决反馈均衡器电路及其初始化方法
US20130322512A1 (en) * 2012-06-01 2013-12-05 International Business Machines Corporation Receiver with four-slice decision feedback equalizer
US20160218897A1 (en) * 2015-01-26 2016-07-28 9011579 Canada Incorporée Direct digital sequence detector and equalizer based on analog-to-sequence conversion
CN107026658A (zh) * 2015-12-17 2017-08-08 英特尔公司 M进制脉冲幅度调制数字均衡器
CN107925641A (zh) * 2015-10-15 2018-04-17 拉姆伯斯公司 具有依赖符号转换的dfe抽头值的pam‑4dfe架构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6192072B1 (en) 1999-06-04 2001-02-20 Lucent Technologies Inc. Parallel processing decision-feedback equalizer (DFE) with look-ahead processing
US9215112B2 (en) 2010-02-23 2015-12-15 Rambus Inc. Decision feedback equalizer
US8699558B1 (en) 2011-02-25 2014-04-15 Pmc-Sierra Us, Inc. Decoupling and pipelining of multiplexer loop in parallel processing decision-feedback circuits
US8804809B2 (en) 2011-09-12 2014-08-12 Transwitch Corporation Techniques for setting feedback coefficients of a PAM-N decision feedback equalizer
US8576903B2 (en) 2011-10-18 2013-11-05 Transwitch Corporation Techniques for adaptively adjusting decision levels of a PAM-N decision feedback equalizer
US8693531B2 (en) 2011-10-21 2014-04-08 Texas Instruments Incorporated Method and apparatus for performing speculative decision feedback equalization
US8837570B2 (en) 2012-11-27 2014-09-16 Lsi Corporation Receiver with parallel decision feedback equalizers
US9496012B2 (en) * 2013-09-27 2016-11-15 Cavium, Inc. Method and apparatus for reference voltage calibration in a single-ended receiver

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101425326A (zh) * 2007-10-31 2009-05-06 三星电子株式会社 半导体存储设备的判决反馈均衡器电路及其初始化方法
US20130322512A1 (en) * 2012-06-01 2013-12-05 International Business Machines Corporation Receiver with four-slice decision feedback equalizer
US20160218897A1 (en) * 2015-01-26 2016-07-28 9011579 Canada Incorporée Direct digital sequence detector and equalizer based on analog-to-sequence conversion
CN107925641A (zh) * 2015-10-15 2018-04-17 拉姆伯斯公司 具有依赖符号转换的dfe抽头值的pam‑4dfe架构
CN107026658A (zh) * 2015-12-17 2017-08-08 英特尔公司 M进制脉冲幅度调制数字均衡器

Also Published As

Publication number Publication date
EP3814853A1 (en) 2021-05-05
US11831474B2 (en) 2023-11-28
US20210211333A1 (en) 2021-07-08
EP3814853A4 (en) 2022-03-30
US11398932B2 (en) 2022-07-26
US20220407750A1 (en) 2022-12-22
WO2020005592A1 (en) 2020-01-02

Similar Documents

Publication Publication Date Title
CN111801628A (zh) 使用补偿决策区域进行决策反馈均衡的方法和电路
US8983014B2 (en) Receiver circuit and semiconductor integrated circuit
JP6912702B2 (ja) Ｃｄｒ回路及び受信回路
US9742594B2 (en) System and method for adjusting clock phases in a time-interleaved receiver
US7522663B2 (en) Burst error limiting feedback equalizer system and method for multidimensional modulation systems
US10742455B2 (en) Equalizer adjusting device, equalizer adjusting method, receiver, and signal transmitting and receiving system
US7656339B2 (en) Systems and methods for analog to digital conversion
US10498525B2 (en) Equalizer circuit, reception circuit, and semiconductor integrated circuit
US11683206B2 (en) Symbol-rate phase detector for multi-PAM receiver
US11876650B2 (en) Multi-stage equalizer for inter-symbol interference cancellation
CN111526104B (zh) 具有分布式算术架构的按需前馈均衡器和方法
US10069654B2 (en) Methods to minimize the recovered clock jitter
US9225561B2 (en) Pipelined charge redistribution decision feedback equalizer (DFE) for a receiver
US10673562B2 (en) Signal receiving circuit and operation method thereof
US20110150060A1 (en) Voltage Margin Monitoring for an ADC-Based Serializer/Deserializer in Mission Mode
US10637690B1 (en) Apparatus for performing decision feedback equalizer adaptation control
US9300498B2 (en) Decision-feedback analyzer and methods for operating the same
US9819520B1 (en) Method of adaptively controlling the pre-cursor coefficient in a transmit equalizer
US10721102B2 (en) Communication apparatus and communication method
US9998303B1 (en) Method of adaptively controlling a low frequency equalizer
US6961390B1 (en) Systems and methods for non-casual channel equalization in an asymmetrical noise environment
US9143368B1 (en) Systems and methods for reducing quantization errors using adjustable equalizer granularities
US9740580B2 (en) Systems and methods for serial data transfer margin increase
WO2024074188A1 (en) Decision feedback equaliser circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20201020

WD01 Invention patent application deemed withdrawn after publication