CN101425326A - 半导体存储设备的判决反馈均衡器电路及其初始化方法 - Google Patents

半导体存储设备的判决反馈均衡器电路及其初始化方法 Download PDF

Info

Publication number
CN101425326A
CN101425326A CNA2008101710197A CN200810171019A CN101425326A CN 101425326 A CN101425326 A CN 101425326A CN A2008101710197 A CNA2008101710197 A CN A2008101710197A CN 200810171019 A CN200810171019 A CN 200810171019A CN 101425326 A CN101425326 A CN 101425326A
Authority
CN
China
Prior art keywords
sampling
data
level
time point
mux
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101710197A
Other languages
English (en)
Inventor
金琼炫
文龙三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101425326A publication Critical patent/CN101425326A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Dram (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Memory System (AREA)

Abstract

一种用在半导体存储设备中的DFE电路及其初始化方法。在具有间断数据传输的半导体存储设备中所使用的初始化DFE电路的所述方法中，所述DFE电路可以用来响应于之前数据的电平而改变采样参考电平并且采样传输数据。所述方法包括在预定终止电平处终止具有所述传输数据的传输的数据信道，以及控制所述传输数据的采样开始时间点作为先于所述传输数据传输时间点预定时间的时间点。进一步，可以基于在所述传输数据开始时间点处、通过所述数据通道的预采样所获得的初始数据执行所述之前数据的初始化，从而获得所述DFE电路的初始化并且补偿反馈延迟。

Description

半导体存储设备的判决反馈均衡器电路及其初始化方法
技术领域
本发明涉及半导体存储设备，更具体地，涉及用于半导体存储设备的判决反馈均衡器(DFE)电路及其初始化方法，该初始化方法能够初始化具有间断数据传输的半导体存储设备中的DFE电路并且能够补偿反馈延迟。
背景技术
半导体技术领域中的近来发展带来了时钟频率的增加以及数据传输率的增加。特别地，存储器和存储控制器间的数据率正在增加，其导致通过数据通道所发送的数据的波形的畸变。一种导致这样情况的原因在于码间干扰(ISI)。ISI是由于数据通道带宽的限制而使之前数据对当前所发送数据具有影响的一种效应。
在一种广泛所使用的用于减少ISI效应的方法中，采用判决反馈均衡器(DFE)。为了正常操作DFE电路，需要准确地知道之前数据。例如，当在之前数据的接收中存在归因于DFE电路的运算或ISI影响等等的错误的时候，在接收当前传输数据中执行错误的逻辑运算，其导致在接收当前传输数据中的错误。在相对最坏的情况中，错误可能影响所有传输数据的位并且因而可能在所有接收数据中都发生错误。
进一步，当数据的传输首先被停止并接着再次被发送的时候，因为与重发数据的第一位对应的之前数据的值还没有被决定，鉴于DFE电路的特性，所以可能在传输数据接收的第一位产生错误。为防止或充分减少在传输数据接收中的错误，与传输数据第一位对应的之前数据必须在发送该数据期间中被识别。
在一般高速串行链路通信介质中，使用在初始化中所确定的协议，以及在初始化之后，数据经由数据通道以分组连续通信。因而，在诸如高速串行链路的通信介质中，能够一直知道之前数据，所以很容易采用DFE电路。
然而，在半导体存储设备中的数据通信没有包括分组传输，而是将其用经由输入命令重复数据传输和停止传输的间断通信方案来代替。换句话说，在数据传输的开始时间点处需要定义与第一位对应的恰当的之前数据的初始化。在半导体存储设备中，当施加读/写命令时，在给定等待时间之后发送数据。这提供了一种其中数据通道并非连续工作、而数据以给定时间间隔间断发送的结构。对用于DFE电路的之前数据的初始化的改进方法存在需要，从而提供正常数据接收。另外，传统DFE电路由于未能补偿反馈延迟，从而导致未能克服不期望的延迟，因而在使用上可能存在限制。
发明内容
因而，本发明的某些实施例提供针对半导体存储设备中使用的DFE电路及其初始化方法，在半导体存储设备中，该初始化方法能够在采用DFE电路中实现正常操作。通过DFE电路的初始化能够避免或基本减少数据接收错误。同样地，本发明的某些实施例补偿DFE电路中的反馈延迟以便克服该延迟。而且，能够避免或基本减少DFE电路中ISI的影响，并且由于工作频率引发的限制能够基本地减少。
根据本发明的一个实施例，提供了一种初始化在具有间断数据传输的半导体存储设备中所使用的DEF电路的方法，DFE电路可以响应于之前数据的电平而改变采样参考电平并且采样传输数据。该方法可以包括在预定义的指定终止电平处终止具有传输数据传输的数据通道；控制传输数据采样开始时间点作为先于传输数据传输时间点给定时间的时间点；以及基于通过在传输数据的采样开始时间点处预采样数据通道所得到的初始数据执行之前数据的初始化。
初始化方法还可以包括在执行初始化之后，通过对应于之前数据而改变的采样参考电平执行传输数据的采样。
传输数据采样开始时间点可以是先于传输数据传输时间点的至少1位采样时间(如0.5时钟周期时间)的时间点。
传输数据的采样开始时间点可以经由至少一个选自外部输入的MRS信号、地址信号和命令信号的信号来控制。
终止电平可以是电源电压电平或地电压电平。初始数据可以具有等于或近似于终止电平的电平。
终止电平可以是存在于电源电压电平与地电压电平之间的指定电平。终止电平可以与电源电压电平和地电平的平均值相同或近似于该值。
该方法还可以包括通过数据通道发送之前已知的初始数据的指定电平并且先于传输数据的传输，执行之前数据初始化。
根据本发明的另一个实施例，初始化具有间断数据传输的半导体存储设备所用的DFE(DFE响应于之前数据的电平而改变采样参考电平并且采样传输数据)的方法包括：在预定义指定终止电平处终止具有传输数据的传输的数据通道；以及在提供之前数据的初始数据电平作为终止电平的假设中，响应于初始数据而改变采样参考电平并且执行传输数据的采样。
终止电平可以是电源电压电平或地电平。
根据本发明的另一个实施例，用于在半导体存储设备(该半导体设备中，具有间断数据传输的数据通道在指定终止电平处终止)中的DFE电路可以包括：配置成根据采样参考电平对传输数据进行采样的DFE单元，该参考电平配置成响应于之前数据电平而变化；以及配置成将DFE单元的传输数据的开始时间点控制为先于传输数据传输时间点预定时间的时间点的采样时间点控制单元，其中采样时间点控制单元配置成通过在传输数据的采样之前对终止电平进行采样而实现之前数据的初始化。
如上所述，根据本发明的某些实施例，通过初始化具有间断数据传输的半导体存储设备中的DFE电路能够避免或基本减少数据接收中的错误。而且，能够解决归因于反馈延迟的结构上的使用限制并且能够基本减少工作频率的限制。
附图说明
根据仅通过说明方式给出的而并非对本发明进行限制的下文给出的具体描述以及附图，将更加全面地理解本发明，其中：
图1是根据本发明实施例的DFE电路的方框图；
图2提供图1所示的DFE单元的示例；
图3和图4说明图1的采样定时；
图5是根据本发明的另一个实施例的DFE电路的方框图；
图6提供图5中所示的DFE电路的实施例；以及
图7和图8提供参照图1和图5中的DFE单元的另一个实施例。
具体实施方式
现在将参考图1至图8，在下文中更加全面地描述本发明的实施例。然而，本发明可以以多种不同形式来实施，并且不应该解读为限制于这里所阐述的实施例。相反，提供这些实施例以便使得本公开彻底及完整，并且向本领域的那些技术人员充分地传达本发明的范围。
除非另有定义，这里使用的所有术语(包括技术和科学术语)具有与本发明所属技术领域普通技术人员之一所共同理解的相同的含义。将进一步理解，这里使用的术语应该解释为同它们在本说明书以及相关技术领域的上下文中的含义相一致的含义，而将不会解释为理想或过于正式的意义除非于此明确这样的定义。下面将参照图1至图8，更加充分地描述本发明的示范性实施例。然而，本发明可以以多种不同形式来实施，并且不应该解读为限制于这里所阐述的示范性实施例；相反，提供这些示范性实施例以便使得本公开彻底及完整，并且向本领域的那些技术人员充分地传达本发明的概念。
图1是根据本发明实施例的半导体存储设备中的DFE电路的方框图。如图1中所示，根据本发明实施例的用于半导体存储设备中的DFE电路包括DFE单元100和采样时间点控制单元150。
当现在在半导体存储设备中施加读/写命令时，在给定等待时间之后发送数据。即，数据通道并非连续工作，而是根据一些情形以给定时间间隔间断发送数据。
在双数据率3(DDR3)存储器中，在连续数据传输之间最小时间间隔为大约3～4个单元间隔(UI)，其中UI是数据单元。在通常用作存储系统的DRAM中，在DRAM芯片(die)内部执行数据通道的终止。结果，数据通道能够在3～4个UI时间内充分达到终止电平。
数据通道的终止电平可以是电源电压的电平VDDQ或地电压的电平VSSQ。作为另一示例，终止电平可以是存在于电源电压电平VDDQ和地电压电平VSSQ之间的指定电平，例如，等于或近似于电源电压电平VDDQ和地电平VSSQ的平均电平值的电平作为其中的中间(medium)电平值VREF。
DFE单元100根据采样参考电平采样并输出传输数据，采样参考电平配置为响应于之前数据电平(即，之前输入的数据)而变化。在下面的描述中，假设，当采样参考电平的初始值为电源电压电平VDDQ和地电平VSSQ的平均电平VREF时，恰在之前输入到DFE单元100的之前数据具有高电平并且输入后续的传输数据。
在这种情况中，用于传输数据采样的采样参考电平相应于之前数据的电平而改变，并且在这时，采样参考电平具有高于电源电压电平VDDQ和地电平VSSQ的平均电平VREF的电平VREF+α。这就是在以电源电压电平VDDQ和地电平VSSQ的平均电平VREF执行采样中补偿错误发生概率的原因，因为当传输数据具有高电平时，存在很少的影响。但是，当传输数据具有低电平时，传输数据受到之前数据电平的影响。
以上述相同的原理，相反地，当之前数据具有低电平时，用于传输数据采样的采样参考电平具有低于电源电压电平VDDQ和地电平VSSQ的平均电平VREF的电平VREF-α。这就是在以电源电压电平VDDQ和地电平VSSQ的平均电平VREF执行采样中补偿错误发生概率的原因，因为当传输数据具有低电平时，不存在影响。但是，当传输数据具有高电平时，传输数据受到之前数据电平的影响。
可以通过使用电源电压电平VDDQ和地电平VSSQ的平均电平采用采样参考电平VREF作为变化的目标，但是可以使用其他电平。例如，当电源电压电平VDDQ是3V而地电平VSSQ是0V时，参考电平可以是1.5V。根据一些情形，可以通过加上或减去适当的系数(即，具有1V或2V标准的□α□)确定采样参考电平VREF+α或VREF-α。
在以下的描述中，假设成为采样参考电平VREF+α或VREF-α的参考的参考电平VREF是电源电压电平VDDQ和地电平VSSQ的平均电平。
DFE单元100可以使用根据之前数据的电平而改变的采样参考电平VREF+α或VREF-α执行传输数据DIN的采样，并且可以输出输出信号DI-F和DI-S。因此，在DFE单元100中，提供之前数据的电平并在传输数据的采样中使用之前数据的电平。
采样时间点控制单元150控制DFE单元100传输数据的采样开始时间点以具有先于传输数据传输时间点预定时间的开始时间点，从而执行之前数据的初始化。采样时间点控制单元150可以包括具有时钟信号DCLK和使能信号EN作为输入的AND电路，并产生采样时钟DCKD。在这时，随着使能信号EN在指定时间点具有高电平或低电平而控制传输数据的采样开始时间点。与传输数据的传输时间点相比较而能够适当地确定传输数据的采样开始时间点。通过DFE单元100确定传输数据的采样开始时间点对应于识别传输数据所必需的之前数据值。
作为示例，如图1下部中所示采样时间中，当DFE单元100仅需要1位的之前数据，即在1抽头DFE情况中的时候，通过新的使能信号EN_new控制采样时间点，其在使能信号EN先于传统使能信号EN_old的时间点处可以具有高电平。因此，传输数据的采样开始时间点可以确定为先于传统采样时间点1位采样时间(0.5个时钟周期时间)的时间点。当需要2位的之前数据时，传输数据采样开始时间点可以确定为先于传统传输数据采样时间点采样开始时间点2位采样时间(1个时钟周期时间)的时间点。在这种情况下，当新的使能信号EN_new为高电平时的时间点能够相对1位采样时间的情况(参见点线所示)而提前。
概括描述而言，采样时间点控制单元150将数据采样开始时间点提前而不使用用于采样实际发送的传输数据的传输数据采样开始时间点。接着，采样时间点控制单元150采样数据通道的终止电平。因此可执行之前数据的初始化。这里，用于之前数据初始化的采样被称为预采样，以区别于原始传输数据的采样。
传输数据的采样开始时间点可以通过在外部输入的MRS信号、地址信号和命令信号中所选的至少一个信号来控制，或者可以通过该多个信号中的至少两个信号的组合信号来控制。传输数据的采样开始时间点可以通过选择或组合在其他半导体存储设备中所用的多个信号的一个信号或更多信号来控制。
图2提供图1所示的DFE单元100的示例。如图2中所示，DFE单元100包括采样块110和选择块120。采样块110响应于至少一个采样时钟DCKD而在具有不同电平的多个采样参考电平VREF+α和VREF-α中选择对应于之前数据的采样参考电平，并且执行传输数据DIN的采样。采样块110可以包括第一至第四采样器112、114、116和118。
第一至第四采样器112、114、116和118可以具有传输数据DIN作为公共输入。可选地，用于采样的采样参考电平或时钟可以彼此不同。第一至第四采样器112、114、116和118使用具有给定标准的采样参考电平确定数据DIN输入的电平并接着执行数据采样。
例如，第一和第二采样器112和114可以响应于第一采样时钟DCKD而执行采样，第三和第四采样器116和118可以响应于第二采样时钟(即，第一采样时钟的反相时钟，其与第一采样时钟DCKD之间具有给定的相位差)而执行采样。
第一采样时钟和第二采样时钟可以是具有上升沿和下降沿的时间点的一个采样时钟DCKD。换句话说，在一个采样时钟DCKD的上升沿时间点处，第一和第二采样器112和114可以操作，以及在下降沿时间点处，第三和第四采样器116和118可以操作。这里，描述使用一个采样时钟DCKD的示例。
进一步，第一和第三采样器112和116可以用第一采样参考电平VREF+α作为其中的输入来执行采样，第二和第四采样器114和118可以用第二采样参考电平VREF-α作为其中的输入来执行采样。这里，第一采样参考电平VREF+α可以是高于第二采样参考电平VREF-α预定电平的电平值。
选择块120选择并输出采样块110输出的至少之一。选择块120可以包括至少第一和第二MUX 122和124。第一MUX 122响应于第二MUX 124的输出信号而选择并输出来自第一采样器112和第二采样器114的输出信号的任一输出信号DI-F。第二MUX 124响应于第一MUX 122的输出信号而选择并输出来自第三采样器116和第四采样器118的输出信号的任一输出信号DI-S。
如下简要描述DFE单元100的操作。假设，传输数据DIN是具有高电平数据1和低电平数据0的输入，具有高电平的数据1是第一至第四采样器112、114、116和118的公共输入。在采样时钟DCKD的上升沿时间点处，第一和第二采样器112和114对具有高电平的数据1执行采样。第一和第二采样器112和114的输出被输入到第一MUX 122。在这时，具有高电平的数据1响应于作为正好在前输入的之前数据的第二MUX 124的输出DI-S而选择第一和第二采样器112和114输出的任意一者。在这种情况中，当之前数据DI-S具有高电平时，选择第二采样器114的输出；而当之前数据DI-S具有低电平时，选择第一采样器112的输出。接下来，第一MUX 122的输出DI-F变为高电平。
适时地，输入具有低电平的数据0。具有低电平的数据0是在采样时钟DCKD的下降沿时间点处被输入的。因此，通过第三和第四采样器116和118的操作执行采样。将第三和第四采样器116和118的输出输入到第二MUX124，而第二MUX 124响应于作为第一MUX 122的输出DI-F的具有高电平的数据信号而选择第三采样器116的输出，并将其输出作为输出信号DI-S。例如，当第一MUX 122的输出DI-F具有低电平时，选择第四采样器118的输出并将其输出作为输出信号DI-S。结果，在采样参考电平中，选择用高于通常情况的参考电平的标准采样的数据值。因此，当之前数据具有高电平而随后数据具有低电平时，可能经由ISI效应导致具有低电平的数据中的采样错误。
如上所述，在DFE单元100中，随后发送的传输数据的采样受到对应的之前数据的值的影响，因此之前数据的初始化是非常重要的。
图3提供当数据通道在电源电压电平VDDQ处终止(即按照电源电压电平VDDQ提供数据通道的终止电平)时，用于数据采样操作的定时(timing)信息。如图3中所示，在预采样部分，终止于电源电压电平VDDQ处的数据通道首先被采样用于数据的初始化。接着，之前数据被初始化为具有高电平作为数据1的状态。之后，传输数据“0，0，1，0”依次输入。数据采样发生在各个数据传输部分t1、t2、t3和t4。
在之前数据首先按照高电平被初始化的状态中，对于在传输部分t1处的数据0的采样，采样参考电平被选择为第一采样参考电平VREF+α。接着，对于在传输部分t2处的数据0的采样，选择具有比在传输部分t1中相对低的参考电平VREF的第二采样参考电平VREF-α。在这时，传输部分t2处的数据0的之前数据是数据0，从而对应于采样参考电平被降低。
在下一个传输部分t3，之前数据是数据0而传输数据变为数据1。在这种情况中，第二采样参考电平VREF-α变为采样参考电平。接下来，在传输部分t4中，之前数据是数据1，而传输数据变为数据0。在这种情况下，如像在传输部分t1中，第一采样参考电平VREF+α变为采样参考电平。
图4提供当数据通道在地电平VSSQ处终止(即按照地电平VSSQ提供数据通道的终止电平)时，用于数据采样操作的定时信息。如图4中所示，在预采样部分，终止于地电平VSSQ处的数据通道被事先采样用于数据的初始化。接着，采样终止于地电平VSSQ处的数据通道。之前数据被初始化具有低电平作为数据0。之后，传输数据“0，0，1，0”依次输入。数据采样发生在各个数据传输部分t1、t2、t3和t4。
在之前数据首先被初始化具有高电平的状态中，对于在传输部分t1处数据0的采样，采样参考电平被选择为第一采样参考电平VREF+α。接着，对于在传输部分t2处数据0的采样，选择具有比在传输部分t1中相对低的参考电平VREF的第二采样参考电平VREF-α。这时，传输部分t2处数据0的之前数据是数据0，从而对应于采样参考电平被降低。在下一个传输部分t3，之前数据是数据0而传输数据变为数据1。在这种情况中，第二采样参考电平VREF-α变为采样参考电平。传输部分数据1的之前数据是数据0，并且保持采样参考电平为第二采样参考电平VREF-α。
接下来，在传输部分t4处，之前数据变为数据1而传输数据变为数据0。在这种情况下，不同于其他的传输部分t1、t2和t3，第一采样参考电平VREF+α将变为采样参考电平。
图3中的第一采样参考电平VREF+α和第二采样参考电平VREF-α以及图4中的第一和第二采样参考电平VREF+α和VREF-α用采样参考数字示出，但这些符号是用于说明的目的，并且可以指示相互间不同的电平。进一步，可以改变□α□的值以反映多个值。
尽管在附图中未示出，但数据通道的终止电平可以是存在于电源电压电平VDDQ和地电平VSSQ之间的指定的电平。例如，数据通道的终止可以通过与电源电压电平VDDQ和地电平VSSQ的平均电平值VREF相同的电平或相近的电平来执行，该平均电平值作为电源电压电平VDDQ和地电平VSSQ的中间电平值。
在这种情况中，之前数据可以通过经由数据通道先于传输数据的传输，在先发送预定的指定电平的初始化数据的方法来初始化。即，可以在预采样部分发送初始数据，从而执行之前数据的初始化。
图5是根据本发明另一个实施例的没有图1所示的控制采样时间点的用于初始化之前数据的DFE电路的方框图。如图5中所示，根据本发明另一个实施例的用在半导体存储设备中的DFE电路包括DFE单元200和采样时钟产生单元250。假设数据通道是在电源电压电平VDDQ处或地电平VSSQ处终止。
DFE单元200根据配置成响应于之前数据(即，其被在先输入)的电平而变化的采样参考电平来采样并输出传输数据。
例如，这里假设参考电平的初始值是电源电压电平VDDQ和地电平VSSQ的平均电平VREF，以及正好在之前输入到DFE单元200的之前数据具有高电平并且输入后来的传输数据。
在这种情况下，用于采样传输数据的采样参考电平相应于之前数据的电平而被改变，以及在这时，采样参考电平具有高于电源电压电平VDDQ和地电平VSSQ的平均电平VREF的电平VREF+α。这是在用电源电压电平VDDQ和地电平VSSQ的平均电平VREF执行采样中补偿错误发生概率的原因，因为当传输数据具有高电平时，存在很少的影响。但是，当传输数据具有低电平时，传输数据受到之前数据电平的影响。
DFE单元200可以使用根据之前数据电平而改变的采样参考电平VREF+α和VREF-α执行传输数据DIN的采样，并且可以输出输出信号DI-F和DI-S。因而，在DFE单元200中，提供之前数据的电平并在采样传输数据中使用该电平。
参考图6描述涉及DFE单元200的之前数据初始化的详细的配置。采样时钟产生单元250产生诸如图5较低部分所示的采样时间点的采样时钟DCKD。即，像在图1至图3中所说明的，执行采样而没有特定地确定预采样部分。
采样时钟产生单元250可以产生采样时钟DCKD，包括具有时钟信号DCLK和使能信号EN作为输入的AND电路。这时，因为使能信号EN在指定时间点具有高或低电平，所以控制传输数据的采样时间点。
图6提供了图5中所示的DFE单元200的实施例。如图6所说明，DFE单元200包括采样块210和选择块220以及初始值确定块230。在图6所示的DFE单元200中，除了初始值确定块的配置和操作之外的正常操作同如上所描述的大体相同。换句话说，之前数据的除了初始化步骤之外的操作是相同的。
采样块210响应于至少一个采样时钟DCKD而在多个具有不同电平的采样参考电平VREF+α和VREF-α中选择对应之前数据的采样参考电平，并执行传输数据DIN的采样。采样块210可以包括第一至第四采样器212、214、216和218。
第一至第四采样器212、214、216和218可以用传输数据DIN作为公共输入。可选地，用于采样的采样参考电平或时钟可以彼此不同。第一至第四采样器212、214、216和218使用具有给定标准的采样参考电平决定所输入的数据DIN的电平，并接着执行数据的采样。
例如，第一和第二采样器212和214可以响应于第一采样时钟DCKD而执行采样，第三和第四采样器216和218可以响应于第二采样时钟(即，第一采样时钟的反相时钟，其与第一采样时钟DCKD之间具有给定的相位差)而执行采样。
第一采样时钟和第二采样时钟可以是具有上升沿和下降沿的时间点的一个采样时钟DCKD。换句话说，在一个采样时钟DCKD的上升沿时间点处，第一和第二采样器212和214可以操作，而在下降沿时间点，第三和第四采样器216和218可以操作。这里，描述了使用一个采样时钟DCKD的示例。
进一步，第一和第三采样器212和216可以用第一采样参考电平VREF+α作为其的输入来执行采样，而第二和第四采样器214和218可以用第二采样参考电平VREF-α作为其的输入来执行采样。这里，第一采样参考电平VREF+α可以具有高于第二采样参考电平VREF-α预定电平的电平值。
选择块220选择并输出采样块210的输出的至少之一。选择块220可以至少包括第一和第二MUX 222和224。第一MUX222响应于第二MUX 224的输出信号而选择并输出来自第一采样器212和第二采样器214的输出信号的任一输出信号DI-F。第二MUX 224响应于第一MUX 222的输出信号而选择并输出来自第三采样器216和第四采样器218的输出信号的任一输出信号DI-S。
配置初始值确定块230以初始化之前数据。具体地，当数据通道终止于电源电压电平VDDQ处时，假设之前数据的初始值具有高电平，即数据1。在这种情况中，取代所输入的用于第一MUX 222的控制的第二MUX 224的输出信号，输入具有高电平的输出自初始值确定块230的信号用于第一MUX222的控制。即，之前数据初始化为具有高电平。接下来的操作同上所述。换句话说，初始值确定块230操作以仅在传输数据DIN第一位输入时间点处初始化之前数据。
相反地，当数据通道终止于地电平VSSQ时，假设之前数据的初始值具有低电平，即数据0。在这种情况下，取代所输入的用于第一MUX222控制的第二MUX 224的输出信号，输入具有低电平的输出自初始值确定块230的信号用于第一MUX 222的控制。即，之前数据初始化为具有低电平。接下来的操作同上述的参考图2所描述的相同。
根据本发明的若干实施例，当输入传输数据且因此为了控制第二MUX224而需要之前数据的初始值时，可以将初始值确定块230的输出信号输入到第二MUX 224。
图7和图8提供了图1和图5所涉及的DFE单元100和200的另一个实施例。尽管在图7和图8中并未像在图6中示出初始值确定块，但其中可以包括初始值确定块。
如图7所示，DFE单元300包括采样块310和选择块350。采样块310响应于至少一个采样时钟DCKD而在多个具有不同电平的采样参考电平VREF+α和VREF-α中选择对应于之前数据的采样参考电平，并且执行传输数据DIN的采样。采样块310可以包括第一至第四采样器312、314、316和318。
第一至第四采样器312、314、316和318可以用传输数据DIN作为公共输入。可选地，用于采样的采样参考电平或时钟可以彼此不同。第一至第四采样器312、314、316和318使用具有给定标准的采样参考电平决定所输入的数据DIN的电平，并接着执行数据的采样。
图7具有将触发器342和344添加到参考图2的DFE单元100的选择块120的配置。因此，除了选择块350的配置，操作或配置大体上与上面所描述的是相同。因此，省略采样块310的具体描述而在下面仅描述选择块350的配置。
选择块350可以包括第一和第二MUX 322和324以及第一和第二触发器342和344。第一MUX 322响应于第二触发器344的输出信号而选择并输出来自第一采样器312和第二采样器314输出信号的任一输出信号。第一触发器342响应于采样时钟DCKD而输出第一MUX 322的输出信号作为外部输出信号DI-F。即，使用第一触发器342控制第一MUX 322输出信号的外部输出时间点。
第二MUX 324响应于第一触发器342的输出信号而选择并输出从第三和第四采样器316和318输出信号所选择的任一输出信号。第二触发器344响应于采样时钟DCKD而输出第二MUX 324的输出信号作为外部输出信号DI-S。即，使用第二触发器344控制第二MUX 324输出信号的外部输出时间点。
传统DFE电路可能由于反馈延迟而具有有限的使用。换句话说，应当处理之前数据D[n-1]而接着将其反馈到当前传输数据。因而，在之前数据反馈中所用的时间必须限制到大约或少于1UI。为减少这样的反馈延迟，已经开发了如图7中的环展开(loop-unrolling)方案。与图2相对比，图7还包括第一和第二触发器342和344，其被进一步配置以便将DFE单元300的输出相比图2延迟一位。结果，能够减少来自反馈延迟的限制。
然而，即使在环展开DFE中，根据采样器的特性，反馈延迟也可能而成为限制。具体地在DRAM中，工作频率能够变化，而因此应该考虑各种频率。
图7中，基于反馈延迟的限制可以按照如下来计算：“tCLK2Q_SA+tMUX+tSETUP_FF+tCLKSKEW<1UI.”，这里，“tCLK2Q_SA”指示采样器(即312)的时钟延迟(clock-to-delay)，“tMUX”指示MUX延迟，“tSETUP_FF”表示触发器(即342)的建立时间以及“tCLKSKEW”代表施加到各个部分的时钟之间的偏移相位差(skew)，具体地，施加到采样器(即312)和触发器(即342)的时钟之间的偏移相位差。
这里，当相对增加存储器的工作频率时，可以减少1UI的时间。例如，当假设工作频率是3.2Gbps时，1UI将是诸如大约312.5ps的非常小的值。大略地，假设tMUX<100ps以及tSETUP_FF<50ps，并且可以忽略tCLKSKEW，采样器(即312)可允许的时钟延迟大约为160ps。在通常条件中，这是不可能实现的，而当考虑几个处理条件和设备失配等等的时侯，则是非常难以实现的值。例如，当工作频率增加到5.0Gbps，可允许采样器(即312)的时钟延迟在大约几十ps的范围内。因此，如图7中的类型的环展开DFE电路在具有高速的存储设备中被限制使用。
在图7中，从将传输数据DIN输入到采样器(即312)、到将来自触发器(即342)的有效数据输出所用的时间(作为DFE处理延迟)变为“1UI+tCLK2Q_FF”，这里“tCLK2Q_FF”指示触发器(即342)的时钟延迟。
并且，假设半导体存储器的工作频率从1.6Gbps到3.2Gbps变化，则处理延迟从625ps+tCLK2Q_FF到312.5ps+tCLK2Q_FF变化。因此，在相对慢的工作频率中，花费较多的时间。
图8说明了所提出的DRE电路或DFE单元400的一个实施例，其充分减少基于如图7中的DFE电路工作频率的限制以及由反馈延迟引发的限制。如图8中所示，DFE单元400包括采样块410、选择块450和延迟块460。
在图8所示的DFE单元400中，进一步包括延迟块460。除了与延迟块460相关联的部分外，它的操作或配置大体上与图7的相同或相似。即，DFE单元400的采样块410的配置和操作大体上与图7的采样块310的相同并且因此省略对其的描述。仅在下面描述选择块450和延迟块460的配置。
选择块450包括第一MUX 422、第二MUX 424、第一触发器442和第二触发器444。第一MUX 422响应于第二触发器444的输出信号而选择并输出第一和第二采样器412和414的输出信号的任意一者。第一触发器442响应于通过将采样时钟DCKD延迟给定延迟Tc所得到的采样时钟DCKD_Tc而输出第一MUX 422的输出信号作为外部输出信号DI-F。即，使用第一触发器442控制第一MUX 422输出信号的外部输出时间点。
第二MUX 424响应于第一触发器442的输出信号而选择并输出选择自第三和第四采样器416和418输出信号的任一输出信号。第二触发器444响应于通过将采样时钟DCKD延迟给定延迟Tc所获得的采样时钟DCKD_Tc而输出第二MUX 424的输出信号作为外部输出信号DI-S。即，使用第二触发器444控制第二MUX 424输出信号的外部输出时间点。
延迟块460可以通过多个延迟单元(cell)固定并确定期望的延迟，或可以配置为通过外部输入控制延迟电平Tc。例如，延迟电平可以通过选择自外部输入的MRS信号、地址信号和命令信号的至少一个信号来控制，或通过上述信号中的至少两种信号的组合信号来控制。
可以考虑采样器(即412)的时钟延迟和MUX(即422)的延迟来控制采样时钟DCKD的延迟电平Tc以具有适当的延迟值Tc。如图7中的反馈延迟限制的采样器(即412)的时钟延迟可以通过上述的延迟块460来消除。在这种情况中，反馈延迟限制可以依如下来计算：“tCLK2Q_FF+tMUX+tSETUP_FF+tCLKSKEW<1UI.”，这里，“tCLK2Q_FF”指示触发器(即442)的时钟延迟(clock-to-delay)，“tMUX”指示MUX延迟，“tSETUP_FF”表示触发器(即442)的建立时间以及“tCLKSKEW”代表施加到各个部分的时钟之间的偏移相位差，具体地，施加到采样器(即412)和触发器(即442)的时钟之间的偏移相位差。
这里，在DFE的反馈延迟情况中使用相比采样器(即412)的时钟延迟具有较小时钟延迟的触发器的时钟延迟。因此，增加了更大工作频率的范围。因为采样器(即412)的输入信号具有小的摆动宽度，所以在其放大中花费时间。因而，它的时钟延迟大于触发器(即442)的时钟延迟。
进一步，图8可以施加到通常用存储设备的情形以处理多种工作频率。图7中的处理延迟需要“1UI+tCLK2Q_FF”，同时，图8中的处理延迟可描述为“TC+tCLK2Q_FF”而与频率无关。从而，当将图8中所示的实施例施加到具有相对低的工作频率的半导体存储设备中时，定时裕量能够增加。另外，当延迟电平Tc恰当地确定为对应于由处理、电压、温度(PVT)变化所引起的正在改变的采样器(即412)的时钟延迟或MUX延迟等等的时候，这里能够实现对于采样器时钟延迟改变具有较少敏感度的结构的DFE电路。
如上所述，根据本发明的某些实施例，通过在DFE电路中之前数据的初始化能够避免或基本减少数据采样错误。此外，能够充分减少反馈延迟。
因而，这些和其他的改变和修改可看作为在所附权利要求定义的本发明的真实精神和范围内。在附图和说明书中，已经公开了本发明的典型的实施例，尽管采用了特定的术语，但它们仅仅是以一般的和描述性的意义来使用而并非出于限制的目的，本发明的范围在随后的权利要求中阐明。
对相关申请的交叉引用
本公开要求于2007年10月31日提交的韩国专利申请第10-2007-0109939号的优先权，其全部内容通过引用而被合并于此。

Claims (20)

1、一种判决反馈均衡器DFE电路，包括：
半导体存储设备，其中的具有间断数据传输的数据通道终止于预定终止电平；
DFE单元，配置为根据采样参考电平采样传输数据，该采样参考电平配置为响应于之前数据的电平而改变；以及
采样时间点控制单元，配置为控制DFE单元的传输数据的采样开始时间点以具有先于传输数据传输时间点预定时间的采样开始时间点，其中采样时间点控制单元配置为通过在传输数据采样之前对终止电平进行采样来执行之前数据的初始化。
2、根据权利要求1所述的电路，其中所述传输数据的采样开始时间点是先于传输数据传输时间点至少一位采样时间的时间点。
3、根据权利要求2所述的电路，其中所述一位采样时间对应于0.5个时钟周期时间。
4、根据权利要求2所述的电路，其中所述采样时间点控制单元配置为响应于外部输入的MRS信号、地址信号和命令信号的至少之一而控制所述传输的数据采样开始时间点。
5、根据权利要求1所述的电路，其中所述终止电平是电源电压电平和地电压电平其中之一。
6、根据权利要求1所述的电路，其中所述之前数据的初始化电平具有等于或近似于所述终止电平的电平。
7、根据权利要求5所述的电路，其中所述终止电平是存在于所述电源电压电平和所述地电压电平之间的指定的电平。
8、根据权利要求7所述的电路，其中所述终止电平与所述电源电压电平和所述地电压电平的平均值相同或相近似。
9、根据权利要求1所述的电路，其中所述DFE电路配置为通过所述数据通道、先于所述传输数据的传输发送初始数据的预定电平，从而初始化所述之前数据。
10、根据权利要求1所述的电路，其中所述DFE单元包括：
采样块，配置为响应于至少一个采样时钟而在不同电平的多个采样参考电平中选择对应于所述之前数据的所述采样参考电平并执行所述传输数据的采样；以及
选择块，配置为从所述采样块的多个输出中选择至少一个输出，并发送所选择的输出作为所述DFE单元的输出。
11、根据权利要求10所述的电路，其中所述采样块包括多个采样器，所述多个采样器包括：
第一采样器，配置为响应于第一采样时钟而使用具有第一预定义标准的第一采样参考电平执行传输数据的采样；
第二采样器，配置为响应于所述第一采样时钟而使用低于具有第一预定义标准的第一采样参考电平的具有第二预定义标准的第二采样参考电平执行所述传输数据的采样；
第三采样器，配置为响应于与所述第一采样时钟具有给定相位差的第二参考时钟而使用具有所述第一预定义标准的所述第一采样参考电平执行传输数据的采样；以及
第四采样器，配置为响应于所述第二采样时钟而使用具有所述第二预定义标准的所述第二采样参考电平执行所述传输数据的采样。
12、根据权利要求10所述的电路，其中所述选择块包括至少第一和第二MUX，所述第一MUX配置为响应于所述第二MUX的输出信号而选择并输出来自所述第一和第二采样器输出信号的任一输出信号；以及所述第二MUX配置为响应于所述第一MUX的输出信号而选择并输出来自所述第三和第四采样器输出信号的任一输出信号。
13、根据权利要求12所述的电路，其中所述DFE单元还包括直接耦接到所述第一MUX的、且配置为仅在所述传输数据的第一位输入时间点处初始化所述之前数据的初始值确定块。
14、根据权利要求10所述的电路，其中所述选择块包括至少第一和第二MUX以及第一和第二触发器，并且其中：
所述第一MUX配置为响应于所述第二触发器的输出信号而选择并输出来自所述第一和第二采样器输出信号的任一输出信号，
所述第一触发器配置为响应于所述第一采样时钟而控制所述第一MUX输出信号的外部输出时间点，
所述第二MUX配置为响应于所述第一触发器的输出信号而选择并输出来自所述第三和第四采样器输出信号的任一输出信号，以及
所述第二触发器配置为响应于所述第一采样时钟而控制所述第二MUX输出信号的外部输出时间点。
15、根据权利要求14所述的电路，其中所述DFE单元还包括配置为将输入到所述第一和第二触发器的所述采样时钟延迟预定延迟的延迟块。
16、一种半导体存储设备中使用的DFE电路，在半导体存储设备中具有间断数据传输的数据通道终止于预定义的终止电平，所述电路包括：
至少两个采样器，其配置为使用对应于之前数据的电平而选择的、具有预定义的相互不同标准的采样参考电平执行传输数据的采样，所述至少两个采样器响应于采样时钟而操作；
配置为通过所述DFE电路的外部输出信号的反馈来控制的至少一个MUX，所述至少一个MUX配置为选择并输出所述至少两个采样器输出信号的任意一者；
至少一个触发器，其配置为响应于经由预定延迟而延迟的所述采样时钟而控制所述至少一个MUX输出信号的外部输出时间点，并且将该输出信号输出作为所述DFE电路的外部输出信号；以及
延迟块，其配置为使用外部控制来控制所述采样块的延迟。
17、一种半导体存储设备中使用的DFE电路，在半导体存储设备中具有间断数据传输的数据通道终止于预定义的终止电平，所述电路包括：
DFE单元，其配置为根据配置成响应于之前数据的电平而改变的采样参考电平而采样传输数据；以及
采样时间点控制单元，其配置为控制所述DFE单元的传输数据的采样开始时间点以具有先于所述传输数据的传输时间点预定时间的时间点，其中所述采样时间点控制单元配置为通过在所述传输数据的采样之前采样所述终止电平来执行所述之前数据的初始化，其中所述DFE单元包括：
至少两个采样器，其配置为使用对应于之前数据的电平而选择的、具有预定义的相互不同标准的采样参考电平执行传输数据的采样，所述至少两个采样器响应于采样时钟而操作；
配置为通过所述DFE电路的外部输出信号的反馈来控制的至少一个MUX，所述至少一个MUX配置为选择并输出所述至少两个采样器输出信号的任意一者；
至少一个触发器，其配置为响应于经由预定延迟而延迟的所述采样时钟而控制所述至少一个MUX输出信号的外部输出时间点，并且输出该输出信号作为所述DFE电路的所述外部输出信号；以及
延迟块，其配置为使用外部控制而控制所述采样时钟的延迟。
18、根据权利要求17所述的电路，其中所述传输数据的所述采样开始时间点是先于所述传输数据传输时间点至少一位采样时间的时间点。
19、根据权利要求18所述的电路，其中所述1位采样时间点对应于0.5个时钟周期时间。
20、根据权利要求17所述的电路，其中所述采样时间点控制单元配置为响应于外部输入的MRS信号、地址信号和命令信号中的至少一者而控制所述传输数据的所述采样开始时间点。
CNA2008101710197A 2007-10-31 2008-10-31 半导体存储设备的判决反馈均衡器电路及其初始化方法 Pending CN101425326A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070109939A KR101368413B1 (ko) 2007-10-31 2007-10-31 반도체 메모리 장치에서의 ｄｆｅ회로 및 그의 초기화방법
KR109939/07 2007-10-31

Publications (1)

Publication Number Publication Date
CN101425326A true CN101425326A (zh) 2009-05-06

Family

ID=40615872

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101710197A Pending CN101425326A (zh) 2007-10-31 2008-10-31 半导体存储设备的判决反馈均衡器电路及其初始化方法

Country Status (4)

Country Link
US (1) US8391347B2 (zh)
JP (1) JP2009110643A (zh)
KR (1) KR101368413B1 (zh)
CN (1) CN101425326A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107534425A (zh) * 2015-07-28 2018-01-02 拉姆伯斯公司 容忍突发的决策反馈均衡
CN107995135A (zh) * 2017-10-31 2018-05-04 北京集创北方科技股份有限公司 信道衰减补偿系统、方法、电路、存储介质及处理器
TWI657661B (zh) * 2014-07-07 2019-04-21 韓商愛思開海力士有限公司 半導體裝置之接收器電路
CN109841239A (zh) * 2017-11-28 2019-06-04 三星电子株式会社 存储装置及其操作方法
CN111164690A (zh) * 2017-12-13 2020-05-15 美光科技公司 决策反馈均衡器
CN111801628A (zh) * 2018-06-27 2020-10-20 拉姆伯斯公司 使用补偿决策区域进行决策反馈均衡的方法和电路
WO2021143087A1 (zh) * 2020-01-14 2021-07-22 长鑫存储技术有限公司 数据采样电路、数据采样装置
CN113517011A (zh) * 2020-04-09 2021-10-19 美光科技公司 用于存储器装置的集中式dfe复位发生器

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8345738B2 (en) * 2009-07-24 2013-01-01 Rambus Inc. Partial response receiver and related method
US8942319B2 (en) 2010-04-08 2015-01-27 Rambus Inc. Partial response equalizer and related method
US8879616B2 (en) * 2011-10-31 2014-11-04 Hewlett-Packard Development Company, L.P. Receiver with decision feedback equalizer
KR102336212B1 (ko) * 2015-06-23 2021-12-07 삼성전자주식회사 온도 및 프로세스 변화에 강인한 결정 재입력 등호기
US10198200B1 (en) * 2015-12-04 2019-02-05 Integrated Device Technology, Inc. Command sequence response in a memory data buffer
US10147466B1 (en) * 2017-09-26 2018-12-04 Micron Technology, Inc. Voltage reference computations for memory decision feedback equalizers
US10153922B1 (en) 2018-01-16 2018-12-11 Micron Technology, Inc. Analog multiplexing scheme for decision feedback equalizers
US10607671B2 (en) 2018-02-17 2020-03-31 Micron Technology, Inc. Timing circuit for command path in a memory device
JP7411811B2 (ja) 2020-09-24 2024-01-11 チャンシン メモリー テクノロジーズ インコーポレイテッド 等化回路、データ収集方法及びメモリ
EP3996095B1 (en) 2020-09-24 2023-05-03 Changxin Memory Technologies, Inc. Equalization circuit
KR20220060939A (ko) 2020-11-05 2022-05-12 삼성전자주식회사 디시젼 피드백 등화기 및 이를 포함하는 장치
US11417374B1 (en) * 2021-02-18 2022-08-16 Micron Technology, Inc. Reset speed modulation circuitry for a decision feedback equalizer of a memory device
KR20230013804A (ko) 2021-07-20 2023-01-27 에스케이하이닉스 주식회사 내부 전송경로를 포함하는 반도체 장치 및 이를 사용하는 적층 반도체 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5774505A (en) 1996-04-04 1998-06-30 Hewlett-Packard Company Intersymbol interference cancellation with reduced complexity
JP3877524B2 (ja) 1998-01-28 2007-02-07 富士通株式会社 判定帰還等化における誤り伝搬抑制方法及び、これを用いた磁気再生回路
US6665337B1 (en) 1999-03-31 2003-12-16 Intel Corporation Activation method in data transceivers
US7233616B1 (en) 2001-12-05 2007-06-19 Advanced Micro Devices, Inc. Arrangement for initializing digital equalizer settings based on comparing digital equalizer outputs to prescribed equalizer outputs
KR100408753B1 (ko) 2002-01-22 2003-12-11 삼성전자주식회사 이퀄라이징 기법을 이용한 데이터와 클럭의 스큐를보상하는 수신기
US7397848B2 (en) 2003-04-09 2008-07-08 Rambus Inc. Partial response receiver
KR100520224B1 (ko) 2003-12-23 2005-10-11 삼성전자주식회사 반도체 메모리 장치에서의 ｉｓｉ 제거장치 및 그에 따른ｉｓｉ 제거방법
US7936812B2 (en) 2007-07-02 2011-05-03 Micron Technology, Inc. Fractional-rate decision feedback equalization useful in a data transmission system

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI657661B (zh) * 2014-07-07 2019-04-21 韓商愛思開海力士有限公司 半導體裝置之接收器電路
US11184197B2 (en) 2015-07-28 2021-11-23 Rambus Inc. Burst-tolerant decision feedback equalization
CN107534425A (zh) * 2015-07-28 2018-01-02 拉姆伯斯公司 容忍突发的决策反馈均衡
CN107534425B (zh) * 2015-07-28 2021-06-29 拉姆伯斯公司 容忍突发的决策反馈均衡
US11949539B2 (en) 2015-07-28 2024-04-02 Rambus Inc. Burst-tolerant decision feedback equalization
CN107995135A (zh) * 2017-10-31 2018-05-04 北京集创北方科技股份有限公司 信道衰减补偿系统、方法、电路、存储介质及处理器
CN107995135B (zh) * 2017-10-31 2021-07-23 北京集创北方科技股份有限公司 信道衰减补偿系统、方法、电路、存储介质及处理器
CN109841239A (zh) * 2017-11-28 2019-06-04 三星电子株式会社 存储装置及其操作方法
CN109841239B (zh) * 2017-11-28 2024-04-19 三星电子株式会社 存储装置及其操作方法
CN111164690A (zh) * 2017-12-13 2020-05-15 美光科技公司 决策反馈均衡器
CN111164690B (zh) * 2017-12-13 2021-11-16 美光科技公司 决策反馈均衡器
CN111801628A (zh) * 2018-06-27 2020-10-20 拉姆伯斯公司 使用补偿决策区域进行决策反馈均衡的方法和电路
US11388030B2 (en) 2020-01-14 2022-07-12 Changxin Memory Technologies, Inc. Data sampling circuit and data sampling device
US11824690B2 (en) 2020-01-14 2023-11-21 Changxin Memory Technologies, Inc. Data sampling circuit and data sampling device
WO2021143087A1 (zh) * 2020-01-14 2021-07-22 长鑫存储技术有限公司 数据采样电路、数据采样装置
CN113517011A (zh) * 2020-04-09 2021-10-19 美光科技公司 用于存储器装置的集中式dfe复位发生器
CN113517011B (zh) * 2020-04-09 2022-04-19 美光科技公司 用于存储器装置的集中式dfe复位发生器

Also Published As

Publication number Publication date
JP2009110643A (ja) 2009-05-21
KR101368413B1 (ko) 2014-03-04
US8391347B2 (en) 2013-03-05
KR20090044055A (ko) 2009-05-07
US20090175328A1 (en) 2009-07-09

Similar Documents

Publication Publication Date Title
CN101425326A (zh) 半导体存储设备的判决反馈均衡器电路及其初始化方法
US20200351038A1 (en) Communication channel calibration for drift conditions
US9431090B2 (en) Memory systems and methods for dynamically phase adjusting a write strobe and data to account for receive-clock drift
US8456924B2 (en) Semiconductor memory device and method for operating the same
US10289600B2 (en) Reducing transmitter encoding jitter in a C-PHY interface using multiple clock phases to launch symbols
US8582391B2 (en) Adjusting clock error across a circuit interface
US8938578B2 (en) Memory device with multi-mode deserializer
CN101154434B (zh) 半导体存储器件及其操作方法
US8009492B2 (en) Circuit for generating data strobe signal and method
JP2012033251A (ja) データ入力回路
KR20090024444A (ko) 리시버 회로
CN101123111A (zh) 接口电路
EP3529956B1 (en) Reducing transmitter encoding jitter in a c-phy interface using multiple clock phases to launch symbols
KR100897282B1 (ko) 리시버 회로
US10848352B1 (en) Time based feed forward equalization (TFFE) for high-speed DDR transmitter
TWI466114B (zh) 記憶體控制電路以及記憶體控制方法
KR102173881B1 (ko) 스큐 제거 동작을 수행하는 반도체 장치
US6803791B2 (en) Equalizing receiver with data to clock skew compensation
TW202145764A (zh) 訊號接收器以及測量訊號接收器偏移的方法
US20160359553A1 (en) Semiconductor device, semiconductor memory device and communication system
US20230421161A1 (en) Clock data recovery circuits and electronic systems that support data-based clock recovery
US20160006432A1 (en) Semiconductor device and operating method thereof
WO2024039592A1 (en) Strobeless dynamic ransom access memory (dram) data interface with drift tracking circuitry
KR20170057917A (ko) 귀환 회로를 포함하는 직렬화기
KR20060055931A (ko) 메모리 제어장치의 지연회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20090506